KR100362879B1 - 고속위상 고착을 위한 위상동기루프 제어회로 - Google Patents

고속위상 고착을 위한 위상동기루프 제어회로 Download PDF

Info

Publication number
KR100362879B1
KR100362879B1 KR1020010007535A KR20010007535A KR100362879B1 KR 100362879 B1 KR100362879 B1 KR 100362879B1 KR 1020010007535 A KR1020010007535 A KR 1020010007535A KR 20010007535 A KR20010007535 A KR 20010007535A KR 100362879 B1 KR100362879 B1 KR 100362879B1
Authority
KR
South Korea
Prior art keywords
phase
signal
frequency
controlled oscillator
voltage controlled
Prior art date
Application number
KR1020010007535A
Other languages
English (en)
Other versions
KR20020067137A (ko
Inventor
강경원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010007535A priority Critical patent/KR100362879B1/ko
Publication of KR20020067137A publication Critical patent/KR20020067137A/ko
Application granted granted Critical
Publication of KR100362879B1 publication Critical patent/KR100362879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 고속위상 고착을 위한 위상동기루프 제어회로에 관한 것으로서, 외부에서 입력되는 신호의 주파수 천이시간동안 위상동기루프를 끊음과 동시에 디지털-아날로그 변환기로 전압제어발진기의 사전 동조값을 공급하고 디지털-아날로그 변환기에서 아날로그 신호화하여 전압제어발진기로 그 동조값을 직접 인가함으로써, 주파수 도약시 한 주파수가 다른 주파수로 천이될 때 전압제어발진기의 출력값이 안정되고, 배터리의 사용시간이 중요한 이동통신 단말기의 경우에 저전력모드에서 위상동기루프회로의 전원을 차단하고, 단말기의 사용시에 주파수 출력이 빨리 나와야 할 경우 이 방식을 사용하여 주파수 합성기의 초기 위상고착시간을 빠르게 할 수 있다.

Description

고속위상 고착을 위한 위상동기루프 제어회로{A phase locked-loop control circuit for fast phase struck}
본 발명은 고속위상 고착을 위한 위상동기루프 제어회로에 관한 것으로서,특히 위상동기루프회로에서 신호의 주파수 도약시에 안정된 주파수를 생성하기 위한 위상고착시간을 단축할 수 있으며 또한 정확한 주파수 도약을 할 수 있는 고속위상 고착을 위한 위상동기루프 제어회로에 관한 것이다.
일반적으로 위상동기루프회로(phase locked loop circuit)는 서브모터의 제어회로나 FM튜너 등에 이용되는 이외에 가변 주파수 발진기에 도입되어 주파수 안정도가 좋은 국부 발진기를 만드는데 응용되고 있다. 위상동기루프회로는 복잡하지만 중간주파수 증폭부, 리미터, 자동이득회로(AGC) 등과 함께 집적화되어 있으므로 조정이 불필요하고, 신호대 잡음비도 양호하여 현재 많이 사용되고 있다.
도 1은 종래 기술에 따른 위상동기루프회로의 구성을 나타낸 블록도로서, 일정한 주파수와 위상을 가지는 두 개의 신호의 인가시에 그 위상을 비교하여 위상차를 가지는 비교신호를 출력하는 위상비교기(11)와; 상기 비교신호의 일정한 주파수 대역만을 통과시켜 증폭하는 필터(12)와; 상기 필터(12)를 통한 비교신호의 위상차를 감소시키도록 신호의 주파수를 변환시키는 전압제어발진기(VCO,13)와; 상기 전압제어발진기에서 발생되는 주파수의 신호를 일정한 정수값으로 분주하여 상기 위상비교기(11)로 인가하는 주파수분주기(14)로 구성된다.
상기와 같이 구성된 종래 위상동기루프회로의 동작을 설명하면 다음과 같다.
외부신호의 주파수(fr)와 전압제어발진기(13)의 출력 fo은 FM파이므로 주파수가 변화한다. fo는 fr에 따라 변화되므로 fr + Δf 가 되면 위상비교기(11)에서 Δf에 대응하는 전압을 발생하여, fo가 fr + Δf가 되도록 전압제어발진기(13)를 제어한다. 이와같이 fr이 변화할 때 전압제어발진기(13)의 제어 전압이 만들어져fo 는 fr에 맞추어지게 된다. 이 때문에 이런한 전압제어발진기(13)의 제어 전압은 신호파 자체가 된다. 또한, 전압제어발진기(13)의 주파수(fo)를 정수 N으로 분주한 주파수를 fv라 하면 fn = fo / N 가 되고, 위상비교기(11)에서 fo / N =fn=fr 의 관계를 가지게 된다. 따라서 fo=N*fr 이다. fr을 기준 발진 주파수로 하고, N을 프로그램에 의하여 설정해 준다면 fo를 fr의 N배의 배수로 가변시킬 수 있다.
그러나, 종래의 위상동기루프회로는 안정된 주파수를 생성하기 위한 위상고착 시간이 길며, 도약 주파수가 천이하는 동안 전압제어발진기의 출력값이 불안정하여 위상이 고착되지 않으므로 다른 주파수로 잘못 천이되어 위상동기루프회로가 동작하지 않는 경우가 발생할 수 있으며, 도약수가 높은 방식에서는 사용하기가 어려운 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 외부에서 입력되는 신호의 주파수 천이시간동안 위상동기루프를 끊음과 동시에 디지털-아날로그 변환기로 전압제어발진기의 사전 동조값을 공급하고 디지털-아날로그 변환기에서 아날로그 신호화하여 전압제어발진기로 그 동조값을 직접 인가함으로써 위상고착시간을 줄일 수 있는 고속위상 고착을 위한 위상동기루프 제어회로를 제공하는데 있다.
도 1은 종래 기술에 따른 위상동기루프회로의 블록도,
도 2는 본 발명에 따른 위상동기루프 제어회로의 블록도,
도 3은 도 2의 일부 구성요소인 필터의 회로도,
도 4는 도 3의 일부 구성요소인 필터의 스위치를 제어하는 신호와 그에 따른 출력신호를 도시한 타이밍 다이어그램.
<도면의 주요 부분에 관한 부호의 설명>
21 : 위상비교기 22 : 필터
23 : 전압제어발진기 24 : 주파수분주기
25 : 디지털-아날로그 변환기 26 : 제어부
상기한 과제를 해결하기 위한 본 발명에 의한 무성단말기용 위상동기루프회로의 특징에 따르면, 일정한 주파수와 위상을 가지는 두 개의 신호의 인가시에 그 위상을 비교하여 위상차를 가지는 비교신호를 출력하는 위상비교부와, 상기 비교신호의 일정한 주파수 대역만을 통과시켜 증폭하는 필터부와, 상기 필터부를 통한 비교신호의 주파수와 위상차에 따른 제어전압을 발생시켜 일정한 주파수의 신호를 생성하는 전압제어발진부와, 상기 전압제어발진부에서 발생되는 주파수의 신호를 일정한 정수값으로 분주하여 상기 위상비교부로 인가하는 주파수분주부와, 상기 필터부에 구성되어 동작시에 상기 필터부의 신호필터링을 차단하는 스위칭부와, 상기 스위치의 동작시 필터부로 상기 전압제어발진부의 동조값을 가지는 디지털 신호를 아날로그 신호로 변환시켜 인가하는 디지털-아날로그 변환기와, 상기 스위치로 제어신호를 전송하여 스위치를 동작시키는 동시에 상기 디지털-아날로그 변환기로 상기 전압제어발진부의 동조값을 가지는 디지털 신호를 전송하는 제어부로 구성된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 의한 고속위상 고착을 위한 위상동기루프 제어회로의 블록도로서, 일정한 주파수와 위상을 가지는 두 개의 신호의 인가시에 그 위상을 비교하여 위상차를 가지는 비교신호를 출력하는 위상비교기(21)와, 상기 비교신호의 일정한 주파수 대역만을 통과시켜 증폭하는 필터(22)와, 상기 필터(22)를 통한 비교신호의 위상차를 감소시키도록 신호의 주파수의 변환시키는 전압제어발진기(23)와,상기 전압제어발진부에서 발생되는 주파수의 신호를 일정한 정수값으로 분주하여 상기 위상비교부로 인가하는 주파수분주기(24)와, 상기 필터(22)로 상기 전압제어발진기(24)의 동조값을 가지는 디지털 신호를 아날로그 신호로 변환시켜 인가하는 디지털-아날로그 변환기(25)와, 상기 디지털-아날로그 변환기(25)로 상기 전압제어발진기(24)의 동조값을 가지는 디지털 신호를 전송하는 동시에 상기 필터(22)의 동작을 제어하는 제어부(26)로 구성된다.
도 3은 상기 도 2의 일부구성요소인 필터를 도시한 회로도로서, 상기 도 2의 위상비교기에서 일정한 위상차를 가지는 신호를 입력받는 제1 연산증폭기(U1)와, 상기 제1 연산증폭기(U1)의 반전 입력단자과 출력단자에 연결되어 원하는 주파수 대역만을 통과시키는 제3 저항(R3) 및 제1 캐피시터(C1)와, 상기 제1 연산증폭기(U1)의 비반전 입력단자에 연결되어 원하는 주파수 대역만을 통과시키는 제6 저항(R6) 및 제2 캐패시터(C2)와, 상기 제3 저항(R3)과 제1 캐패시터(C1)에 병렬로 연결되어 제어신호에 의하여 작동되어 제1 연산증폭기의 필터링 역할을 억제하는 제1 스위치(SW1)와, 상기 제6 저항(R6) 및 제2 캐패시터(C2)에 병렬로 연결되어 주파수 필터링을 억제하는 제2 스위치(SW2)와, 상기 제1 연산증폭기(U1)를 통한 신호를 증폭하고 비반전 입력단자로 전압제어발진기(24)의 동조값을 가지는 디지털-아날로그 변환신호가 입력되는 제2 연산증폭기(U2)로 구성된다.
도 4는 상기 도 3에 도시된 필터의 스위치를 제어하는 신호(SC)와 그에 따른 출력신호(SO)를 도시한 그래프로서, 상기 스위치로 전송되는 제어신호(SC)의 주파수 천이시간(T)에는 상기 도 3의 제1 및 제2 스위치(SW1,SW2)가 작동하는 동시에디지털-아날로그 변환기(25)에서 전압제어발진기(24)의 사전 동조값이 출력되고 위상동기루프회로의 동작과 스위치의 온/오프에 따른 f1 주파수와 f2 주파수를 가지는 출력신호(SO)가 발생되어 전압제어발진기로 입력된다.
상기와 같이 구성된 본 발명에 따른 고속위상 고착을 위한 위상동기루프 제어회로의 동작을 도 2, 도 3 및 도 4를 참조하여 살펴보면 다음과 같다.
먼저, 위상비교기(21)로 주파수 fr를 가지는 신호와 상기 루프회로에 의하여 분주되어 주파수 fv를 가지는 신호가 입력되면, 상기 위상비교기(21)에서 입력된 신호들을 비교하여 각 신호의 주파수 위상차에 따른 오차전압을 가지는 비교신호를 출력하게 된다. 이 비교신호는 각각의 위상차를 가지는 신호들로 상기 제1 연산증폭기(U1)의 반전과 비반전 입력단자로 입력되어 원하는 주파수 대역으로 필터링된다. 이때 상기 제어부(26)에서 제어신호(도 4 참조)를 상기 제1 및 제2 스위치로 인가하여 제1 연산증폭기(U1)의 제3 저항(R3) 및 제1 캐패시터(C1)로 연결되는 직렬회로와 제6 저항(R6) 및 제2 캐패시터(C2)로 연결되는 직렬회로를 상기 제1 및 제2 스위치(SW1,SW2)를 쇼트하여 위상비교기(21)에서 출력되는 비교신호의 오차전압이 0이 되도록 한다. 여기서 상기 제어신호(SC)의 주파수 천이시간(T) 동안에 제어부(26)에서 디지털-아날로그 변환기(25)로 전압제어발진기의 사전 동조값을 가지는 신호를 인가하여 상기 디지털-아날로그 변환기(25)에서 아날로그 신호로 변환되어 상기 제2 연산증폭기(U2)에서 증폭되어 출력된다.(도 4 참조) 상기 제2 연산증폭기(U2)에서 출력된 신호는 전압제어발진기(23)의 사전 동조값을 가지므로 바로 로크인(lock-in)되어 입력신호 주파수인 fr변화에 따른 전압이 만들어지고 이 전압은 주파수 fo를 가지는 신호파로 출력된다. 상기 전압제어발진기(23)의 주파수(fo) 신호는 정수 N으로 주파수분주기(24)를 통해 분주되어 상기 위상비교기(21)로 입력된다. 이때 분주된 주파수를 fv라 하면 fn = fo / N 가 되고, 위상비교기(21)에서 fo / N =fv=fr 의 관계를 가지게 된다. 따라서 fo=N*fr 이다. fr을 기준 발진 주파수로 하고, N을 프로그램에 의하여 설정해 준다면 fo를 fr의 N배의 배수로 가변시켜 주파수가 조정할 수 있다.
상기와 같은 고속위상 고착을 위한 위상동기루프 제어회로는 배터리의 사용 시간이 중요한 이동통신 단말기의 경우에 저전력모드에서 위상동기루프회로의 전원을 차단하고, 단말기의 사용시에 주파수 출력이 빨리 나와야 할 경우 이 방식을 사용하여 주파수 합성기의 초기 위상고착시간을 빠르게 할 수 있다.
상기와 같이 구성되는 본 발명의 고속위상 고착을 위한 위상동기루프 제어회로는 외부에서 입력되는 신호의 주파수 천이시간동안 위상동기루프를 끊음과 동시에 디지털-아날로그 변환기로 전압제어발진기의 사전 동조값을 공급하고 디지털-아날로그 변환기에서 아날로그 신호화하여 전압제어발진기로 그 동조값을 직접 인가함으로써, 위상동기루프회로의 위상고착시간을 줄일 수 있으며, 주파수 도약시 한 주파수가 다른 주파수로 천이될 때 전압제어발진기의 출력값이 안정될 수 있는 효과가 있다.

Claims (3)

  1. 일정한 주파수와 위상을 가지는 두 개의 신호의 인가시에 그 위상을 비교하여 위상차를 가지는 비교신호를 출력하는 위상비교부와; 상기 비교신호의 일정한 주파수 대역만을 통과시켜 증폭하는 필터부와; 상기 필터부를 통한 비교신호의 주파수와 위상차에 따른 전압을 발생시켜 일정한 주파수의 신호를 생성하는 전압제어발진부와; 상기 전압제어발진부에서 발생되는 주파수의 신호를 일정한 정수값으로 분주하여 상기 위상비교부로 인가하는 주파수분주부와; 상기 필터부에 구성되어 동작시에 상기 필터부의 신호필터링을 차단하는 스위칭부와; 상기 스위치의 동작시 필터부로 상기 전압제어발진부의 동조값을 가지는 디지털 신호를 아날로그 신호로 변환시켜 인가하는 디지털-아날로그 변환기와; 상기 스위치로 제어신호를 전송하여 스위치를 동작시키는 동시에 상기 디지털-아날로그 변환기로 상기 전압제어발진부의 동조값을 가지는 디지털 신호를 전송하는 제어부로 구성된 것을 특징으로 하는 고속위상 고착을 위한 위상동기루프 제어회로.
  2. 제 1 항에 있어서,
    상기 필터부는 신호를 필터링하는 제1 연산증폭기와, 신호를 증폭하는 제2 연산증폭기로 구성된 것을 특징으로 하는 고속위상 고착을 위한 위상동기루프 제어회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 디지털-아날로그 변환기는 상기 능동필터부 제2 연산증폭기의 입력단자에 연결된 것을 특징으로 하는 고속위상 고착을 위한 위상동기루프 제어회로.
KR1020010007535A 2001-02-15 2001-02-15 고속위상 고착을 위한 위상동기루프 제어회로 KR100362879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010007535A KR100362879B1 (ko) 2001-02-15 2001-02-15 고속위상 고착을 위한 위상동기루프 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010007535A KR100362879B1 (ko) 2001-02-15 2001-02-15 고속위상 고착을 위한 위상동기루프 제어회로

Publications (2)

Publication Number Publication Date
KR20020067137A KR20020067137A (ko) 2002-08-22
KR100362879B1 true KR100362879B1 (ko) 2002-11-29

Family

ID=27694469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010007535A KR100362879B1 (ko) 2001-02-15 2001-02-15 고속위상 고착을 위한 위상동기루프 제어회로

Country Status (1)

Country Link
KR (1) KR100362879B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531469B1 (ko) 2003-01-09 2005-11-28 주식회사 하이닉스반도체 지연고정 정보저장부를 구비한 아날로그 지연고정루프

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
JPH0795069A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 高速ロックアップ制御付きｐｌｌシンセサイザ
KR970055566A (ko) * 1995-12-29 1997-07-31 김광호 위상동기시간의 개선을 위한 위상동기루프
KR970078025A (ko) * 1996-05-08 1997-12-12 문정환 로킹속도를 개선한 피엘엘 회로
JPH10145229A (ja) * 1996-11-08 1998-05-29 Matsushita Electric Ind Co Ltd Ｐｌｌシンセサイザ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
JPH0795069A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 高速ロックアップ制御付きｐｌｌシンセサイザ
KR970055566A (ko) * 1995-12-29 1997-07-31 김광호 위상동기시간의 개선을 위한 위상동기루프
KR970078025A (ko) * 1996-05-08 1997-12-12 문정환 로킹속도를 개선한 피엘엘 회로
JPH10145229A (ja) * 1996-11-08 1998-05-29 Matsushita Electric Ind Co Ltd Ｐｌｌシンセサイザ

Also Published As

Publication number Publication date
KR20020067137A (ko) 2002-08-22

Similar Documents

Publication Publication Date Title
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
EP0583804B1 (en) A phase locked loop circuit
JPH11513855A (ja) 位相同期ループ
EP1657813A4 (en) BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL
US6717476B2 (en) Modulator
US4797637A (en) PLL frequency synthesizer
KR100396880B1 (ko) 가변 반송 주파수를 가지는 저잡음 주파수 변조기
KR100362879B1 (ko) 고속위상 고착을 위한 위상동기루프 제어회로
JP2006005485A (ja) フィルタ制御装置とフィルタシステム
EP1662662A4 (en) PLL FREQUENCY SYNTHESIZER
KR100251631B1 (ko) 위상동기시간의 개선을 위한 위상동기루프및 그 동기화방법
JPH10145229A (ja) Ｐｌｌシンセサイザ
CN113098508B (zh) 锁相环
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
US20050266816A1 (en) PLL synthesizer
KR20010102925A (ko) Ｐｌｌ 회로에 의한 주파수 발생 방법
JP4417533B2 (ja) Ｔｖ受信機用中間周波数回路
KR100287898B1 (ko) 업컨버터
GB2234127A (en) Compensating for temperature-dependent frequency shift of a filter in a receiver
JP3248453B2 (ja) 発振装置
JP2004032347A (ja) Ｐｌｌ周波数シンセサイザ
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
JP2601096B2 (ja) 周波数シンセサイザ
JP2000188544A (ja) 位相同期回路
JPH1117580A (ja) アンテナ整合器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120817

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 18