CN1064198C - 锁相环电路 - Google Patents

锁相环电路 Download PDF

Info

Publication number
CN1064198C
CN1064198C CN97104247A CN97104247A CN1064198C CN 1064198 C CN1064198 C CN 1064198C CN 97104247 A CN97104247 A CN 97104247A CN 97104247 A CN97104247 A CN 97104247A CN 1064198 C CN1064198 C CN 1064198C
Authority
CN
China
Prior art keywords
signal
output signal
frequency
voltage
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN97104247A
Other languages
English (en)
Other versions
CN1166091A (zh
Inventor
李容源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1166091A publication Critical patent/CN1166091A/zh
Application granted granted Critical
Publication of CN1064198C publication Critical patent/CN1064198C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环(PLL)电路，形成一闭环，并且包含一频率/相位检测器，一环路滤波器，和一电压控制振荡器，另外还包括电压控制振荡器控制器，该电路实现了快速频率锁定并且能够输出各种各样的频率。

Description

锁相环电路
本发明涉及一锁相环(PLL)电路，并且尤其是涉及一种用来增加锁住速度以便适合于需要很快响应速度的系统的改进的PLL电路。
如图1所示，常规PLL电路包括：一频率/相位检测器1，用于接收一由外部输入的输入信号Vi和一从电压控制振荡器3中输出的输出信号Vo，并且，要么将通过将该输入信号Vi的频率与该输出信号Vo的频率进行比较而获得的频率差值(误差信号输出)，要么将通过将该输入信号Vi的相位与该输出信号Vo的相位进行比较而获得的相位差值(误差信号输出)；一环路滤波器2，用于对该频率/相位检测器1的输出信号进行滤波；和一电压控制振荡器3，用于接收从该滤波器2中输出的输出误差电压Ve，并且输出由电压Ve进行控制的具有一预定的电压和频率的信号Vo。这里，频率/相位检测器1，滤波器2以及电压控制振荡器3以闭环形式连接。
现在将要描述如此结构的常规PLL电路的操作。
输入信号Vi以及该电压控制振荡器3的输出信号Vo被输入至频率/相位检测器1，然后在此该输入信号Vi和该输出信号Vo的频率/相位相互之间分别进行比较，作为比较的结果，一依据频率/相位的差值的误差信号被输出并且在环路滤波器2中进行滤波。该被滤波信号Ve输入至电压控制振荡器3中，电压控制振荡器3将依据信号Ve的电平确定的频率的信号Vo依次输出至该频率/相位检测器1中。
图2示出了一说明关于频率/相位检测器1的操作的时间对频率函数的曲线图，且如该图所示，标号S1表示输入信号Vi的频率及标号S2表示输出信号Vo的频率，其中频率S2被频率S1锁定，这时，在过渡期时间点t1和t2之间输出信号Vo的相位被锁定，而且在接收输出信号Vo的外部系统(未示出)变成正常的操作状态期间，Vo以与输入信号Vi同相的状态被输出。
尽管如此，由于输出信号Vo的频率和相位与输入信号Vi的频率和相位并不一致或同步，所以直到处于同相状态为止，外部系统并没有正常地进行操作，因此，锁住的时间越长，外部系统的异常操作时间也变得越长。
因此，本发明的目的在于提供一种PLL电路，通过应用一预置频道频率它能够进行快速频率/相位的锁定。
为了达到上述目的，依据本发明提供了一种PLL电路，包括：一频率/相位检测器，用于接收一从外部输入的输入信号和一电压控制振荡器的输出信号，且输出频率差值和相位差值中的一个，其中频率差值是通过将该输入信号的频率与该输出信号的频率进行比较而获得，相位差值是通过将该输入信号的相位与该输出信号的相位进行比较而获得的；一环路滤波器，用于对该频率/相位检测器的输出信号进行滤波；一电压控制振荡器控制器，用于依据频道频率接收多个具有N位的频道数据，通过对该频道数据进行转换生成一预定电平的信号，将这样产生的信号与从该环路滤波器中输出的输出信号进行比较，并且如果各相应信号的电平一致的话，输出该从环路滤波器中输出的信号，如果各相应信号的电平并不一致，输出该生成的信号；和一电压控制振荡器，用于接收该电压控制振荡器控制器的输出信号并且据此输出一固定电平的输出信号，其中该频率/相位检测器，滤波器，电压控制振荡器控制器，以及电压控制振荡器连接于一闭环中。
图1是一常规PLL电路的方框图；
图2是说明图1电路中频率/相位检测器的操作的曲线图；
图3是说明依据本发明第一实施方案的PLL电路的方框图；
图4是说明图3电路中电压控制振荡器控制器的详细方框图；
图5是反映电压控制振荡器的特征以及为解释而说明输入频率和输出电压之间的关系，图4电路中电压设置单元的操作的曲线图；
图6是说明图3电路中频率/相位检测器的操作的曲线图；
图7是说明图3电路中电压控制振荡器控制器的修改的详细方框图；和
图8是说明依据本发明第二实施方案的PLL电路的方框图。
如图3所示，该图说明了一依据本发明第一实施方案的PLL电路，该电路包括：一频率/相位检测器1，用于接收一从外部输入的输入信号Vi和一电压控制振荡器3的输出信号Vo，输出一通过将该输入信号Vi的频率与该输出信号Vo的频率进行比较而获得的频率差值，或者是输出一通过将该输入信号Vi的相位与该输出信号Vo的相位进行比较而获得的相位差值；一环路滤波器2，用于对该频率/相位检测器1的输出值进行滤波，并输出信号Ve；一电压控制振荡器控制器100，用于依据一频道频率接收多个具有N位的频道数据CH-D，通过对该频道数据CH-D进行转换而产生一预定电平信号Vd，将该信号Vd与该环路滤波器2的输出信号Ve进行比较，并且如果信号Vd，Ve各相应的电平为一致的话输出该信号Ve，或者是如果信号Vd，Ve的相应电平不一致，则输出信号Vd；和一电压控制振荡器3，用于接收该电压控制振荡器控制器100的输出信号以及输出一预定电平信号Vo。这里，频率/相位检测器1，滤波器2，电压控制振荡器控制器100以及电压控制振荡器3连接于一闭环中。
更进一步如图4中所示，电压控制振荡器控制器100包括：一电压设置单元110，用于依据一频道频率接收多个具有N位的频道数据CH-D，并且输出一根据VCD的特征的预定电平信号Vd；和一比较单元120，用来将从电压设置单元110中输出的输出信号Vd与从环路滤波器2中输出的输出信号Ve的各相应的电平进行比较，并且，如果信号Vd，Ve的相应电平一致的话输出信号Ve，或者是如果信号Vd，Ve的相应电平不一致，则输出信号Vd。
电压设置单元110包括一解码器111，用来对该频道数据CH-D进行解码；一存储器单元112，分别依据解码值f1，f2，......，fn输出预置电压值V1，V2，......，Vn；和一数字/模拟转换器113，用来将从存储器单元112中输出的输出电压值V1，V2，......，Vn分别转换为模拟信号Vd。
比较单元120包括一比较器COMP，它用来将从电压设置单元110中输出的输出信号Vd的电平与从环路滤波器2中输出的输出信号Ve的电平进行比较；一第一开关SW1，用于根据该比较器COMP的输出信号，将从环路滤波器2中输出的输出信号Ve传输至电压控制振荡器3中或者是将其阻断；一反相器INV，用于将该比较器COMP的输出信号的电平进行变换；和一第二开关SW2，用于根据该反相器INV的输出信号，将从电压设置单元110中输出的输出信号Vd传输至电压控制振荡器3中或者是将其阻断。
现在将要描述依据本发明第一实施方案的此种结构的PLL电路的操作。
在频率/相位检测器1中，将从外部输入的信号Vi与从电压控制振荡器3中输出的输出信号Vo的各相应的频率/相位进行比较，作为比较的结果，依据频率/相位的差值输出一误差信号，环路滤波器2对该误差信号进行滤波，于是该被滤波的误差信号Ve被输入至电压控制振荡器控制器100的输入端IN1。
依据频道频率所述频道数据CH-D被输入至电压控制振荡器控制器100的电压设置单元110中的解码器111，频道数据CH-D被解码，并且该被解码地址值A被传输至存储单元112中。
此时，如果该频道数据由32位组成，被输入至存储器单元112中的地址信号A的位数被计数为六，存储器单元112获得32个存储区域以对应该六位地址信号。
图5表示示出存储器单元112的VCO特征以及频率fi和电压Vi之间的关系，这里，标号fi表示对应于频道数据CH-D的频道频率，而标号Vi则表示对应于该频道频率fi的输出电压值。
从解码器111中输出的地址信号A指定存储器单元112的某一特定存储区域，而且存储于该被指定的存储区域中的数据信号值Di被输出。这里，数据值Di是一通过频率映射的数字值。
D/A转换器113用作对值Di进行解码并且因此而输出一模拟电压Vd的预定幅值。
当某一确定的频道频率被输入至该电压设置单元时，对应于该频道频率的一预定幅值信号Vd被输出。
通过输入端IN2该信号Vd被输入至比较单元120的比较器COMP中。
比较器COMP对信号Vd以及输出信号Ve的相应电平进行比较，输出信号Ve从环路滤波器2中输出至该输入端IN1，并且，如果这两个信号的电平是一致的话输出一低电平信号，以及如果这两个信号电平不一致则输出一高电平信号。
在比较单元120中，第一开关SWL位于环路滤波器2和电压控制振荡器3之间，第二开关SW2位于电压设置单元110和电压控制振荡器3之间，当控制开关SW1，SW2的控制信号处于高电平时，这对开关SW1，SW2分别地被闭合，当控制信号处于低电平时，它们被断开。
如果该比较器COMP的输出信号处于“高”电平，连接输入端IN1和输出端OUT的开关SW1变为闭合，在反相器INV中，比较器COMP的“高”电平输出信号被反相，因此而断开开关SW1，并且环路滤波器2的输出信号Ve因此而被传输至电压控制振荡器3。
相反，如果比较器COMP的输出信号处于“低”电平，开关SW1变为断开，在反相器INV中，比较器COMP的“低”电平输出信号被反相，因而将开关SW2闭合，于是数字/模拟转换器113的输出信号Vd因此而被传输至电压控制振荡器3。
开关SW1被闭合意味着输出频率是按照该PLL环路而被锁定的，而开关SW2闭合则意味着输出频率由该频道频率来强行锁定。
电压控制振荡器3接收从电压控制振荡器控制器100的输出端输出的信号Vd或者是Ve，并因此而输出具有一频率的信号Vo，信号Vo被反馈至频率/相位检测器1。
通过一频率曲线图以及通过参照比较图3，图6说明了频率/相位检测器1的操作，可以很容易地理解成输出频率从一开始即被锁定。
参照图7，该图说明了图3中电压控制振荡器控制器100的第二实施方案，该控制器包括一电压设置单元110，和一比较单元120′，其中该电压设置单元110的组成结构与依据本发明的第一实施方案的组成结构是完全一致的。
比较单元120′包括：一比较器COMP，用来将输出信号Ve的电平与输出信号Vd的电平进行比较，信号Ve从环路滤波器2中输出并通过输入端IN1而被传输至此，信号Vd从电压设置单元110中输出并通过输入端IN2而被传输于此；一反相器INV，用来将比较器COMP的输出信号电平进行反相；和一多路转换器MUX，通过输入端A，B用来分别接收输出信号Ve和输出信号Vd，并且同样地，通过控制端SA接收比较器COMP的输出信号以及通过控制端SB接收反相器INV的输出信号，并且依据被输入至SA和SB选择控制端的信号的逻辑状态，有选择性地输出从信号Ve和Vd中选定的一个信号，其中信号Ve和Vd被输入至输入端A，B，在此，通过输出端OUT多路转换器MUX的输出被传输至电压控制振荡器3中。
此种结构的多路转换器MUX其操作与在第一实施方案的比较单元120中所采用的开关SW1，SW2在功能上是一致的。
两个开关SW1，SW2被用来说明本发明的操作原理，而上述多路转换器MUX被作为一个实际应用。
如图8中所示，该图说明了依据本发明的第二实施方案的PLL电路，该电路包括：一频率/相位检测器1；一环路滤波器2；一电压控制振荡器控制器100；一电压控制振荡器3；和一计数器200，用于对输入信号Vi的频率fi进行N次分频，并且将该具有一经过N次分频的频率fi/n的输入信号Vi输出至频率/相位检测器1；和一可编程计数器300，用于接收对应于一频道频率的频道数据CH-D，将从电压控制振荡器3中输出的输出信号Vo的频率fo进行M次分频，并且将该被分频的频率fo/M输出至频率/相位检测器1中。
所述计数器200对输入信号的频率进行N次分频，并输出一个信号到频平/相位检测器1，所述信号的相位与输入信号Vi一致，频平为fi/N。
可编程计数器300将输出信号Vo的频率fo除以M，并且将具有与输出信号Vo的相位相一致的相位以及具有fo/N的频率的信号Vo′输出至频率/相位检测器1中。
频率/相位检测器1将这两个频率fi/N，fo/M进行比较，于是在锁定之后，输入频率fi与输出频率fo即有如下列等式所表达的关系。 fo = M N fi
这里，为使得输出频率fo是输入频率fi的两倍，M/N的值可以被设置为“2”。如上所述，在依据本发明第一实施方案的PLL电路中，产生了对应于一频道频率的电压Vd，将电压Vd与从环路滤波器2中输出的电压Ve的相应的幅值进行比较，然后依据该被比较的结果，确定被传输至电压控制振荡器3中的电压，依此，各执行一次该环路操作，输出频率即被锁定，因而会在很短的时间内锁定输出频率。
另外，本发明的第二实施方案还包括计数器200和可编程计数器300，并且输出与输入信号Vi的频率具有一预定关系的输出频率，因而在PLL电路中实现了快速频率锁定并能输出各种各样的频率。

Claims (6)

1.一种锁相环(PLL)电路，其特征在于，包括：
一频率/相位检测器，用于接收一从外部输入的输入信号和一电压控制振荡器的输出信号，并且输出频率/相位的差值信号，它是通过将所述输入信号的频率/相位与所述输出信号的频率/相位进行比较而获得的；
一环路滤波器，用于对所述频率/相位检测器的所述输出信号进行滤波；
一电压控制振荡器控制器，用于依据一频道频率接收多个具有N位的频道数据，通过对所述频道数据进行转换产生一预定电平信号，将如此产生的信号与从所述环路滤波器中输出的一输出信号进行比较，并且当所述被产生的信号与从所述环路滤波器中输出的所述输出信号的电平相一致时，输出从所述环路滤波器中输出的所述输出信号，以及当所述被产生信号与从所述环路滤波器中输出的所述输出信号的电平不一致时，输出所述被产生的信号；和
一电压控制振荡器，用于接收从所述电压控制振荡器控制器中输出的所述输出信号，并因此而输出一具有一频率的信号，其中，所述频率/相位检测器，所述环路滤波器，所述电压控制振荡器控制器，以及所述电压控制振荡器连接于一闭环中。
2.如权利要求1所述的电路，其特征在于，所述电压控制振荡器控制器包括：
一电压设置单元，用于依据一频道频率接收多个具有N位的频道数据，并因此而输出一预定电平信号；和
一比较单元，用于将从所述电压设置单元中输出的所述输出信号与从所述环路滤波器中输出的所述输出信号的相应电平进行比较，并且当从所述电压设置单元中输出的所述输出信号与从所述环路滤波器中输出的所述输出信号的相应电平为一致时，输出从所述环路滤波器中输出的所述输出信号，以及当从所述电压设置单元中输出的所述信号与从所述环路滤波器中的所述信号的相应电平不一致时，输出从所述电压设置单元中输出的所述输出信号。
3.如权利要求2中所述的电路，其特征在于，所述电压设置单元包括：
一解码器，用于对所述频道数据进行解码；
一存储单元，分别依据所述频道数据的解码值f1，f2，......，fn输出预置电压值V1，V2，......，Vn；和
一数字/模拟转换器，用来将从所述存储器单元中输出的所述输出电压值V1，V2，......，Vn分别转换为模拟电压信号。
4.如权利要求2中所述的电路，其特征在于，所述比较单元包括：
一比较器，用于将从所述电压设置单元中输出的所述输出信号的电平与从所述环路滤波器中输出的所述输出信号的电平进行比较；
一第一开关，依据一所述比较器的输出信号，用来将从所述环路滤波器中输出的所述输出信号传输至所述电压控制振荡器中或者是将其阻断；
一反相器，用来对所述比较器的所述输出信号进行反相；和
一第二开关，依据一所述反相器的输出信号，用来将从所述电压设置单元中输出的所述输出信号传输至所述电压控制振荡器中或者是将其阻断。
5.如权利要求2中所述的电路，其特征在于，所述比较单元包括：
一比较器，用于将从所述环路滤波器中输出的并通过一输入端而被输入于此的所述输出信号的电平与从所述电压设置单元中输出的并通过另一输入端而被输入于此的所述输出信号的电平进行比较；
一反相器，用于对所述比较器的一输出信号进行反相；和
一多路转换器，通过一对输入端，分别接收从所述环路滤波器中输出的以及从所述电压设置单元中输出的所述输出信号，并且，通过一第一控制端接收所述比较器的一输出信号以及通过一第二控制端接收所述反相器的一输出信号，并且依据被输入至所述第一和第二控制端的所述信号逻辑状态，选择性地输出一信号，该信号是从所述环路滤波器中输出的以及从所述电压设置单元中输出的相应信号中选定的一个，并且上述这些相应的信号被输入至所述输入端，其中，通过一输出端所述多路转换器的输出信号因而被传输至所述电压控制振荡器中。
6.如权利要求1中所述的电路，其特征在于，还包括：
一计数器，用于对所述输入信号的频率fi进行N次分频并且将所述被分频的输入信号fi/N输出至所述频率/相位检测器中；和
一可编程计数器，用于接收对应于-频道频率的频道数据，对从所述电压控制振荡器中输出的所述输出信号的所述频率fo进行M次分频，并且将被分频的频率信号fo/M输出至所述频率/相位检测器中。
CN97104247A 1996-05-08 1997-05-07 锁相环电路 Expired - Lifetime CN1064198C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR15060/96 1996-05-08
KR15060/1996 1996-05-08
KR1019960015060A KR0179917B1 (ko) 1996-05-08 1996-05-08 로킹속도를 개선한 피엘엘 회로

Publications (2)

Publication Number Publication Date
CN1166091A CN1166091A (zh) 1997-11-26
CN1064198C true CN1064198C (zh) 2001-04-04

Family

ID=19458064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97104247A Expired - Lifetime CN1064198C (zh) 1996-05-08 1997-05-07 锁相环电路

Country Status (4)

Country Link
US (1) US5761258A (zh)
JP (1) JP2887785B2 (zh)
KR (1) KR0179917B1 (zh)
CN (1) CN1064198C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
DE19906561B4 (de) * 1999-02-17 2005-08-25 Dosch & Amand Gmbh & Co. Kg Phasenregelkreis
US6732286B1 (en) 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
US7304545B1 (en) 2000-11-30 2007-12-04 Marvell International Ltd. High latency timing circuit
KR100362879B1 (ko) * 2001-02-15 2002-11-29 엘지이노텍 주식회사 고속위상 고착을 위한 위상동기루프 제어회로
KR100833591B1 (ko) 2006-12-27 2008-05-30 주식회사 하이닉스반도체 위상 동기 장치 및 위상 동기 신호 생성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137518A (ja) * 1988-11-18 1990-05-25 Nippon Telegr & Teleph Corp <Ntt> Ｖｃｏ制御回路
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
JPH02137518A (ja) * 1988-11-18 1990-05-25 Nippon Telegr & Teleph Corp <Ntt> Ｖｃｏ制御回路
US5304956A (en) * 1992-07-17 1994-04-19 Trw Inc. Low noise high speed frequency synthesizer employing a learning sequence

Also Published As

Publication number Publication date
CN1166091A (zh) 1997-11-26
JP2887785B2 (ja) 1999-04-26
US5761258A (en) 1998-06-02
JPH1051303A (ja) 1998-02-20
KR970078025A (ko) 1997-12-12
KR0179917B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US5363419A (en) Dual phase-locked-loop having forced mid range fine control zero at handover
CN1049541C (zh) Ｐｌｌ频率合成器和使用该合成器的高速频率锁定法
US7206370B2 (en) Clock recovery circuit
US4942370A (en) PLL circuit with band width varying in accordance with the frequency of an input signal
US6226339B1 (en) Method and system for detecting phase lock in a phase-locked loop
KR950028348A (ko) 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들
CA2025164A1 (en) Adaptive phase lock loop system
US5946363A (en) Digital detector circuit for recovering the bit timing from a data stream
CN1064198C (zh) 锁相环电路
JPH0548454A (ja) 周波数シンセサイザ
JPH07101847B2 (ja) デジタルフェイズロックドループ装置
KR100205354B1 (ko) 데이터 분리 회로
US4535461A (en) Digital clock bit synchronizer
US6473478B1 (en) Digital phase-locked loop with phase optimal frequency estimation
CA1215140A (en) Phase comparator and data separator
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
KR19980080100A (ko) 위상 고정 루프 회로 및 재생 장치
FI97093B (fi) Nopeasti asettuva vaihelukko
EP0319761A2 (en) Multi-phase clock circuitry
CA1328493C (en) Phase detector with variable gain amplifier
JP3561128B2 (ja) ディジタルｐｌｌ回路
JPH07162296A (ja) ディジタル位相同期回路
SU1084991A1 (ru) Устройство частотно-фазовой автоподстройки частоты
SU1195466A1 (ru) Синтезатор тактовой частоты
JPS62199120A (ja) 位相同期回路の引込時間短縮方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: LG SEMICON CO., LTD.

CP03 Change of name, title or address

Address after: North Chungcheong Province

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: North Chungcheong Province

Patentee before: LG Semicon Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070608

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070608

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: North Chungcheong Province

Patentee before: Hairyoksa Semiconductor Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20010404

CX01 Expiry of patent term