KR0157958B1 - 최적 기어 시프트 알고리즘을 적용한 피엘엘회로 - Google Patents

최적 기어 시프트 알고리즘을 적용한 피엘엘회로 Download PDF

Info

Publication number
KR0157958B1
KR0157958B1 KR1019960018483A KR19960018483A KR0157958B1 KR 0157958 B1 KR0157958 B1 KR 0157958B1 KR 1019960018483 A KR1019960018483 A KR 1019960018483A KR 19960018483 A KR19960018483 A KR 19960018483A KR 0157958 B1 KR0157958 B1 KR 0157958B1
Authority
KR
South Korea
Prior art keywords
phase
charge pump
output
signal
gear shift
Prior art date
Application number
KR1019960018483A
Other languages
English (en)
Other versions
KR970078030A (ko
Inventor
윤영빈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960018483A priority Critical patent/KR0157958B1/ko
Publication of KR970078030A publication Critical patent/KR970078030A/ko
Application granted granted Critical
Publication of KR0157958B1 publication Critical patent/KR0157958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 피엘엘(Phase Looked Loop)회로에 관한 것으로, 입력신호(REF_CLK)와 궤환된 전압제어발진기(50) 출력신호의 위상을 비교하여 펄스폭 변조된 신호(UP)(DN)를 출력하는 위상주파수검출기(10)와, 상기 위상주파수검출기(10)의 출력신호(UP)(DN)를 입력받아 펌핑동작을 수행하는 6개의 차지펌프(21~26)로 이루어진 차지펌프부(20)와, 입력신호(REF_CLK)에 의해 동기되어 디코딩 하기 위한 어드레스를 생성하는 시퀀서(32), 최적 기어 시프트 알고리즘에 의해 가변적인 루프이득 시퀀서가 프로그램된 상태에서 상기 시퀀서(32)에 의해 어드레스가 지정되어 램셀의 내용으로부터 상기 6개의 차지펌프(21-26)중에 하나를 선택하는 램 및 램버퍼(33)로 이루어진 차지펌프제어부(30)와, 상기 차지펌프부(20)의 출력전압을 필터링하는 루프필터(40)와, 상기 루프필터(40)에서 필터링된 전압으로 주파수를 제어하여 상기 위상주파수검출기(10)로 궤환 공급하는 전압제어발진기(50)와, 영위상 동작개시부(60)로 구성함으로써, 최적기어시프트 알고리즘을 이용하여 차지펌프를 적절히 선택함으로써 빠른 시간에 로킹을 할 수 있으며 이와 더불어 입력신호의 위상과 출력위상의 차로 발생하는 출력 지터를 줄일 수 있는 효과가 있다.

Description

최적 기어 시프트 알고리즘을 적용한 피엘엘회로
제1도는 종래 일반적인 피엘엘회로의 구성도.
제2도는 본 발명 최적 기어 시프트 알고리즘을 적용한 피엘엘회로의 구성도.
제3도는 제2도의 차지펌프부의 상세회로도.
제4도는 제2도의 제어부의 입출력 파형도.
제5도는 제2도의 각 부의 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 주파수위상검출기 20 : 차지펌프부
30 : 제어부 31 : 스타터
32 : 시퀀서 33 : 램 및 램버퍼
40 : 루프필터 50 : 전압제어발진기
60 : 영위상 동작개시부
본 발명은 피엘엘(Phase Looked Loop)회로에 관한 것으로, 특히 최적 기어 쉬프트(optimum-gear shifting) 알고리즘을 이용하여 다수의 차지펌프에서 적절한 하나의 차지펌프를 선택하여 더 빠른 로킹(locking) 시간과 작은 출력 위상 지터(jitter)를 얻을 수 있는 최적 기어 시프트 알고리즘을 적용한 피엘엘회로에 관한 것이다.
제1도는 종래 일반적인 피엘엘회로의 구성도로서, 이에 도시한 바와 같이 입력신호(REF_CLK)와 궤환된 전압제어발진기(4)의 출력신호를 비교하는 위상주파수검출기(1)와, 이 위상주파수검출기(1)의 출력신호의 펄스폭에 의해 신호를 펌프하여 출력하는 차지펌프(2)와, 펌프된 신호를 필터링하는 루프필터(3)와, 피드백 루프를 형성하여 출력신호의 위상이 상기 입력신호(REF_CLK)의 위상과 동일할때까지 상기 루프필터(3)에서 필터링된 전압으로 주파수를 제어하여 상기 위상주파수검출기(1)로 궤환 공급하는 전압제어발진기(4)로 구성된 것으로, 이의 동작은 다음과 같다.
입력신호(REF_CLK)가 위상주파수검출기(1)로 입력되면 이 입력신호(REF_CLK)와 궤환된 전압제어발진기(4)의 출력신호는 위상주파수검출기(1)에서 비교되어 상승신호와 하강신호를 디지털 값으로 출력하며 이 출력신호는 차지펌프(2)의 펌핑동작에 의해 전압의 형태로 출력된 후 루프필터(3)를 통해 필터링된다.
필터링된 전압은 전압제어발진기(4)에서 주파수가 제어되어 상기 위상주파수검출기(1)로 공급되는 페루프를 구성하여 이 전압제어발진기(4)의 출력위상이 상기 입력신호(REF_CLK)의 위상과 동일해질때까지 상기 위상주파수검출기(1)의 출력이 계속 발생된다.
즉, 프리앰블 기간동안에 전압제어발진기(4)의 출력신호의 위상과 상기 입력신호(REF_CLK)의 위상이 동일하게 되면 데이터가 입력될 때 타이밍이 복구된다.
그러나, 이와 같은 종래 장치는 상기와 같은 동작을 반복적으로 수행함으로 인해 로킹(locking)시간이 많이 걸리며 이와 동시에 지터(gitter) 특성이 높아지게 되는 문제점이 발생하므로 빠른 로킹시간과 낮은 지터 특성을 위하여 위상지터의 요구조건을 좁은 대역폭의 루프로 설계하고 영상스타트(zero start), 루프필터의 전환, 루프이득의 전환등의 위상획득 보조수단을 사용하여 로킹속도를 높이고 있으나 이 각 보조수단에서는 다음과 같은 문제점이 있다.
영상스타트(zero start)방법은 초기위상오차를 최소화하여 위상획득시간을 줄이나 영상스타트 동작 전 추가의 긴 주파수 훈련기간이 필요하다. 또한 루프필터 전환방법은 위상획득 과정동안 큰 대역루프를 쓰다가 로킹 후 작은 대역으로 전환하는 방법으로서 스위치를 제어하기 위한 로크 검출기가 별도로 필요하여, 루프이득전환방법은 두 개의 차지펌프로 빠른 위상획득을 위한 고이득 모드와 동기 후 위상 획득을 위한 저이득 모드를 제공하나 모드변환에 어려운 점이 많다.
본 발명은 이와 같은 문제점을 해결하기 위하여, 최적 기어 쉬프트(optimum-hear shifting) 알고리즘을 이용하여 램을 프로그래밍하고 램어드레스에 의해 다수의 차지펌프에서 적절한 하나의 차지펌프가 선택되게 하여 더 빠른 로킹(locking)시간과 작은 출력 위상 지터(gitter)를 얻을 수 있게끔 창안한 것으로, 이를 첨부한 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 발명 최적 기어 시프트 알고리즘을 적용한 피엘엘회로의 구성도로서, 이에 도시한 바와 같이 입력신호(REF_CLK)와 궤환된 전압제어 발진기(50) 출력신호의 위상을 비교하여 펄스폭 변조된 신호(UP)(DN)를 출력하는 위상주파수검출기(10)와, 제3도와 같이 각각 피모스트랜지스터(P1~P6)와 엔모스트랜지스터(N1~N6)로 이루어져 상기 위상주파수검출기(10)의 출력신호(UP)(DN)를 각각의 게이트로 입력받아 펌핑동작을 수행하는 6개의 차지펌프(21~26)로 이루어진 차지펌프부(20)와, 6비트 카운터로 이루어져 스타터(31)를 통한 입력신호(REF_CLK)에 의해 동기되어 디코딩 하기 위한 어드레스를 생성하는 시퀀서(32), 최적 기어 시프트 알고리즘에 의해 가변적인 루프이득 시퀀서가 프로그램된 상태에서 상기 시퀀서(32)에 의해 어드레스가 지정되어 램셀의 내용으로부터 상기 6개의 차지펌프(21-26)중에 하나를 선택하는 램 및 램버퍼(33)로 이루어진 차지펌프제어부(30)와, 상기 차지펌프부(20)의 출력전압을 필터링하는 루프필터(40)와, 피드백 루프를 형성하여 상기 루프필터(40)에서 필터링된 전압으로 주파수를 제어하여 상기 위상주파수검출기(10)로 궤환 공급하는 전압제어발진기(50)와, 초기 위상을 수신신호의 영교차지점에 맞추거나 초기위상을 일정시간 지연시키는 영위상 동작개시부(60)로 구성한 것으로, 이와 같이 구성한 본 발명 최적 기어 시프트 알고리즘을 적용한 피엘엘회로의 작용 및 효과를 제3도 내지 제5도를 참조하여 설명하면 다음과 같다.
제4도는 본 발명 제어부의 입출력 파형도로서 입력신호(REF_CLK)와 워드 인에이블신호(WE)가 제어부(30)의 스타터(31)를 통해 입력되면 6비트 카운터로 이루어진 시퀀서(32)는 상기 입력신호(REF_CLK)에 동기되어 램 및 램버퍼(33)중에 램을 디코딩하기 위한 어드레스를 생성하며 생성된 어드레스에 의해 램은 최적 기어 시프트 루프이득 시퀀서에 의해 프로그래밍되어 제3도의 차지펌프부(20)의 각각의 차지펌프(21-26)와 연결되며, 여기서 D0-D5는 프로그램된 어드레스를 나타낸다.
이와 같이 프로그래밍된 상태에서 제5도에 도시한 인에이블신호(EN)가 상기 제어부(30)와 영위상동작개시부(60)로 입력되면 이 영위상동작개시부(60)에서는 초기위상을 수신신호의 영교차지점에 맞추거나 초기위상을 일정시간 지연시킨 후 전압제어발진기(50)로 공급하고 이 전압제어발진기(50)는 출력신호(VCD_CLK)를 위상주파수검출기(10)로 출력하게 되고 이 신호와 상기 입력신호(REF_CLK)는 위상주파수검출기(10)에서 비교되어 상승신호(UP)와 하강신호(DN)를 디지털 값으로 출력한다.
또한, 출력된 상승신호(UP)는 제3도 차지펌프부(20)의 6개의 차지펌프(21-26)의 피모스 트랜지스터(P1-P6)에, 하강신호(DN)는 엔모스 트랜지스터(N1-N6)에 인가됨으로써 상기 램 및 램버퍼(33)의 어드레스에 의해 선택된 펌프가 정해진 전류값으로 펌핑하게 되어 상승 및 하강신호로 표현된 상기 위상주파수검출기(10)의 출력신호는 전압의 형태로 루프필터(40)를 통해 출력된 후 필터링된다.
이와 같이 램 및 램버퍼(33)의 어드레스가 차지펌프(21-26)를 선택하는 인에이블신호(EN_1,EN_4,EN_8,EN_16,EN_32)로 작용함으로써 루프이득을 제어할 수 있게 되며 이로인해 제5도의 프리엠블 구간에서 전체 피엘엘이 로킹상태에 이르게 된다.
로킹상태에 이르게 되면 입력신호(REF_CLK)가 변화하는 것에 따라 로킹된 신호를 출력하며 이때의 루프이득 시퀀서는 제5도의 데이터 엑세스 구간에서 상수로 나타난다.
이상에서 상세히 설명한 바와 같이, 본 발명은 최적기어시프트 알고리즘을 이용하여 차지펌프를 적절히 선택함으로써 빠른 시간에 로킹을 할 수 있으며 이와 더불어 입력신호의 위상과 출력위상의 차로 발생하는 출력지터를 줄일 수 있는 효과가 있다.

Claims (1)

  1. 입력신호와 궤환된 전압제어발진기 출력신호의 위상을 비교하여 펄스폭 변조된 신호를 출력하는 위상주파수검출기와, 상기 위상주파수검출기의 출력신호를 각각의 게이트로 입력받아 펌핑동작을 수행하는 6개의 차지펌프로 이루어진 차지펌프부와, 6비트 카운터로 이루어져 상기 입력 신호에 동기되어 어드레스를 생성하는 시퀀서, 최적 기어 시프트 알고리즘에 의해 가변적인 루프이득 시퀀서가 프로그램된 상태에서 상기 시퀀서에 의해 어드레스가 지정되어 램셀의 내용으로부터 상기 차지펌프부의 6개의 차지펌프중에 하나를 선택하는 램 및 램버퍼로 이루어진 차지 펌프제어부와, 상기 차지펌프부의 출력전압을 필터링하는 루프필터와, 필터링된 전압으로 주파수를 제어하여 상기 위상주파수검출기로 출력신호를 궤환 공급하는 전압제어발진기와, 초기위상을 수신신호의 영교차지점에 맞추거나 초기위상을 일정시간 지연시키는 영위상 동작개시부로 구성하여 된 것을 특징으로 하는 최적 기어 시프트 알고리즘을 적용한 피엘엘회로.
KR1019960018483A 1996-05-29 1996-05-29 최적 기어 시프트 알고리즘을 적용한 피엘엘회로 KR0157958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018483A KR0157958B1 (ko) 1996-05-29 1996-05-29 최적 기어 시프트 알고리즘을 적용한 피엘엘회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018483A KR0157958B1 (ko) 1996-05-29 1996-05-29 최적 기어 시프트 알고리즘을 적용한 피엘엘회로

Publications (2)

Publication Number Publication Date
KR970078030A KR970078030A (ko) 1997-12-12
KR0157958B1 true KR0157958B1 (ko) 1999-03-20

Family

ID=19460064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018483A KR0157958B1 (ko) 1996-05-29 1996-05-29 최적 기어 시프트 알고리즘을 적용한 피엘엘회로

Country Status (1)

Country Link
KR (1) KR0157958B1 (ko)

Also Published As

Publication number Publication date
KR970078030A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US6388485B2 (en) Delay-locked loop circuit having master-slave structure
US20090141774A1 (en) Spread spectrum clock generator capable of frequency modulation with high accuracy
US5008629A (en) Frequency synthesizer
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
KR950026124A (ko) 단축된 로크 시간을 갖는 피엘엘(pll) 회로
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
US5731743A (en) Frequency synthesizer having phase error feedback for waveform selection
KR100234729B1 (ko) 디지탈 디엘엘 회로
JP2002043939A (ja) Ｐｌｌ周波数シンセサイザ回路
KR0157958B1 (ko) 최적 기어 시프트 알고리즘을 적용한 피엘엘회로
US7113014B1 (en) Pulse width modulator
KR100280452B1 (ko) 위상동기루프장치
US4528523A (en) Fast tuned phase locked loop frequency control system
US5559477A (en) Pulse generator having controlled delay to control duty cycle
KR970078025A (ko) 로킹속도를 개선한 피엘엘 회로
KR100382640B1 (ko) 고속으로동기하는위상동기루프(pll)장치및방법
KR0137929Y1 (ko) 피엘엘 회로
WO2001018968A1 (en) Method and arrangement for locking a control voltage to a voltage-controlled oscillator
JPH06276089A (ja) Ｐｌｌ回路
JPH0786931A (ja) 周波数シンセサイザ
JP3117046B2 (ja) Ｐｌｌ回路
JP3161137B2 (ja) Ｐｌｌ回路
JPH118552A (ja) 位相同期発振器
KR960000053Y1 (ko) 대역가변 dpll회로
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960529

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960529

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980710

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050718

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070710