DE60314415T2 - Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung - Google Patents

Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung Download PDF

Info

Publication number
DE60314415T2
DE60314415T2 DE60314415T DE60314415T DE60314415T2 DE 60314415 T2 DE60314415 T2 DE 60314415T2 DE 60314415 T DE60314415 T DE 60314415T DE 60314415 T DE60314415 T DE 60314415T DE 60314415 T2 DE60314415 T2 DE 60314415T2
Authority
DE
Germany
Prior art keywords
voltage
locked loop
charge pump
phase locked
loop circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60314415T
Other languages
English (en)
Other versions
DE60314415D1 (de
Inventor
Gianni Puccio
Biagio Bisanti
Stefano Cipriani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE60314415D1 publication Critical patent/DE60314415D1/de
Application granted granted Critical
Publication of DE60314415T2 publication Critical patent/DE60314415T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft allgemein elektronische Schaltungen und insbesondere Phasenverriegelungsschleifen-Schaltungen.
  • HINTERGRUND DER ERFINDUNG
  • Eine Phasenverriegelungsschleife (PLL) synchronisiert ein Ausgangssignal mit einem Referenzsignal. Phasenverriegelungsschleifen werden in den verschiedensten elektronischen Schaltungen u. a. zur Frequenzsynthese, Frequenz- und Phasenmodulation und -demodulation, Taktrückgewinnung und Taktsynchronisation verwendet.
  • 1a zeigt ein Grundschaltbild einer PLL-Schaltung. Ein Phasenfrequenzdetektor (PFD) 12 empfängt zwei Signale: FR – ein Referenzsignal und Fv – eine heruntergeteilte Version des Ausgangssignals. Der PFD erzeugt UP- und DN-(DOWN-) Signale, die angeben, ob ein Heraufsetzen (UP auf hohem Pegel) oder ein Herabsetzen (DN auf hohem Pegel) der Frequenz des Ausgangssignals erforderlich ist, Die Signale UP und DN werden in ein Schleifenfilter 16 eingegeben. Wenn UP auf hohem Pegel und DN auf niedrigem Pegel ist, steigt Vc an, wodurch die Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators (VCO) 18 zunimmt. Genauso sinkt Vc, wenn DN auf hohem Pegel und UP auf niedrigem Pegel ist, wodurch die Frequenz des Ausgangssignals des VCO 18 abnimmt. In vielen Fällen wird ein Teiler 20 verwendet, um die Frequenz durch einen Faktor N in eine niedrigere Frequenz zu teilen; in diesem Fall ist Fout = N·FR.
  • 1b zeigt ein Schaltschema eines aktiven Filters des Standes der Technik, das als Schleifenfilter 16 in der PLL-Schaltung von 1a verwendet werden kann. Das DN-Signal vom PFD 12 wird über den Widerstand 24 in den invertierenden Eingang des Operationsverstärkers (OPV) 22 eingekoppelt. Das UP-Signal vom PFD 12 wird über den Widerstand 26 in den nichtinvertierenden Eingang des OPV 22 eingekoppelt. Die Ausgabe des OPV 22 wird über den Kondensator 28 und den Widerstand 30 in seinen invertierenden Eingang eingekoppelt. Der nichtinvertierende Eingang ist über den Widerstand 32 und den Kondensator 34 mit Masse verbunden.
  • Dieser Typ von Filter wird bei integrierten Anwendungen nicht oft eingesetzt, hauptsächlich deshalb, weil er eine Versorgung mit zwei Betriebsspannungen erfordert und zwei eng angepasste Filter benötigt. Da sowohl der invertierende als auch der nichtinvertierende Eingang durch den PFD 12 angesteuert werden, bereitet dieses Filter außerdem Gleichtaktprobleme.
  • 1c zeigt ein Schema eines zweiten aktiven Filters, das als Schleifenfilter 16 in der PLL-Schaltung von 1a verwendet werden kann. Das UP-Signal vom PFD 12 wird über den Widerstand 42 in den invertierenden Eingang des Operationsverstärkers (OPV) 40 eingekoppelt. Das DN-Signal vom PFD 12 wird über den Widerstand 44 in den nichtinvertierenden Eingang des OPV 40 eingekoppelt. Die Ausgabe des OPV 40 wird über den Widerstand 46 in seinen invertierenden Eingang eingekoppelt. Der nichtinvertierende Eingang des OPV 40 ist über den Widerstand 48 mit Masse verbunden. Die Ausgabe des OPV 40 wird über den Widerstand 52 in den invertierenden Eingang des OPV 50 eingekoppelt. Die Ausgabe des OPV 50 wird über den Kondensator 54 und den Widerstand 56 in seinen invertierenden Eingang eingekoppelt. Der nichtinvertierende Ausgang ist an eine Gleichspannung VDC angeschlossen.
  • Diese Ausführung ist ebenfalls nicht besonders zweckmäßig für integrierte Bauweisen, da sie zwei OPVs erfordert, was einen größeren Flächenbedarf, stärkeres Rauschen und eine höhere Leistungsaufnahme zur Folge hat. Wiederum ist das Anpassen der Filter, um eine optimale Leistungsfähigkeit zu erzielen, schwierig. Außerdem weist der OPV 40 keinen Zustand mit hoher Impedanz gegenüber dem OPV 50 auf, und folglich werden all das Rauschen von den Widerständen 42, 46, 44 und 48 und dem PFD 12 und die Gleichstrom-Fehlanpassung zwischen dem OPV 40 und dem invertierenden Eingang des OPV 50 Nebeneffekte (Durchschleifen) einführen.
  • Ein anderer Typ von PLL-Schaltung ist die Phasenverriegelungsschleife mit Ladungspumpe (CP-PLL). Eine CP-PLL-Schaltung pumpt in Reaktion auf erfasste Abweichungen zwischen der Ausgangsfrequenz und der Referenzfrequenz Strom in ein Schleifenfilter hinein bzw. aus diesem heraus. CP-PLL-Schaltungen werden, was den Frequenzbereich und die Kosten angeht, neben anderen Faktoren, als überlegen angesehen. Jedoch kann es schwierig sein, diese Einrichtungen auf Siliciumchips zu integrieren, was bei vielen Anwendungen höchst wünschenswert ist.
  • In 2 ist ein Blockschaltbild einer CP-PLL-Schaltung 58 gezeigt. Bei dieser Ausführung empfängt ein Phasenfrequenzdetektor (PFD) 12 zwei Signale: FR – ein Referenzsignal und F – eine heruntergeteilte Version des Ausgangssignals. Der PFD 12 erzeugt UP- und DOWN-Impulse, die angeben, ob es erforderlich ist, die Frequenz des Ausgangssignals heraufzusetzen (UP gepulst) oder herabzusetzen (DOWN gepulst). Die UP- und DOWN-Impulse bewirken, dass eine Ladungspumpe 14 entweder Strom in ein Schleifenfilter 16 schickt oder Strom aus dem Schleifenfilter 16 zieht. Wenn Strom in das Schleifenfilter 16 geschickt wird, steigt Vc an, wodurch die Frequenz des Ausgangssignals des VCO 18 zunimmt. Genauso fällt Vc ab, wenn die Ladungspumpe 14 Strom aus dem Schleifenfilter 16 zieht, wodurch die Frequenz des Ausgangssignals des VCO 18 abnimmt.
  • Das Grundrauschen einer digitalen Schaltung und der Rauschstrom der analogen Ladungspumpe 14 stellen die Hauptbeiträge zum Rauschen in einer CP-PLL-Schaltung innerhalb der PLL-Bandbreite dar. Bei einer herkömmlichen Ausführung einer analogen Ladungspumpe, die bei CP-PLL-Anwendungen benutzt wird, kommen die Rauschbeiträge direkt von den aktiven Einrichtungen, die in der analogen Ladungspumpe verwendet werden, um als Stromsenke und Stromquelle wirksam zu werden. Zur Verbesserung des Signal-Rausch-Verhältnisses kann in der Ladungspumpe ein stärkerer Referenzstrom benutzt werden, jedoch kann der stärkere Referenzstrom einen höheren Kapazitätswert bei dem Schleifenfilter 16 erfordern, was einer möglicher Integration in einen Siliciumchip im Wege steht. Außerdem erhöhen Fehlanpassungen zwischen Senken- und Quelleneinrichtungen den Störpegel, der mit einem Filter mit einer geringeren Bandbreite (wozu wieder ein größerer Kondensator erforderlich ist) und folglich einer längeren Einschwingzeit herausgefiltert werden muss.
  • Ein weiteres kritisches Problem der herkömmlichen Ladungspumpe besteht darin, dass sie eine komplizierte und rauscharme Vorspannungsschaltung benötigt und besondere Anforderungen hinsichtlich der Kopffreiheit für die Versorgung stellt.
  • Folglich ist ein Bedarf an einer kompakten, rauscharmen Phasenverriegelungsschleife mit Ladungspumpe entstanden.
  • Ein Beispiel für eine abstimmbare Phasenverriegelungsschleifen-Schaltung ist in dem europäischen Patent mit der Veröffentlichungsnummer 0 416 840 beschrieben. Die japanische Patentanmeldung 5 183 431 beschreibt eine Schaltung zur Vermeidung der Erzeugung eines Pseudotaktes durch Vergleichen einer Phase eines Vergleichstaktsignals mit einer Phase einer Ausgabe eines Frequenzteilers, wobei ein Phasenfehlersignal und ein Frequenzfehlersignal an einen VCO angelegt werden, um die Schwingfrequenz einem vorgegebenen Wert anzunähern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird eine Phasenverriegelungsschleifen-Schaltung geschaffen, die einen Phasendetektor, eine Ladungspumpe zum Erzeugen einer Ladung an einem ersten Knoten in Reaktion auf die Ausgabe des Phasendetektors, eine Spannungserzeugungsschaltung zum Erzeugen einer vorgegebenen Spannung an einem zweiten Knoten in Reaktion auf eine Versorgungsspannung, die von einer Stromversorgung bereitgestellt wird, ein aktives Filter zum Erzeugen einer Ausgabe in Reaktion auf Spannungen an dem ersten und zweiten Knoten, und einen spannungsgesteuerten Oszillator zum Erzeugen einer Ausgangsfrequenz in Reaktion auf die Ausgabe des aktiven Filters umfasst. Ein digital gesteuerter Schalter, der zwischen den zweiten Knoten und das aktive Filter geschaltet ist, stellt während inaktiver Perioden der Ladungspumpe wahlweise einen Zustand mit hoher Impedanz zwischen dem zweiten Knoten und dem aktiven Filter bereit, um das Filter von der Stromversorgung zu isolieren.
  • Folglich wird die Frequenzausgabe der Phasenverriegelungsschleifen-Schaltung durch Schwankungen in der Stromversorgungseinrichtung weniger beeinflusst.
  • KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNG
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beigefügten Zeichnung verwiesen, worin:
  • 1a ein Blockschaltbild einer Phasenverriegelungsschleifeneinrichtung des Standes der Technik ist;
  • 1b eine schematische Darstellung einer ersten Ausführungsform eines aktiven Filters ist, das in der PLL-Schaltung von 1a verwendet werden kann;
  • 1c eine schematische Darstellung einer zweiten Ausführungsform eines aktiven Filters ist, das in der PLL-Schaltung von 1a verwendet werden kann;
  • 2 ein Blockschaltbild einer Phasenverriegelungsschleifen-Schaltung mit Ladungspumpe nach Stand der Technik ist;
  • 3 ein Teil eines Blockschaltbildes, ein Teil einer Prinzipskizze einer rauscharmen Phasenverriegelungsschleife mit geringer Störaussendung ist, die in einen Halbleiterchip integriert werden kann;
  • 4 ein Diagramm ist, das Rauschbeitragsleistende zeigt;
  • 5a bis 5c Impulspläne sind, die Rauschpegel und die Funktionsweise eines dynamisch gesteuerten Übertragungsgatters zum Blockieren von Rauschen zeigen;
  • 6 einen Teil eines Blockschaltbildes, einen Teil einer Prinzipskizze einer Phasenverriegelungsschleifen-Schaltung mit einer Schaltungsanordnung, um den Betriebsspannungsdurchgriff des Schleifenfilters zu verbessern, zeigt; und
  • 7a ein Diagramm darstellt, das die Beziehung zwischen dem Rauschen bei verschiedenen Frequenzen und seiner Auswirkungen auf eine Ausgabe eines spannungsgesteuerten Oszillators zeigt; und
  • 7b ein Diagramm darstellt, das die Verbesserung des Betriebsspannungsdurchgriffs in einem Schleifenfilter bei verschiedenen Rauschfrequenzen zeigt.
  • BESCHREIBUNG BESONDERER AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Die vorliegende Erfindung ist am besten mit Bezug auf 3 bis 7a-b der Zeichnung zu verstehen, wobei in den verschiedenen Figuren für gleichartige Elemente gleiche Bezugszeichen benutzt worden sind.
  • 3 zeigt ein Schaltschema einer PLL-Schaltung 60, die voll in einen Halbleiterchip integriert werden kann, rauscharm ist, niedrige Störpegel und eine hohe Linearität aufweist. Ein Referenzsignal FR wird in den PFD 62 eingegeben. Der PFD 62 gibt UP- und DN-Impulse an eine digitale Ladungspumpe 64 aus. Der UP-Knoten des PFD 62 ist an einen nichtinvertierenden Puffer 66 angeschlossen, und der DN-Knoten der PFD 62 ist an einen invertierenden Puffer 68 angeschlossen. Der Ausgang des nichtinvertierenden Puffers 66 ist an beide Gates eines p-Kanal-Transistors 70 und eines n-Kanal-Transistors 72 angeschlossen, die eine logische Inversion des Signals an den Gates der Transistoren erzeugen. Ein erster Source/Drain-Anschluss des p-Kanal-Transistors 70 ist an VDD angeschlossen, und ein zweiter Source/Drain-Anschluss des p-Kanal-Transistors 70 ist an einen ersten Source/Drain-Anschluss des n-Kanal-Transistors 72 angeschlossen. Der zweite Source/Drain-Anschluss des n-Kanal-Transistors 72 ist mit Masse verbunden. Der Knoten, der den zweiten Source/Drain-Anschluss des p-Kanal-Transistors 70 mit dem ersten Source/Drain-Anschluss des n-Kanal-Transistors 72 verbindet, ist an einen ersten Anschluss des Widerstands 74 (mit dem Widerstandswert R1) angeschlossen. Der zweite Anschluss des Widerstands 74 ist an den Eingang des Übertragungsgatters 76 angeschlossen. Das Übertragungsgatter 76 wird durch die dynamische, digitale Steuerung 78 gesteuert.
  • Der Ausgang des invertierenden Puffers 68 ist mit beiden Gates des p-Kanal-Transistors 80 und des n-Kanal-Transistors 82 gekoppelt, die eine weitere logische Inversion erzeugen. Ein erster Source/Drain-Anschluss des p-Kanal-Transistors 80 ist an VDD angeschlossen, und ein zweiter Source/Drain-Anschluss des p-Kanal-Transistors 80 ist an einen ersten Source/Drain-Anschluss des n-Kanal-Transistors 82 angeschlossen. Der zweite Source/Drain-Anschluss des n-Kanal-Transistors 82 ist mit Masse verbunden. Der Knoten, der den zweiten Source/Drain-Anschluss des p-Kanal-Transistors 80 mit dem ersten Source/Drain-Anschluss des n-Kanal-Transistors 82 verbindet, ist an einen ersten Anschluss des Widerstands 84 (mit dem Widerstandswert R2) angeschlossen. Der zweite Anschluss des Widerstands 84 ist ebenfalls an den Eingang des Übertragungsgatters 76 angeschlossen. Der Strom durch den Widerstand 74 ist mit I1 bezeichnet, der Strom durch den Widerstand 84 ist mit I2 bezeichnet, und der Strom durch das Übertragungsgatter 76 zu dem invertierenden Eingang des OPV 86 ist mit Icp bezeichnet.
  • Der Ausgang des Übertragungsgatters 76 ist an den invertierenden Eingang des OPV 86 des aktiven Filters 87 angeschlossen. Der nichtinvertierende Eingang des OPV 86 ist an eine Gleichspannungsquelle angeschlossen. Diese Spannungsquelle umfasst den p-Kanal-Transistor 90 und den n-Kanal-Transistor 92. Das Gate des p-Kanal-Transistors 90 ist mit Masse verbunden und das Gate des n-Kanal-Transistors 92 ist an VDD angeschlossen. Ein erster Source/Drain-Anschluss des p-Kanal-Transistors 90 ist an VDD angeschlossen, und ein zweiter Source/Drain-Anschluss des p-Kanal-Transistors 90 ist an einen ersten Anschluss des Widerstands 91 angeschlossen. Der erste Source/Drain-Anschluss des n-Kanal-Transistors 92 ist an einen ersten Anschluss des Widerstands 93 angeschlossen. Der zweite Source/Drain-Anschluss des n-Kanal-Transistors 92 ist mit Masse verbunden. Die zweiten Anschlüsse der Widerstände 91 und 93 sind an den nichtinvertierenden Eingang des OPV 86 angeschlossen.
  • Der Ausgang des OPV 86 ist über den Kondensator 94 und den Widerstand 96 mit seinem invertierenden Eingang gekoppelt. Außerdem ist der Ausgang des OPV 86 an einen ersten Anschluss des Widerstands 98 angeschlossen. Der zweite Anschluss des Widerstands 98 ist an den integrierten VCO 100 angeschlossen. Zwischen den Eingang des VCO 100 und Masse ist ein Kondensator 102 geschaltet. Die Ausgabe des VCO 100 wird in den Teiler 104 eingegeben. Der Ausgang des Teilers 104 (F) ist mit dem PFD 62 gekoppelt.
  • Der Wert der Widerstände ist derart konzipiert, dass R1 = R2 = n·R3 = n·R4. Da R1 annähernd R2 und R3 annähernd R4 sein wird, sollte der Abgleich der Verhältnisse sehr genau sein, auch angesichts von Verfahrensschwankungen (besser als 1 % Abgleich bei Verwendung üblicher Verarbeitungstechniken). Im Betrieb werden der nichtinvertierende Puffer 66 und der Inverter 68 als Senke oder Quelle für den Strom von bzw. zu dem invertierenden Eingang des OPV 86 wie folgt wirksam: Angenommen, das Übertragungsgatter 76 ist offen (d. h. in einem Zustand mit hoher Impedanz), dann werden, wenn UP und DN beide auf hohem Pegel sind, die Widerstände 84 und 74 zwischen VDD und Masse in Reihe geschaltet sein. Wenn UP und DN beide auf niedrigem Pegel sind, werden die Widerstände 74 und 84 zwischen VDD und Masse in Reihe geschaltet sein. In jedem Fall wird kein Strom in den invertierenden Knoten geschickt oder aus diesem gezogen. Angenommen, das Übertragungsgatter 76 ist geschlossen (d. h. in einem Zustand mit niedriger Impedanz), dann werden, wenn UP und DN beide auf hohem Pegel sind, die Widerstände 84 und 74 zwischen VDD und Masse in Reihe geschaltet sein. Wenn UP und DN beide auf niedrigem Pegel sind, werden die Widerstände 74 und 84 zwischen VDD und Masse in Reihe geschaltet sein. Auf jeden Fall wird aufgrund des Abgleichs zwischen den Verhältnissen R1/R2 und R3/R4 kein Strom in den invertierenden Knoten geschickt oder aus diesem gezogen.
  • Wenn UP auf hohem Pegel und DN auf niedrigem Pegel ist, wird der Widerstand 74 zwischen Masse und dem invertierenden Eingang sein, und der Widerstand 84 wird zwischen Masse und dem invertierenden Eingang sein. Demzufolge wird Strom vom invertierenden Eingang gezogen, und die Spannungsausgabe des aktiven Filters wird sich erhöhen. Entsprechend wird die Frequenz, die vom VCO 100 ausgegeben wird, zunehmen.
  • Andererseits, wenn UP auf niedrigem Pegel und DN auf hohem Pegel ist, wird der Widerstand 74 zwischen VDD und dem invertierenden Eingang sein, und der Widerstand 84 wird zwischen VDD und dem invertierenden Eingang sein. Demzufolge wird Strom zum invertierenden Eingang gezogen, und die Spannungsausgabe des aktiven Filters wird abnehmen. Entsprechend wird die Frequenz, die vom VCO 100 ausgegeben wird, abnehmen.
  • Die Funktionsweise der vorliegenden Erfindung, wie so weit beschrieben, verbessert in starkem Maße das Rauschverhalten gegenüber dem Stand der Technik. Bei der herkömmlichen analogen Ladungspumpe, die für eine integrierte PLL-Schaltung verwendet wird, kommen die Rauschbeiträge größtenteils von den aktiven Einrichtungen, die in der analogen Ladungspumpe selbst verwendet werden, und von der Unausgeglichenheit zwischen als Senke und Quelle wirkenden Einrichtungen. Das Grundrauschen in der PLL-Bandbreite der PLL-Schaltung des Standes der Technik ist durch die analoge Ladungspumpe begrenzt. Die Ladungspumpe verwendet großflächige Transistoren und arbeitet mit einem verhältnismäßig starken Strom, um das Signal-Rausch-Verhältnis zu verbessern.
  • Bei der obigen Erläuterung ist vorausgesetzt worden, dass das Übertragungsgatter 76 offen ist. In der bevorzugten Ausführungsform wird das Übertragungsgatter 76 unter der Steuerung durch die dynamische digitale Steuerung 78 verwendet, um für eine zusätzliche, digitale Rauschfilterung zu sorgen. Die dynamische, digitale Steuerschaltungsanordnung 78 wird in Reaktion auf die UP- und DN-Signale wirksam, um den invertierenden Eingang des OPV 86 während der Zeiträume, in denen die Ladungspumpe 64 nicht als Senke oder Quelle für den Strom von dem bzw. in den invertierenden Eingang wirksam werden soll, vom Rest der Schaltungsanordnung zu isolieren. Insbesondere schafft die dynamische, digitale Steuerschaltung 78 ab einem Zeitraum unmittelbar vor dem Übergang des UP- oder DN-Signals auf einen aktiven Spannungspegel einen Strompfad zu dem invertierenden Eingang und isoliert den invertierenden Eingang unmittelbar nach dem Übergang des UP- oder DN-Signals auf einen inaktiven Spannungspegel (obschon die genaue Zeitsteuerung des Öffnens und Schließens des Übertragungsgatters 76 im Allgemeinen nicht kritisch ist). Auf diese Weise wird ein großer Teil des Rauschens, das auf die Stromversorgung und die Widerstände zurückzuführen ist, von dem invertierenden Eingang entkoppelt, wodurch eine Verminderung des digitalen Grundrauschens und der Nebeneffekte infolge eines geringfügigen Spannungsungleichgewichts zwischen dem invertierenden und dem nichtinvertierenden Eingang bewirkt wird.
  • Aufgrund der Dämpfung des Rauschens können die Widerstandswerte von R1 R2, R3 und R4 bei geringem Einfluss auf das Phasenrauschen (bis zu dem Pegel, bei dem es im Vergleich zu dem Eingangsrauschen des OPV 86 vernachlässigbar ist) erhöht werden, was die Verminderung des Ladungspumpstroms in einer solchen Weise zur Folge hat, dass eine Verringerung der Kapazität des Kondensators 94 möglich ist. Wenn dieser Kondensator eine kleinere Kapazität aufweist, kann es möglich sein, ihn mit dem Rest der PLL-Schaltung in den Siliciumchip zu integrieren.
  • 4 zeigt die Phasenrauschbeitragsleistenden für die in 3 gezeigte Ausführungsform. Das Rauschen wird bei einem geringen Frequenzversatz (Frequenz < 1 kHz) durch das Phasenrauschen des Referenztaktes FR dominiert, in der nahen Bandbreite durch das digitale Grundrauschen (wie gezeigt ist, weist die PLL-Schaltung ein sehr niedriges Grundrauschen auf), an der Schleifenbandgrenze der PLL-Schaltung durch das Filter und den OPV 86 und jenseits der PLL-Schleifenbandbreite durch das Rauschen des VCO.
  • Der Vorteil der Ausführungsform von 3 besteht darin, dass die aktive Einrichtung (OPV 86) einen verhältnismäßig geringen Einfluss auf den Rauschbeitrag hat, da sie nur an der Grenze der Bandbreite wie die Filter-Beitragsleisten den (Widerstände 96 und 98) beiträgt, und ein OPV mit üblichen Kennwerten ausreicht, um einen hohen Leistungsstand zu erzielen. Die Widerstände 91 und 93 haben einen sehr geringen Einfluss auf den Rauschbeitrag, da sie mit dem nichtinvertierenden Eingang des OPV 86 verbunden sind und folglich eine 1:1-Verstärkung haben. Die Widerstände 74 und 84, die Inverter-/nicht invertierenden Puffer 68 und 66 und der PFD 62 tragen zum nahen Grundrauschen der PLL-Schaltung bei, wobei der Rauschpegel aus zwei Gründen sehr niedrig ist: (1) Der Eingangsstrom in den OPV 86 wird nicht durch aktive Stromquellen erzeugt, sondern vielmehr durch die Widerstände 74 und 84 und Gatter (d. h. Inverter-/nichtinvertierende Puffer 68 und 66), die ein minimales Rauschen erzeugen, und (2) das Übertragungsgatter 76 sorgt für einen Zustand mit hoher Impedanz bei schnellem Schaltverhalten, wodurch der OPV 86 die meiste Zeit über von den digitalen Inverter-/nicht invertierenden Puffern 68 und 66 und den Widerständen 74 und 84 isoliert ist und der OPV 86 als Folger betrieben wird.
  • 5a-c veranschaulichen besser die Vorteile des Zustandes mit hoher Impedanz, für den das Übertragungsgatter 76 sorgt. 5a zeigt das im Allgemeinen niedrige Rauschen und die geringe Störabstrahlung der PLL-Schaltung 60. Wie aus 5b und 5c ersichtlich ist, geht das UP-Signal in Reaktion auf einen Aufwärtsübergang des Referenzsignals FR auf den hohen Pegel über, und das DN-Signal geht in Reaktion auf einen Aufwärtsübergang des Signals Fv auf den hohen Pegel über. Das UP-Signal und das DN-Signal überlappen 3 ns lang, bevor beide in einen Zustand niedriger Spannung übergehen. Durch das Bereitstellen einer hohen Impedanz am Übertragungsgatter 76 wird die digitale Ladungspumpe 64 von dem OPV 86 während der gesamten Zeit, die von der Periode, in der das UP-Signal oder DN-Signal auf einem aktiven logischen Pegel ist, verschieden ist, isoliert – bei einem 400 kHz-Beispiel, wie in 3b gezeigt, ist das Übertragungsgatter für (2,5 μs – 3 ns)/2,5 μs oder 99,88 % der Zeit (wenn im verriegelten Zustand) in einem Zustand mit hoher Impedanz. Der dynamisch gesteuerte Übertragungsschalter 76 verbessert das Signal-Rausch-Verhältnis außerordentlich, denn er ermöglicht durch das schnelle Schalten der Gatter (Inverter-/nichtinvertierende Puffer 68 und 66) und die Schnelligkeit des Übertragungsschalters 76, ohne eine tote Zone, dass während der Zeit, in welcher der Übertragungsschalter in einem Zustand mit einer niedrigen Impedanz ist, das volle Signal von der Ladungspumpe 64 das Filter mit hoher Linearität lädt, und verhindert, dass während der Restzeit Rauschen in den OPV 86 eindringt.
  • Das Rauschen und das Störverhalten hängen mit der Abstimmung zwischen den p-Kanal-Transistoren 70, 80 und 90, zwischen den n-Kanal-Transistoren 72, 82 und 92, zwischen den Verhältnissen R1/R2 und R3/R4 der Widerstände 74, 84, 91 und 93 zusammen. Folglich sind die Einrichtungen, die aufeinander abgestimmt sein müssen, gleichartige Einrichtungen (und eben nicht komplementäre Einrichtungen), und es kann ein Anpassungsverhalten mit einer besseren Dynamik erzielt werden. Folglich hat eine Fehlanpassung von Komponenten einen vernachlässigbaren Einfluss auf das Rauschen in dieser Struktur. Egal welches Rauschen durch eine Fehlanpassung erzeugt wird, durch den Übertragungsschalter, der normalerweise in einem Zustand mit einer hohen Impedanz ist, wird es im Wesentlichen an einer Ausbreitung in Richtung des OPV 86 gehindert. Der OPV ist während des Zustandes mit hoher Impedanz im Folgerbetrieb und kann keinen Fehlanpassungs- oder Offsetfehler einbeziehen. Des Weiteren werden keine vorspannenden Blöcke wie bei Ladungspumpeinrichtungen des Standes der Technik gebraucht, wodurch sich die Größe des Analogabschnitts verringert. Außerdem wird eine Gleichspannung an den nichtinvertierenden Eingang des OPV 86 angelegt, wodurch Gleichtakt-Probleme beseitigt werden.
  • Andererseits erfordert eine übliche analoge Stromquellen-Ladungspumpe eine Überlappungszeit zwischen UP- und DN-Signalen, die, verglichen mit dem 3 ns-Signal, das bei der vorliegenden Erfindung (für ein Referenzsignal von 400 kHz) erforderlich ist, verhältnismäßig lang ist, nämlich für ein Referenzsignal von 400 kHz in der Größenordnung von 10 ns. Dies ist darauf zurückzuführen, dass es für die analoge Ladungspumpe schwierig ist, die Stromquelle abzuschalten, und dass sie im Gegensatz zu schnell schaltenden Gattern eine Einschwingzeit benötigt. Außerdem ist das Einstellen des Stroms bei einer Quelle vom p-Leitungstyp schwer mit einer Quelle vom n-Leitungstyp in Übereinstimmung zu bringen, weshalb eine bestimmte Zeitdauer erforderlich ist, um dem Ausgang zu ermöglichen, die Ladung an dem Filter zu neutralisieren, wenn das Signal "verriegelt" ist, ohne übermäßige Nebeneffekte durch die Fehlanpassung bei den Stromspitzen, die durch Abschalten der Stromquelle hervorgerufen werden, zu erzeugen. Die lange Überlappungszeit, die benötigt wird, verschlechtert bei der üblichen Vorgehensweise das Rauschverhalten.
  • 6 zeigt ein Schaltschema einer PLL-Schaltung 110, die eine Schaltungsanordnung zur Verminderung des Betriebsspannungsdurchgriffs (PSRR: Power Supply Rejection Ratio (engl.)) des aktiven Filters 87 einschließt. Zur Verminderung des Betriebsspannungsdurchgriffs wird ein zweites Übertragungsgatter 112 zwischen den Widerständen 91 und 93 und dem nichtinvertierenden Eingang des Operationsverstärkers 86 angeordnet. Außerdem wird ein kleiner Kondensator 114 zwischen dem nichtinvertierenden Eingang des Operationsverstärkers 86 und Masse angeordnet.
  • Der Betriebsspannungsdurchgriff ist ein Maß für die Auswirkung einer Schwankung der Versorgungsspannung auf die Ausgabe des Operationsverstärkers 86. Genauer ist der Betriebsspannungsdurchgriff das Verhältnis zwischen der Veränderung, die an einem bestimmten Ausgangssignal auftritt (in diesem Fall an der Spannung am Eingang des VCO 100), und der Veränderung bei der Stromversorgungsquelle (VDD), welche die Veränderung an dem Ausgangssignal hervorgerufen hat. Zum Beispiel wird, wenn eine Schwankung von 1 VSS bei VDD eine Schwankung von 0,5 VSS an dem Ausgangssignal hervorruft, der Betriebsspannungsdurchgriff gleich 20 log(0,5/1) = –6,02 dB sein. Wenn eine Schwankung von 1 VSS bei VDD eine Schwankung von 0,25 VSS an dem Ausgangssignal hervorruft, wird der Betriebsspannungsdurchgriff gleich 20 log(0,25/1) = –12,04 dB sein. Folglich gibt ein niedriger Betriebsspannungsdurchgriff an, dass die Schaltung wenig empfindlich gegen kleine Schwankungen der Stromversorgungsausgabe ist.
  • Im Fall der PLL-Schaltung 60 von 3 wird eine Schwankung bei der Spannungsversorgung VDD, die an den p-Kanal-Transistor 90 gekoppelt ist, unmittelbar eine Schwankung der Spannung am nichtinvertierenden Eingang des Operationsverstärkers 86 hervorrufen. Eine Schwankung der Spannung am nichtinvertierenden Eingang des Operationsverstärkers 86 wird eine Schwankung der Ausgangsspannung des Operationsverstärkers 86 bewirken. Da die Ausgabe des Operationsverstärkers 86 den VCO 100 steuert, wird also die Schwankung der Versorgungsspannung einen Fehler bei VCO_out hervorrufen. Folglich wird die Frequenzausgabe einer PLL-Schaltung mit einem geringen Betriebsspannungsdurchgriff in Bezug auf Rauschen in der Stromversorgungseinrichtung stabiler als bei einer PLL-Schaltung mit höheren Werte des Betriebsspannungsdurchgriffs sein.
  • Folglich ist es für einen stabilen PLL-Betrieb vorteilhaft, die Auswirkungen von Schwankungen in der Versorgungsspannung so weit wie möglich zu vermindern. Mit R3 = R4 wird die Spannungsschwankung an dem nichtinvertierenden Eingang die Hälfte der Schwankung der VDD-Versorgung betragen. Dementsprechend wird es bei dem nichtinvertierenden Eingang des Operationsverstärkers bei einer 1:1-Verstärkung nur eine Unterdrückung der Schwankungen in der Stromversorgungseinrichtung von –6 dB geben. Während dies bei einem hochwertigen Spannungsregler zufriedenstellend ist, könnte es bei weniger präzisen Spannungsreglern Probleme bereiten.
  • Wie nun wieder aus 6 ersichtlich ist, isoliert in der PLL-Schaltung 110 das Übertragungsgatter 112 unter der Steuerung durch die dynamische, digitale Steuerung 78 wahlweise den nichtinvertierenden Eingang des Operationsverstärkers 86 von der Stromversorgung. Während das Übertragungsgatter in einem geschlossenen Zustand (niedrige Impedanz) ist, ist der nichtinvertierende Eingang des Operationsverstärkers 86 über den Spannungsteiler aus den Widerständen 91 und 93 an die VDD-Versorgung gekoppelt. Während dieser Zeit wird der Kondensator 114 auf die Spannung am Ausgang des Übertragungsgatters 112 (d. h. VDD/2 bei R3 = R4) aufgeladen. Während das Übertragungsgatter in einem offenen Zustand (hohe Impedanz) ist, erhält der Kondensator die Spannung am nichtinvertierenden Eingang aufrecht.
  • In der bevorzugten Ausführungsform werden beide Übertragungsgatter 76 und 112 auf ähnliche Weise gesteuert: Die dynamische, digitale Steuerschaltung 78 versetzt die Übertragungsgatter 76 und 112 von einem Zeitraum an, kurz bevor entweder das UP-Signal oder das ON-Signal auf einen aktiven Spannungspegel übergeht, in einen geschlossenen Zustand und versetzt die Übertragungsgatter 76 und 112, kurz nachdem das UP-Signal oder das DN-Signal auf einen inaktiven Spannungspegel übergegangen ist, in einen offenen Zustand (wobei wiederum die genaue Zeitsteuerung des Öffnens und Schließens des Übertragungsgatters 76 im Allgemeinen nicht kritisch ist).
  • Dementsprechend werden, während das Übertragungsgatter 112 in einem offenen Zustand ist, Schwankungen der Versorgungsspannung vom nichtinvertierenden Eingang isoliert und können folglich die Ausgangsfrequenz des VCO 100 nicht beeinflussen, Währenddessen wird die Spannung am nichtinvertierenden Eingang des Operationsverstärkers 86 durch den Kondensator 114 aufrechterhalten. Der Kondensator 114 kann in der Größenordnung von 50 pF sein. Der Operationsverstärker 86 zieht nur eine vernachlässigbare Menge Strom aus dem nichtinvertierenden Eingang; folglich sollte die Spannung über dem Kondensator 114 stabil bleiben. Jede kleine Veränderung der Spannung über dem Kondensator wird während der Perioden, in denen das Übertragungsgatter 112 im geschlossenen Zustand ist, korrigiert werden.
  • 7a und 7b veranschaulichen die Vorteile der vorliegenden Erfindung anhand einer simulierten Ausführung. 7a stellt eine Rauschübertragungsfunktion dar, die die Wirkung des Rauschens auf den Eingang des VCO 100 als eine Funktion der Frequenz des Rauschens zeigt. Wie aus 7a ersichtlich ist, hat diese Übertragungsfunktion ihren Höchstwert bei ungefähr 30 kHz (Grenzfrequenz der Regelkreis-Antwort der gesamten PLL-Schaltung 110). Demnach ist der Frequenzbereich um 30 kHz für eine Verbesserung des Betriebsspannungsdurchgriffs entscheidend, da das Rauschen in diesem Frequenzbereich den stärksten Einfluss auf die Frequenzausgabe des VCO hat.
  • 7b ist ein Diagramm des Betriebsspannungsdurchgriffs des aktiven Schleifenfilters 87 als eine Funktion der Frequenz. Der Betriebsspannungsdurchgriff des Schleifenfilters 87 von 3, dargestellt durch die Linie 120, hat einen Wert von ungefähr –6 dB bei 30 kHz. Hingegen hat die Schaltung von 6, dargestellt durch die Linie 122, einen Betriebsspannungsdurchgriff von ungefähr –28 dB bei 30 kHz, was eine wesentliche Verbesserung um 22 dB darstellt.
  • Zusätzlich zu den Verbesserungen des Signal-Rausch-Verhältnisses, für welche die Schaltung von 3 sorgt, verbessert die Schaltung von 6 den Betriebsspannungsdurchgriff der Schaltung, wodurch sich die Genauigkeit der Ausgangsfrequenz der PLL-Schaltung verbessert.
  • Obwohl die vorliegende Erfindung in Verbindung mit einem spezifischen Filter beschrieben worden ist, das einen digital gesteuerten Schalter verwendet, um eine Spannungsquelle wahlweise von einem nichtinvertierenden Eingang eines Operationsverstärkers zu isolieren oder mit diesem zu verbinden, könnte die Erfindung bei einer Anzahl von Schaltungen verwendet werden, in denen es erforderlich ist, dass ein Knoten auf einer bestimmten Spannung gehalten wird, aber während eines Teils der Zeit keinen erheblichen Strom zieht. Der digital gesteuerte Schalter kann eine Verbindung zwischen einer Spannungsquelle und dem Knoten ermöglichen, wenn es erforderlich ist, um Strom zu liefern oder den Kondensator wieder aufzuladen, und kann während der Perioden, in denen die gewünschte Spannung durch den Kondensator aufrechterhalten werden kann, die Spannungsquelle von dem Knoten isolieren.
  • Die vorliegende Erfindung bietet wesentliche Vorteile gegenüber dem Stand der Technik. Durch das Isolieren der Stromversorgung von dem Operationsverstarker während der Perioden, in denen die Stromversorgung nicht benötigt wird, um den Kondensator oder einen Eingangsknoten des Operationsverstärkers aufzuladen, wird der Betriebsspannungsdurchgriff stark verbessert.

Claims (8)

  1. Phasenverriegelungsschleifen-Schaltung (110) mit einem Phasendetektor (62), einer Ladungspumpe (64), einem spannungsgesteuerten Oszillator (100) und einem aktiven Filter (87), wobei die Phasenverriegelungsschleifen-Schaltung umfasst: die Ladungspumpe zum Erzeugen eines Stroms ICP an einem ersten Knoten in Reaktion auf den Ausgang des Phasendetektors; eine Spannungserzeugungsschaltung (90-93) zum Erzeugen einer vorgegebenen Spannung an einem zweiten Knoten in Reaktion auf eine Versorgungsspannung, die von einer Stromversorgung bereitgestellt wird; das aktive Filter zum Erzeugen einer Ausgabe in Reaktion auf Spannungen in dem ersten und dem zweiten Knoten; den spannungsgesteuerten Oszillator zum Erzeugen einer Ausgangsfrequenz in Reaktion auf die Ausgabe des aktiven Filters; wobei die Phasenverriegelungsschleifen-Schaltung (110) gekennzeichnet ist durch einen digital gesteuerten Schalter (112), der zwischen den zweiten Knoten und das aktive Filter geschaltet ist, um wahlweise einen Zustand mit hoher Impedanz zwischen dem zweiten Knoten und dem aktiven Filter während inaktiver Perioden der Ladungspumpe bereitzustellen, um das Filter von der Stromversorgung zu isolieren.
  2. Phasenverriegelungsschleifen-Schaltung nach Anspruch 1, die ferner einen Kondensator umfasst, der mit dem aktiven Filter gekoppelt ist, um die vorgegebene Spannung an dem aktiven Filter während Perioden, in denen der digital gesteuerte Schalter in einem Zustand mit hoher Impedanz ist, aufrechtzuerhalten.
  3. Phasenverriegelungsschleifen-Schaltung nach Anspruch 1 oder 2, bei der die Ladungspumpe einen digital gesteuerten Schalter zum wahlweisen Bereitstellen eines Zustandes mit hoher Impedanz zwischen dem ersten Knoten und dem Filter während inaktiver Perioden der Ladungspumpe umfasst, um die Ladungspumpe von dem Filter elektrisch zu isolieren.
  4. Phasenverriegelungsschleifen-Schaltung nach einem der Ansprüche 1 bis 3, bei der das aktive Filter einen Operationsverstärker umfasst, der einen ersten und einen zweiten Eingang besitzt, die mit dem ersten bzw. dem zweiten Knoten über die digital gesteuerten Schalter gekoppelt sind.
  5. Phasenverriegelungsschleifen-Schaltung nach einem der Ansprüche 1 bis 4, die ferner eine Steuerschaltungsanordnung umfasst, die mit dem digital gesteuerten Schalter gekoppelt ist, um den digital gesteuerten Schalter zwischen einem Zustand mit hoher Impedanz und einem Zustand mit niedriger Impedanz umzuschalten.
  6. Phasenverriegelungsschleifen-Schaltung nach einem der Ansprüche 1 bis 5, bei dem die Spannungserzeugungsschaltung einen Spannungsteiler umfasst.
  7. Phasenverriegelungsschleifen-Schaltung nach Anspruch 1 oder 2, bei der der Phasendetektor so beschaffen ist, dass er ein erstes und ein zweites Taktsignal empfängt und ein erstes und ein zweites Steuersignal erzeugt, die die relativen Frequenzen des ersten bzw. des zweiten Taktsignals angeben; und die Ladungspumpe so beschaffen ist, dass sie in Reaktion auf den Ausgang des Phasendetektors eine Spannung an einem ersten Knoten erzeugt, wobei die Ladungspumpe ein erstes und ein zweites Logikgatter umfasst, um das erste bzw. das zweite Steuersignal von dem Phasendetektor zu empfangen, wobei das erste und das zweite Logikgatter Ausgänge haben, um den ersten Knoten zu laden.
  8. Phasenverriegelungsschleifen-Schaltung nach Anspruch 1, bei der: die Spannungserzeugungsschaltung einen resistiven Spannungsteiler umfasst; und die Phasenverriegelungsschleifen-Schaltung ferner einen mit dem aktiven Filter gekoppelten Kondensator umfasst, um die vorgegebene Spannung an dem aktiven Filter während Perioden, in denen der digital gesteuerte Schalter in einem Zustand mit hoher Impedanz ist, aufrechtzuerhalten und um eine Tiefpassfilterung für die vorgegebene Spannung auszuführen, wenn der digital gesteuerte Schalter im Durchlasszustand ist.
DE60314415T 2003-08-29 2003-08-29 Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung Expired - Lifetime DE60314415T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03292140A EP1511174B1 (de) 2003-08-29 2003-08-29 Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung

Publications (2)

Publication Number Publication Date
DE60314415D1 DE60314415D1 (de) 2007-07-26
DE60314415T2 true DE60314415T2 (de) 2008-02-21

Family

ID=34089765

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60314415T Expired - Lifetime DE60314415T2 (de) 2003-08-29 2003-08-29 Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung

Country Status (3)

Country Link
US (1) US6963233B2 (de)
EP (1) EP1511174B1 (de)
DE (1) DE60314415T2 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
DE60209197T2 (de) * 2002-04-04 2006-09-07 Texas Instruments Inc., Dallas Phasenregelschleife mit einer Ladungspumpe
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
TWI316332B (en) * 2004-04-21 2009-10-21 Sony Corp Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8004326B2 (en) * 2006-12-21 2011-08-23 Icera Canada ULC Digital charge pump PLL architecture
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8164369B2 (en) * 2008-11-12 2012-04-24 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits
US8283986B2 (en) * 2009-01-14 2012-10-09 Broadcom Corporation Method and system for reduced clock feed-through in a phase locked loop
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
JP2012205043A (ja) * 2011-03-25 2012-10-22 Sony Corp 差動増幅器及びアナログ／デジタル変換器
US10924123B2 (en) * 2018-12-13 2021-02-16 Texas Instruments Incorporated Phase-locked loop (PLL) with direct feedforward circuit
CN115079765B (zh) * 2022-08-23 2022-11-15 上海韬润半导体有限公司 线性稳压器及包括其的集成电路器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177725A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd Ｐｌｌシンセサイザ回路
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
JPH05183431A (ja) * 1991-12-27 1993-07-23 Victor Co Of Japan Ltd 位相同期回路
JPH07307064A (ja) * 1994-05-11 1995-11-21 Canon Inc 光学的情報再生装置
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Ｐｌｌ回路
US6327463B1 (en) * 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6229361B1 (en) * 1999-02-10 2001-05-08 Texas Instruments Incorporated Speed-up charge pump circuit to improve lock time for integer-N or fractional-N GSM wireless data/voice applications
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
JP2001274682A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フェーズロックドループ回路
EP1282234A1 (de) * 2001-07-31 2003-02-05 Texas Instruments Incorporated Schleifenfilterarchitektur
DE10139112B4 (de) * 2001-08-09 2004-12-09 Texas Instruments Deutschland Gmbh Spannungsgesteuerte Oszillatorschaltung

Also Published As

Publication number Publication date
DE60314415D1 (de) 2007-07-26
US20050195002A1 (en) 2005-09-08
EP1511174A1 (de) 2005-03-02
EP1511174B1 (de) 2007-06-13
US6963233B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
DE60314415T2 (de) Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE60217739T2 (de) Schneller spannungsgesteuerter Oszillator mit hoher Störunterdrückung der Stromversorgung und breitem Betriebsbereich
DE60020451T2 (de) Komparatorschaltung
DE60200566T2 (de) Spannungsgesteuerter Oszillator in einem Phasenregelkreis
DE60304193T2 (de) Tiefpassfilter für einen pll, phasenregelkreis und integrierte halbleiterschaltung
DE102005003155B4 (de) Verfahren zum Angleichen des Ladungsstromes in einer Ladungspumpe einerPhasenregelschleife sowie Phasenregelschleife dazu
DE10252491B4 (de) Verzögerungsregelkreisschaltung und -verfahren
DE102007034186B4 (de) Digital gesteuerter Oszillator
DE102007047458A1 (de) Verzögerungsstufe, Ringoszillator, PLL-Schaltung und Verfahren
DE60104826T2 (de) Spannungsgesteuerter ringoszillator mit hoher rauschunterdrückung
DE69727349T2 (de) Spannungsreferenzquelle mit niedrigem Versorgungsspannungsbereich und aktivem Feedback für PLL
DE112009000512T5 (de) Phasenregelkreis
DE102007020999A1 (de) Ladungspumpe zur Erzeugung einer Eingangsspannung für einen Operationsverstärker
DE112009000483T5 (de) Phasenregelkreis
EP1205028B1 (de) Ladungspumpe
DE60225498T2 (de) PLL-Frequenzsynthesizer
DE102009031144B4 (de) Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals
DE10048590B4 (de) Phasenregelkreis
DE102010031562A1 (de) Ladungspumpe mit geringer Ladungsinjektion und geringer Taktdurchführung
DE102009014611B4 (de) Selbstregelnde Ladungspumpe mit Schleifenfilter
DE102006010284A1 (de) Halbleitervorrichtung
DE60209197T2 (de) Phasenregelschleife mit einer Ladungspumpe
DE60117048T2 (de) Schaltung zum empfangen und ansteuern eines taktsignals
DE102005042789B4 (de) Schwingkreis und Oszillator mit Schwingkreis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition