JPH05183431A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】所定の発振周波数から大きくずれた周波数で発
振するいわゆる疑似ロックを生じないＰＬＬを提供する
ことである。 【構成】制御電圧によって発振周波数を制御されるＶＣ
Ｏ ８と、第１の信号と前記ＶＣＯ ８を基にした第２
の信号の位相差に応じた位相誤差信号を出力する位相比
較器２と、前記第２の信号の周波数と所定の周波数又は
前記第１の信号の周波数との差に応じた周波数誤差信号
を出力する周波数比較器３と、前記位相誤差信号と前記
周波数誤差信号とを合成する信号合成回路ＳＭと、ルー
プフィルタ７とを有し、前記周波数誤差信号が出力され
ると、前記位相誤差信号が前記ＶＣＯ ８に供給されな
いようにして、前記ＶＣＯの周波数が常に略所定値にな
るようにした位相同期回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスクドライブ等
に使用される位相同期回路（以下ＰＬＬと記す。）に関
する。

【０００２】

【従来の技術】光ディスク媒体上には、各種制御用信号
がピットと呼ばれる凹凸によって記録再生トラックに予
め形成されている。図４は、光ディスク媒体の記録再生
トラックのフォーマットの一例を示す図である。該ディ
スクに於けるトラックは、光ディスク媒体に周回パター
ン状に設けられていて、例えば、１トラック当たりのセ
クタ数が２１、１セクタ当たりのブロック数が６７とな
っている。

【０００３】各セクタの最初の１ブロックはＩＤ０と呼
ばれるブロックで、ブロック番号は０である。このブロ
ックは、予め管理情報が記録された管理領域である。次
のブロック番号１のブロック（ＩＤ１）も、管理情報用
のブロックである。またブロック番号２からブロック番
号６６までは、ユーザの使用領域となっているがその頭
部にサーボ用データが予め記録されている。

【０００４】図４に示すように、各セクタの最初の１ブ
ロック（ブロック番号０）はサーボ信号が記録されたサ
ーボ領域と、トラック及びセクタ管理用のＩＤ領域とか
らなっている。前記サーボ領域は、グレイコードＧＣと
呼ばれるトラック管理用のピットやウォブルピットＷＰ
と呼ばれるトラック誤差検出用ピットやクロックピット
ＣＬと呼ばれる基準信号生成のためのピットなどが形成
されている。前記ＩＤ領域は、セクタマークと呼ばれる
セクタ管理用のセクタマーク領域と、その他の領域とか
らなっている。ブロック番号０以外の各ブロックの頭部
にも前記サーボ領域がそれぞれ設けられている。

【０００５】ブロック番号０の前記サーボ領域から前記
セクタマーク領域にかけて、ユニークディスタンスと呼
ばれる長い無信号部があり、前記クロックピットＣＬ
は、このユニークディスタンスの手前に形成されている
２つのウォブルピットＷＰの間に形成されている。前記
クロックピットＣＬは、クロックピット信号と言われる
信号を得るための基準ピットである。即ちこのクロック
ピットから得られたクロックピット信号に同期した基準
信号を、位相同期回路によって得て、この得られた基準
信号によって前記ディスク面での信号の記録再生が行わ
れるのである。

【０００６】図４に示したフォトダイオード出力は、前
記光ディスク媒体に形成されたサーボ領域とセクタマー
ク領域の情報を光ピックアップによって読取った時のも
ので、前記サーボ領域とセクタマーク領域のピット配置
が前記フォトダイオードの出力で示されている。あるピ
ットから一定の無信号期間が続いた後に、ピットが検出
された時に、この無信号期間がユニークディスタンスで
あると判断され、ここでユニークディスタンスが検出さ
れる。前記の一定の無信号期間とは、例えば隣接ピット
間の期間をＰとしたときに、１４Ｐ相当の期間である。

【０００７】ユニークディスタンスが検出された後、所
定期間後に抜き出しゲートパルスによって、ブロック番
号１のサーボ領域に設けられているクロックピットＣＬ
が検出される。ブロック番号１のクロックピットＣＬが
検出された後、所定の期間後にブロック番号２のサーボ
領域に設けられているクロックピットＣＬが検出され
る。以後、同様にして各ブロックに設けられているクロ
ックピットＣＬが検出され、ディスクシステムの重要な
基準点として利用される。

【０００８】図示してないが、ディスクシステムに於い
ては、半導体レーザから出たレーザ光は、ビームスプリ
ッタ、対物レンズを通過して前記ディスク媒体の記録面
で反射し、対物レンズ、ビームスプリッタ、集光レンズ
を介してフォトダイオードに入射する。前記クロックピ
ットＣＬは、クロックピット検出回路（図示せず）によ
って前記フォトダイオードの出力から検出されてクロッ
クピット信号となる。このクロックピット信号は、ＰＬ
Ｌの比較クロック信号ＲＥＦとして利用される。

【０００９】図３は、従来のＰＬＬ回路の一例を示すブ
ロック図である。図３に於いて、ＰＬＬには、前記クロ
ックピット検出回路の出力信号ＲＥＦと前記マスターク
ロックＭＣが印加され、この比較クロック信号ＲＥＦに
同期した基準信号出力Ｖ８が得られるように構成されて
いる。前記ＰＬＬの出力Ｖ８は、ディスクシステムのフ
ォーカス誤差やトラック誤差を検出する際のサンプリン
グ用タイミングクロックとして使用される他、データの
読み書き用タイミングクロックとしても使用され、さら
にディスク面のアクセスコードやアドレスの読み出し用
タイミングクロックとしても使用される。

【００１０】図５は、図３に示した位相比較器の回路図
である。図６は、従来のＰＬＬに於ける疑似ロック状態
を示すタイムチャートである。以下、信号の表示、説明
に於いては、信号が高レベルにある時はＨ、低レベルに
ある時はＬで表されている。図３に於いて、位相比較器
２には、前記比較クロック信号ＲＥＦと電圧制御型発信
器８（以下、ＶＣＯと記す。）の出力Ｖ８を分周器９で
分周して得られる信号ＳＤとが印加されており、前記信
号ＲＥＦとＳＤの位相が比較される。

【００１１】前記位相比較器２の一方の出力ＴＵは、前
記信号ＳＤの位相が前記信号ＲＥＦの位相より遅れてい
る場合に出力され、前記比較クロック信号ＲＥＦの立ち
下がりでＨ、前記分周器出力ＳＤの立ち上がりでＬにな
る。また前記位相比較器１の他方の出力ＴＬは、前記信
号ＳＤの位相が前記比較クロック信号ＲＥＦの位相より
進んでいる場合に出力され、前記分周器出力ＳＤの立ち
上がりでＨ、前記比較クロック信号ＲＥＦの立ち下がり
でＬになる。

【００１２】周波数比較器３では、前記分周器出力ＳＤ
の周波数ＦＤが前記マスタークロックＭＣによってカウ
ントされ、前記周波数ＦＤが所定の周波数ＦＤ０より低
い場合には、その周波数差に応じたパルス幅を有する信
号ＦＵが出力され、前記周波数ＦＤが所定の周波数ＦＤ
０より高い場合には、その周波数差に応じたパルス幅を
有する信号ＦＬが出力される。前記の通り、位相比較器
２では、前記分周器出力ＳＤの立上がりと比較クロック
信号ＲＥＦの立下がりが位相比較エッジとなっている。

【００１３】ＮＯＲゲート１２には、前記信号ＴＵとＦ
Ｕとが入力され、信号ＴＵ３が出力される。ＯＲゲート
１３には、前記信号ＴＬとＦＬとが入力され、信号ＴＬ
３が出力される。前記信号ＴＵ３、ＴＬ３は略抵抗値の
等しい抵抗１４、１５で加算され電圧Ｖ１６が得られ
る。インバータとローパスフィルタ等からなるループフ
ィルタ７では、前記信号Ｖ１６が印加され電圧７Ｓが出
力される。前記ＶＣＯ ８は、前記電圧７Ｓによって発
振周波数が制御され、前記電圧７Ｓが高くなると前記Ｖ
ＣＯ ８の発振周波数は高くなり、前記電圧７Ｓが低く
なると前記ＶＣＯ ８の発振周波数は低くなるように構
成されている。前記ＶＣＯ８の出力信号Ｖ８は、前記分
周器９に印加され分周される。

【００１４】図６は、従来のＰＬＬに於ける疑似ロック
状態を示すタイムチャートである。即ちＰＬＬが誤動作
している場合の一例を示しており、横軸は時間軸であ
る。この例は前記比較クロック信号ＲＥＦと分周パルス
ＳＤの周波数が不一致の状態で、いわゆる疑似ロック状
態になっている場合のタイムチャートである。図６の場
合、分周パルスＳＤの周波数が前記比較クロック信号Ｒ
ＥＦの周波数の１．５倍となっている。

【００１５】図６に於いて、周波数比較器３では前記分
周パルスＳＤの立上がりから次の立上がりまでの期間
に、前記マスタクロックＭＣによって周波数がカウント
され、信号ＳＤの周波数ＦＤと基準値ＦＤ０の差に応じ
て、信号ＦＬやＦＵが前記分周パルスＳＤの次の立ち下
がり時から出力される。この周波数誤差信号は出力時に
Ｈレベルとなり、そのパルス幅は周波数差に応じたもの
となっている。

【００１６】図６に示した例では、前記分周パルスＳＤ
の周波数ＦＤが所定値ＦＤ０より大きいので、信号ＦＬ
が出力され、信号ＦＵは出力されない。前記信号ＴＵと
ＦＵは前記信号合成回路ＳＭのＮＯＲゲート１２に印加
され信号ＴＵ３が出力される。前記信号ＴＬとＦＬは前
記信号合成回路ＳＭのＯＲゲート１３に印加され信号Ｔ
Ｌ３が出力される。前記のようにして得られた信号ＴＬ
３と信号ＴＵ３は、抵抗値が互いに略等しい抵抗１４、
１５で加算されるが、それぞれの平均レベルが等しくな
っているので、インバータを含むループフィルタ７で平
滑された信号７Ｓの電圧レベルはＨとＬレベルの中点と
なっており、前記位相比較器２や周波数比較器３からの
出力が無い場合の電圧レベルと同じである。

【００１７】上記したように、図３に示したような従来
のＰＬＬに於いては、前記ＶＣＯ８の発振周波数が所定
の周波数からずれているにも拘らず、その状態で動作点
が安定してしまい、いわゆる疑似ロックの状態になるこ
とがあった。前記ＶＣＯ ８の出力Ｖ８が、前記比較ク
ロック信号ＲＥＦと位相、周波数が一致していない状態
では、ディスクシステムの基準信号が生成できず、ディ
スクシステムが正常に動作しないという問題があった。

【００１８】

【発明が解決しようとする課題】従来のＰＬＬでは、Ｖ
ＣＯの出力信号の周波数が、所定値から大きくずれてい
るにも拘らず、あたかも比較クロック信号ＲＥＦと位
相、周波数とも一致しているかの如くＶＣＯの動作状態
が安定してしまい、いわゆる疑似ロックの状態になるこ
とがあって、ディスクシステムの基準信号が生成でき
ず、ディスクシステムの作動が不可能となると言う問題
があった。本発明は上記の問題を解決すべく成されたも
ので、疑似ロックを生じないＰＬＬを提供することを目
的とするものである。

【００１９】

【課題を解決するための手段】制御電圧によって発振周
波数を制御されるＶＣＯと、第１の信号と前記ＶＣＯの
出力に応じた第２の信号の位相を比較しその位相差に応
じた位相誤差信号を出力する位相比較器と、前記第２の
信号の周波数と所定の周波数又は前記第１の信号の周波
数とを比較しその周波数差に応じた周波数誤差信号を出
力する周波数比較器と、前記位相誤差信号と前記周波数
誤差信号とを合成する信号合成回路と、前記信号合成回
路と前記ＶＣＯの間に設けられたループフィルタとを有
し、前記周波数誤差信号が出力されることにより、前記
位相誤差信号を前記ＶＣＯに供給しないようした位相同
期回路である。

【００２０】

【作用】比較クロック信号ＲＥＦと分周器の出力ＳＤの
位相が位相比較器２によって比較され、その位相誤差信
号と周波数誤差信号とが信号合成回路ＳＭとループフィ
ルタを介してＶＣＯに供給され、ＶＣＯの発振周波数が
変化する。分周器の出力ＳＤの周波数が所定の周波数か
ら所定値以上ずれている場合には、前記周波数誤差信号
ＦＬ又はＦＵが出力される。前記周波数誤差信号が出力
されると、ゲート信号生成回路ＧＳの出力信号ｂがＬと
なり、この信号ｂによってスイッチ回路ＬＰが制御され
て、前記位相誤差信号ＴＵ、ＴＬが信号合成回路ＳＭに
供給されなくなり、周波数制御ループだけで動作し、Ｖ
ＣＯの発振周波数は、所定値に近づいていく。

【００２１】ＶＣＯの発振周波数が略所定値になると、
前記周波数誤差信号が出力されなくなり、前記ゲート信
号生成回路の出力ｂがＨとなって、前記スイッチ回路Ｌ
Ｐが制御され、前記位相誤差信号が前記信号合成回路Ｓ
Ｍに供給され、位相制御ループが形成され、位相比較器
２の２入力信号の位相が次第に近づいていく。前記の如
く、ＶＣＯの周波数が略所定の値のときだけ位相制御ル
ープが動作するように構成されているので、前記位相誤
差信号の影響によりＶＣＯが疑似ロック状態で動作する
のを防止することができる。

【００２２】

【実施例】本発明を図１、図２を用いて説明する。図１
は、本発明のＰＬＬの一実施例のブロック図である。図
２は、図１に於ける要部の信号波形を示すタイムチャー
トである。図１に於いて、図３に示した従来のＰＬＬと
略同一の機能を有する要件には、同一符号を付し、説明
を省略する。図１に示す本ＰＬＬには、前記クロックピ
ット検出回路の出力ＲＥＦと前記マスタークロックＭＣ
が印加され、この比較信号ＲＥＦに同期した基準信号出
力Ｖ８が得られるように構成されている。

【００２３】位相比較器２には、さらにＶＣＯ ８の出
力Ｖ８を分周器９で分周して得られる信号ＳＤとが印加
されており、前記信号ＲＥＦとＳＤの位相が比較され位
相誤差信号ＴＵやＴＬが出力される。前記の通り、位相
比較器２では、前記分周器出力ＳＤの立上がりと比較ク
ロック信号ＲＥＦの立下がりが位相比較エッジとなって
いる。周波数比較器３では、前記分周器出力ＳＤの周波
数ＦＤが前記マスタークロックＭＣにてカウントされ、
前記周波数ＦＤが所定の周波数ＦＤ０より所定値以上ず
れている場合に、その差に応じた周波数誤差信号ＦＵや
ＦＬが出力される。

【００２４】スイッチ回路ＬＰは、ＡＮＤ回路１０、１
１で構成され、ＡＮＤ回路１０には、前記信号ＴＵと後
述するゲート信号生成回路ＧＳの出力信号ｂが印加され
信号ＴＵ２が出力される。またＡＮＤ回路１１には、前
記信号ＴＬと前記信号ｂが印加され信号ＴＬ２が出力さ
れる。信号合成回路ＳＭは、ＮＯＲゲート１２、ＯＲゲ
ート１３、略抵抗値の等しい抵抗１４、１５とで構成さ
れている。

【００２５】前記ＮＯＲゲート１２には、前記信号ＴＵ
２とＦＵとが入力され、信号ＴＵ３が出力される。前記
ＯＲゲート１３には、前記信号ＴＬ２とＦＬとが入力さ
れ、信号ＴＬ３が出力される。これらの信号ＴＵ３、Ｔ
Ｌ３は前記抵抗１４、１５で加算され電圧Ｖ１６が得ら
れる。この電圧Ｖ１６は、前記ループフィルタ７を介し
て前記ＶＣＯ ８に印加されている。このＶＣＯの出力
Ｖ８は、前記分周器９に印加され分周される。

【００２６】図１に於いて、ゲート信号生成回路ＧＳ
は、前記周波数誤差信号ＦＵ，又はＦＬが出力された場
合にＬレベルとなり前記周波数誤差信号が出力されない
場合にＨレベルとなる信号ｂを出力することが主目的の
回路であり、Ｄ型フリップフロップ５、ＯＲゲート４、
カウンタ６で構成されている。その出力ｂはＡＮＤゲー
ト回路１０、１１で構成されるスイッチ回路１０に入力
され、この信号ｂがＬレベルのときは、前記信号ＴＵ２
やＴＬ２は前記位相誤差信号に無関係にＬレベルとさ
れ、前記位相誤差信号は前記信号合成回路ＳＭに供給さ
れない。

【００２７】説明の便宜上、前記分周器９の出力ＳＤの
周波数をＦＤ、この周波数の規定値をＦＤ０、周期をＴ
Ｄ、周期の規定値をＴＤ０、前記信号Ｖ８の周波数ＦＶ
の規定値をＦＶ０で表しているが、これらの値の一例を
上げると、前記ＦＶ０が 10.215 MMHZ 、分周器９の分
周比が1/121 、前記ＦＤ０が84.42 KHZ 、前記マスター
クロックＭＣが10.215 MHZ である。本光ディスク装置
の定常動作時に於いては、略前記の規定値で動作してい
る。

【００２８】図２に於いて、左側（Ａ部）は比較クロッ
ク信号ＲＥＦの周波数が分周パルスＳＤの周波数より高
い場合の各部波形例を示し、中央（Ｂ部）は比較クロッ
ク信号ＲＥＦの周波数が分周パルスＳＤの周波数より低
い場合の各部波形例を示し、右側（Ｃ部）は比較クロッ
ク信号ＲＥＦの周波数と分周パルスＳＤの周波数と略一
致している場合の各部波形例を示している。

【００２９】図２に示した例に於いて、Ａ部では、前記
比較クロック信号ＲＥＦの周波数が前記分周パルスＳＤ
の周波数より高く、前記信号ＳＤの立上がりから前記信
号ＲＥＦの立ち下がりまでの期間に前記位相誤差信号Ｔ
Ｌが出力され、前記周波数誤差信号ＦＵが、前記信号Ｓ
Ｄの立ち下がり時から周波数比較器３の特性で決まるパ
ルス幅で出力されている。このとき信号ＦＵはＬレベル
のままであるから前記ＯＲゲートの出力信号ａは前記信
号ＦＵと同じである。

【００３０】前記信号ａは、Ｄ型フリップフロップ５の
クロック端子に印加されていて、前記信号ａの立ち上が
りと同時に前記Ｄ型フリップフロップ５の出力信号ｂは
Ｌレベルとなる。前記したように信号ｂがＬになると、
前記スイッチ回路ＬＰのＡＮＤゲート１０、１１のそれ
ぞれの出力信号ＴＵ２、ＴＬ２ともＬレベルとなって、
前記位相比較器２から得られる前記位相誤差信号は信号
合成回路ＳＭに供給されない。従って、信号合成回路Ｓ
ＭのＮＯＲゲート１２とＯＲゲート１３の出力信号ＴＵ
３、ＴＬ３は、前記周波数誤差信号だけで制御される。

【００３１】前記カウンタ６には、デューティサイクル
が略５０％の前記分周パルスＳＤと前記信号Ｖ８が印加
されており、前記パルスＳＤの立上がり時から信号Ｖ８
が所定値カウントされるとカウンタ６からリセットパル
ス６Ｃが出力され、前記Ｄ型フリップフロップ５のクリ
ア端子に入力され、このリセット信号の立ち下がりで、
前記信号ｂはＨレベルとなる。前記リセットパルス６Ｃ
は、前記分周パルスＳＤの立ち下がりより少し前で出力
されるようにカウンタ６が設定されている。前記信号ｂ
がＨになった後、前記信号ａがＨになると前記信号ｂは
再びＬとなり、次のリセット信号がくるまでその状態を
維持する。

【００３２】尚、前記したように、位相比較器２からの
位相誤差信号が前記ループフィルタ７に印加されている
状態で、周波数比較器３から周波数誤差信号が出力され
ると、前記位相誤差信号は前記ループフィルタ７には供
給されなくなるが、ループフィルタ７にはローパスフィ
ルタが存在するため、この直前の位相誤差信号の影響が
残り位相補正動作は直ちには無くならずある程度続けら
れる。またこの時前記ＶＣＯの発振周波数は所定値に近
付くように制御されるので、前記位相誤差信号が供給さ
れなくなったために前記ＰＬＬが疑似ロックすることは
ない。

【００３３】また図２に示した例に於いて、Ｂ部のよう
に前記比較クロック信号ＲＥＦの周波数が前記分周パル
スＳＤの周波数より低い場合には、前記信号ＲＥＦの立
ち下がりから前記信号ＳＤの立上がりまでの期間に前記
位相誤差信号ＴＵが出力され、前記周波数誤差信号ＦＬ
が、前記信号ＳＤの立ち下がり時から周波数比較器３の
特性で決まるパルス幅で出力されている。このとき前記
ＯＲゲートの出力信号ａは前記信号ＦＬと同じである。

【００３４】前記信号ａの立ち上がりと同時に前記Ｄ型
フリップフロップ５の出力信号ｂはＬレベルとなり、前
記スイッチ回路ＬＰの出力信号ＴＵ２、ＴＬ２ともＬレ
ベルとなって、前記位相比較器２から得られる前記位相
誤差信号は信号合成回路ＳＭに供給されない。従って、
前記信号合成回路ＳＭの出力信号ＴＵ３、ＴＬ３は、前
記周波数誤差信号に応じたものとなる。その後カウンタ
６によって生成されるリセット信号６Ｃによって前記信
号ｂがＨレベルになっても、その後再度前記周波数誤差
信号が出力されると前記信号ｂは再度Ｌとなり、次のリ
セット信号がくるまでその状態を維持する。

【００３５】図２に示した例に於いて、Ｃ部のように、
前記比較クロック信号ＲＥＦの周波数が前記分周パルス
ＳＤの周波数と略等しい場合には、前記信号ＳＤと前記
信号ＲＥＦの位相差に応じた位相誤差信号が前記位相比
較器２から出力されるが、前記周波数誤差信号は出力さ
れない。前記周波数比較器３には不感帯があり、前記信
号ＳＤの周波数と前記信号ＲＥＦの周波数の差が所定値
以上にならないと、前記周波数誤差信号が出力されな
い。周波数誤差信号が出力されないと、前記ＯＲゲート
の出力信号ａはＬレベルのままであり、前記信号ｂはＨ
レベルであって、前記位相比較器２からの位相誤差信号
は前記信号合成回路ＳＭに印加される。

【００３６】前記カウンタ６によって生成されたリセッ
ト信号６Ｃが、前記分周信号ＳＤの少し手前で前記Ｄ型
フリップフロップ５に印加されるが、これには関係なく
前記信号ｂはＨレベルのままである。同図の場合、信号
ＲＥＦに対して信号ＳＤの位相が遅れているため、位相
誤差信号ＴＵが出力され、前記スイッチ回路ＬＰを介し
て信号ＴＵ２が出力され、さらに信号合成回路ＳＭを介
して信号ＴＵ３が出力され、インバータを含むループフ
ィルタ７で平滑されて前記ＶＣＯ ８に印加され、この
ＶＣＯの発振周波数を高め位相遅れを補正するように作
用する。

【００３７】尚、図１に示したスイッチ回路ＬＰは、前
記位相比較器２の出力を信号合成回路ＳＭに供給するか
否かの切り替えを行うものであるから、前記スイッチ回
路ＬＰを前記位相比較器２に内蔵し、この内蔵されたス
イッチ回路を外部から制御しても良い。また前記比較ク
ロック信号ＲＥＦが安定した信号の場合には、前記マス
タクロックＭＣの代わりに前記比較クロック信号ＲＥＦ
を利用し、この信号ＲＥＦの周波数と前記信号ＳＤの周
波数の比較結果により、前記スイッチ回路ＬＰを制御す
るようにしても良い。

【００３８】

【発明の効果】本発明のＰＬＬによれば、所定の発振周
波数から大きくずれた周波数で発振するいわゆる疑似ロ
ックを生じず、ＰＬＬを使用したシステムの安定な基準
信号を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明のＰＬＬの一実施例のブロック図であ
る。

【図２】図１に於ける要部の信号波形を示すタイムチャ
ートである。

【図３】従来のＰＬＬ回路の一例を示すブロック図であ
る。

【図４】光ディスク媒体の記録再生トラックのフォーマ
ットの一例を示す図である。

【図５】図３に示した位相比較器の回路図である。

【図６】従来のＰＬＬに於ける疑似ロック状態を示すタ
イムチャートである。

【符号の説明】

２ 位相比較器 ３ 周波数比較器 ５ Ｄ型フリップフロップ ６ カウンタ回路 ７ ループフィルタ ８ ＶＣＯ ９ 分周器 ＦＵ、ＦＬ 周波数誤差信号 ＬＰ スイッチ回路 ＭＣ マスタークロック ＳＤ 分周器出力信号 ＳＭ 信号合成回路 ＴＵ、ＴＬ 位相誤差信号 ＲＥＦ 比較クロック信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】制御電圧によって発振周波数を制御される
   ＶＣＯと、第１の信号と前記ＶＣＯの出力に応じた第２
   の信号の位相を比較しその位相差に応じた位相誤差信号
   を出力する位相比較器と、前記第２の信号の周波数と所
   定の周波数又は前記第１の信号の周波数とを比較しその
   周波数差に応じた周波数誤差信号を出力する周波数比較
   器と、前記位相誤差信号と前記周波数誤差信号とを合成
   する信号合成回路と、前記信号合成回路と前記ＶＣＯの
   間に設けられたループフィルタとを有し、前記周波数誤
   差信号が出力されることにより、前記位相誤差信号を前
   記ＶＣＯに供給しないようしたことを特徴とする位相同
   期回路。