KR100414628B1

KR100414628B1 - Ｐｌｌ 회로

Info

Publication number: KR100414628B1
Application number: KR10-2002-0006185A
Authority: KR
Inventors: 기요세마사시
Original assignee: 산요덴키가부시키가이샤
Priority date: 2001-02-05
Filing date: 2002-02-04
Publication date: 2004-01-07
Also published as: US7065025B2; US20020105882A1; JP2002230915A; TW550560B; KR20020065367A

Abstract

상호 다른 주파수를 갖는 신호가 혼재하는 상황 하에서, 그 펄스 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성할 수 있는 PLL 회로를 제공한다.

시스템 클럭 발생부(100)에서는, 워블 신호 및 LPP 신호에 기초하여 시스템 클럭 CLK을 생성한다. 우선, VCO(132)의 출력 신호가 워블 신호에 동기하도록 PLL에 의한 제어가 행해진다. 그리고, 이 VCO(132)의 제어 신호를 이용하여 VCO(162)의 출력이 워블 신호에 거의 동기한 것으로 제어된다. 또한, VCO(162)의 출력 신호는 VCO(162) 자신의 출력 신호와 LPP 신호와의 차에 따른 신호에 의해서 미세 조정된다.

Description

ＰＬＬ 회로{PHASE LOCKED LOOP CIRCUIT}

본 발명은, 예를 들면 광 디스크의 기입 클럭 재생 등에 이용되는 PLL(Phase Locked Loop) 회로에 관한 것이다.

주지하는 바와 같이, 데이터를 기록하는 기록 매체의 하나로서, 광 디스크가 알려져 있다. 이러한 광 디스크 중에는, 기록 가능한 매체도 존재한다. 그리고, 이 기록 가능한 광 디스크에는, 통상, 안내홈으로서 기능하는 프리 그루브가 나선 형상으로 형성되어 있음과 함께, 이 나선 형상으로 형성된 프리 그루브에 근접하여 랜드 프리 피트(Land Pre-Pit: 이하, LPP라 함)가 형성되어 있다.

이 중, 상기 프리 그루브는, 광 디스크 위를 사행(蛇行)하면서 형성되어 있다. 그리고, 이 사행(워블) 성분에는, 절대 시간이나 디스크의 사양 등의 정보가 포함되어 있다. 이에 따라, 광 디스크로의 데이터의 기록 시에는, 이 절대 시간 정보를 판독함으로써, 광 디스크 위에서의 위치를 파악하면서 데이터의 기록을 행하는 것이 가능해진다.

또한, 상기 LPP는, 광 디스크에 나선 형상으로 형성되어 있는 프리 그루브에 따라 소정의 간격으로 형성되어 있다. 그리고, 이 간격은, 상기 워블 성분으로부터 얻어지는 신호(워블 신호)의 약 16 펄스에 1 펄스의 비율의 신호가 얻어지는 간격으로 설정되어 있다. 이 LPP의 재생에 기초하여 얻어지는 신호가 LPP 신호이다.

한편, 이러한 광 디스크로의 데이터의 기록을 정밀하게 행하기 위해서는, 광 디스크에 데이터를 기록하는 타이밍을, 광 디스크의 회전에 기초하여 행하는 것이 바람직하다. 예를 들면 광 디스크 위에 사전에 기록되어 있는 신호의 재생에 기초하여 얻은 클럭에 의해서 데이터의 기록 동작을 행함으로써, 광 디스크 위에 기록되는 1 비트의 데이터가 이 광 디스크 내에서 차지하는 양을 일정하게 할 수 있다.

그리고, 이 광 디스크 위에 사전에 기록되어 있는 신호에 동기한 클럭을 생성하기 위해, 종래부터 PLL 회로가 이용되고 있다. 즉, 전압 제어 발진기를 통해 발진 제어되는 클럭과 동기 대상이 되는 펄스 신호를 위상 비교기로 비교하여, 이들 2개의 신호의 주파수차 및 위상차에 따른 전압을 전압 제어 발진기로 피드백함으로써, 이 전압 제어 발진기로부터 발진 출력되는 클럭을 이 펄스 신호에 동기한 것으로 할 수 있다.

그런데, 이러한 PLL 회로를 이용하여 광 디스크의 회전에 동기한 클럭을 생성하기 위해서는, 상기 광 디스크에 사전에 기록되어 있는 신호로서, 그 동기를 취하기 용이하기 때문에, 앞에서 설명한 워블 신호를 이용하는 것이 고려된다.

한편, 광 디스크의 회전에 정확하게 동기한 클럭을 생성하기 위해서는, 이 워블 신호보다도, 상기 LPP 신호에 동기한 클럭을 생성하는 것이 요망되고 있다. 단, 상술한 바와 같이, LPP 신호는 워블 신호와 비교하여 펄스로서의 빈도가 낮고, 이것과 정확하게 동기한 클럭을 PLL 회로를 이용하여 생성하는 것은 곤란하다.

또, 상기 광 디스크의 LPP 신호나 워블 신호에 한하지 않고, 2개의 다른 주파수를 갖는 신호가 혼재하는 상황 하에서, 그 펄스 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성하려고 하는 경우에는, 이러한 실정도 대체로 공통적인 것으로 되어 있다.

본 발명은 상기 실정에 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 상호 다른 주파수를 갖는 신호가 혼재하는 상황 하에, 그 펄스 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성할 수 있는 PLL 회로를 제공하는 것에 있다.

도 1은 본 발명에 따른 PLL 회로의 제1 실시예 및, 그 실시예를 적용한 광 디스크의 데이터 기록 장치의 전체 구성을 나타내는 블록도.

도 2는 워블 신호 및 LPP 신호의 특성을 나타내는 도면.

도 3은 제1 실시예에서의 상승 비교부 및 차지 펌프의 구성을 예시하는 회로도.

도 4는 제1 실시예에서의 워블 신호와 주파수 동기한 클럭을 생성하는 PLL의 제어 양태를 나타내는 타이밍도.

도 5는 제1 실시예에서의 LPP 신호에 위상 동기한 클럭을 생성하는 PLL의 일부의 구성을 예시하는 회로도.

도 6은 제1 실시예에서의 LPP 신호에 위상 동기하는 클럭을 생성하는 PLL의 제어 양태를 나타내는 타이밍도.

도 7은 본 발명에 따른 PLL 회로의 제2 실시예 및, 그 실시예를 적용한 광 디스크의 데이터 기록 장치의 전체 구성을 나타내는 블록도.

도 8은 제2 실시예에서의 VCO의 구성을 나타내는 회로도.

도 9는 제2 실시예에서의 VCO의 출력 특성을 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 광 디스크

10 : 인코더

20 : 레이저 구동부

30 : 광학 헤드

40 : 스핀들 모터

41 : 스핀들 서보

50 : RF 증폭기

51 : 디코더

100 : 시스템 클럭 발생부

120a, 120b, 150, 220a, 220b, 250 : 차지 펌프

132, 162, 232, 270 : VCO

110a, 210a : 상승 비교부

110b, 210b : 하강 비교부

165 : 지령부

272, 273 : 바이어스 회로.

본 발명은, 소정의 주기를 갖는 제1 기준 신호에 주파수 동기한 제1 클럭을 생성하는 제1 루프부와, 상기 제1 기준 신호보다도 주기가 긴 제2 기준 신호에 위상 동기한 제2 클럭을 생성하는 제2 루프부를 갖는 PLL 회로에 있어서, 상기 제1 루프부는, 상기 제1 기준 신호 및 상기 제1 클럭이 입력되는 제1 위상 비교기와, 이 위상 비교기의 비교 결과에 따른 직류 전압을 출력하는 제1 저역 통과 필터와, 이 저역 통과 필터로부터 출력되는 직류 전압을 제어 전압으로 하여 상기 제1 클럭을 생성하는 제1 전압 제어 발진기를 구비하여 구성되며, 상기 제2 루프부는, 상기 제2 기준 신호 및 상기 제2 클럭이 입력되는 제2 위상 비교기와, 이 위상 비교기의 비교 결과에 따른 직류 전압을 출력하는 제2 저역 통과 필터와, 상기 제1 저역 통과 필터로부터 출력되는 직류 전압 및 상기 제2 저역 통과 필터로부터 출력되는 직류 전압을 제어 전압으로 하여 상기 제2 클럭을 생성하는 제2 전압 제어 발진기를 구비하여 구성됨으로써, 빈도가 적은 제2 펄스 신호와 동기를 취하는 것을 가능하게 한다.

〈제1 실시예〉

이하, 본 발명에 따른 PLL 회로를 DVD-R(Digital Versatile Disc Recordable)의 데이터 기록 장치에 구비된 시스템 클럭 발생부에 적용한 제1 실시예에 대하여, 도면을 참조하면서 설명한다.

도 1은, 상기 데이터 기록 장치의 전체 구성을 나타내는 블록도이다.

이 데이터 기록 장치의 기록 매체가 되는 광 디스크(1)는, 데이터를 기입(기록)하는 것이 가능한 광 디스크인 DVD-R 디스크이다. 이 광 디스크(1)에는, 광 디스크(1) 내의 안내홈으로서 기능하는 프리 그루브가 나선 형상으로 형성되어 있음과 함께, 나선 형상으로 형성된 프리 그루브에 근접하여 LPP가 형성되어 있다.

이 중, 상기 프리 그루브는, 광 디스크(1) 위를 사행하면서 형성되어 있다. 이 사행(워블) 성분이 갖는 신호는,「140.6㎑」의 주파수를 갖고, 이 워블 신호에는, 절대 시간이나 디스크의 사양 등의 정보가 포함되어 있다. 이에 따라, 광 디스크(1)에의 데이터의 기록 시에는, 이 절대 시간 정보를 판독함으로써, 광 디스크(1) 위에서의 위치를 파악하면서 데이터의 기록을 행하는 것이 가능해진다.

또한, 상기 LPP는, 광 디스크(1)에 나선 형상으로 형성되어 있는 각 프리 그루브에 따라 소정의 간격으로 형성되어 있다. 이 간격은, 상기 워블 신호의 약 16 펄스에 1 펄스의 비율의 신호가 얻어지는 간격으로 설정되어 있다. 이 LPP의 재생에 기초하여 얻어지는 신호가 LPP 신호이다.

한편, 이 광 디스크(1)를 대상으로 한 상기 데이터 기록 장치는, 외부로부터 입력된 데이터를 소정의 포맷으로 인코드하는 인코더(10), 이 인코더(10)에 의해서 인코드된 데이터에 대응한 레이저를 출력하기 위한 구동 신호를 생성하는 레이저 구동부(20), 이 구동 신호에 기초하여 광 디스크(1)에 레이저를 조사하는 광학 헤드(30)를 구비하고 있다.

여기서, 광학 헤드(30)는, 기록 시의 데이터에 따라 각각 고출력 레이저 및 저출력 레이저를 광 디스크(1)에 형성된 상기 프리 그루브의 중심(기록층)에 선택적으로 조사하는 1개의 레이저원과, 이 프리 그루브의 양단에 저출력의 레이저를 조사하는 재생 전용의 2개의 레이저원을 구비하고 있다. 그리고, 기록 시에는, 이들 3개의 레이저원 중, 출력을 전환할 수 있는 1개의 레이저원에 의해서, 기록을 원하는 데이터에 따라 상기 레이저 구동부(20)에 의해서 생성되는 구동 신호에 기초한 레이저가 조사된다.

또한, 광학 헤드(30)는, 이들 레이저의 광 디스크(1) 상에서의 반사광을 수광하는 수광부를 구비하고 있다. 이들 수광부는, 상기 출력을 전환할 수 있는 레이저원으로부터 프리 그루브의 중심에 조사된 레이저의 반사광을 수광하는 소자와, 상기 2개의 재생 전용의 레이저의 반사광을 수광하는 소자로 이루어진다. 그리고, 2개의 재생 전용의 레이저의 반사광을 수광하는 소자에서는, 프리 그루브의 양단으로부터 반사되는 레이저가 수광되며, 이것에 기초하여 상기 워블 신호나 LPP 신호가 검출된다.

또한, 상기 데이터 기록 장치는, 광 디스크(1)를 회전시키는 스핀들 모터(40)나, 이 스핀들 모터(40)의 선속도를 일정하게 제어하는 스핀들 서보(41)를 구비하고 있다. 이 스핀들 서보(41)에 의해서 스핀들 모터(40)의 선속도를 일정하게 제어하는 것은, 예를 들면, 광 디스크(1) 상에 형성되어 있는 상기 워블 신호에 기초하여 행해진다.

이러한 워블 신호 등, 광 디스크(1) 상에 사전에 기록되어 있는 정보를 판독하기 위해, 상기 데이터 기록 장치는, 광학 헤드(30)에서 수광된 반사광으로부터 2치의 디지털 신호를 생성하는 RF 증폭기(50)나, 이 RF 증폭기(50)에서 생성된 디지털 신호를 디코드하는 디코더(51)를 구비하고 있다. 그리고, 이 디코더(51)에서 디코드된 워블 신호에 기초하여 스핀들 서보(41)에서는, 스핀들 모터(40)를 선속도가 일정하게 제어한다.

또한, 광 디스크(1)의 회전의 미묘한 변화 등에 추종하여 데이터의 기록을 행하기 위해, 상기 데이터 기록 장치에서는, 상기 인코더(10)로부터 레이저 구동부(20)로의 데이터의 출력 동작 등의 타이밍을 취하기 위해 이용하는 시스템 클럭을, 상기 LPP 신호에 동기한 것으로 하고 있다. 상세하게는, LPP 신호의 주파수를 분주비「1/5952」로 분주함으로써, 각 LPP 신호의 펄스 사이에 5952의 펄스를 갖는 시스템 클럭을 생성한다. 이에 따라, 시스템 클럭은,「52.32㎒」의 주파수를 갖는 신호로 된다.

단, 상술한 바와 같이, LPP 신호는 워블 신호의 약 16 펄스에 1 펄스의 비율로 얻어지는 것이기 때문에, 그 빈도가 낮고, 이 LPP 신호에 동기한 시스템 클럭을 생성하는 것은 곤란하게 된다. 또, 데이터 기록 시에서 광 디스크(1)에 형성되어 있는 LPP가 얻어지지 않는 경우가 있다. 이 때문에, 상기 워블 신호의 약 16 펄스에 1 펄스의 비율로 정기적으로 상기 LPP 신호가 얻어지는 것은 아니기 때문에, 이 LPP 신호에 동기한 클럭을 생성하는 것은 한층 더 곤란하게 된다.

그래서, 상기 데이터 기록 장치에서는, 시스템 클럭의 생성을 다음의 2 단계로 행한다. 즉, 시스템 클럭을, 워블 신호와 거의 주파수 동기시킨 후, LPP 신호에 기초하여 이 클럭의 위상 조정을 행한다. 이와 같이, 워블 신호에 기초하여 크게 동기를 취한 후에, LPP 신호에 기초하여 미세 조정을 행함으로써, 시스템 클럭을 광 디스크(1)의 회전을 정확하게 반영한 클럭으로 할 수 있다.

구체적으로는, 상기 데이터 기록 장치는, 워블 신호와 주파수 동기한 클럭을 생성하는 제1 루프 A와, LPP 신호와 위상 동기한 클럭을 생성하는 제2 루프 B와의 2개의 PLL을 구비한다. 그리고, 워블 신호와 주파수 동기한 클럭을 생성하는 제1 루프 A에서 이용되는 전압 제어 발진기(이하, VCO: 132)의 제어 전압은, LPP 신호와 위상 동기한 클럭을 생성하는 제2 루프 B에서 이용되는 VCO(162)의 제어 전압으로서도 이용된다. 상세하게는, 이 제2 루프 B에서 이용되는 VCO의 제어 전압으로서, 자신이 발진 제어하는 클럭과 LPP 신호와의 위상차에 기초한 신호 및, 상기 제1 루프 A에서의 제어 전압과의 합성 신호가 이용된다.

또한, 상기 데이터 기록 장치에서는, 상기 제1 루프 A에서, VCO(132)가 발진 제어하는 클럭과 워블 신호와의 양 펄스의 상승 및 하강이 각각 비교되며, 이들 2개의 비교 결과에 기초하여 이 VCO(132)가 제어된다. 이것은 이하의 이유에 따른다.

도 2에 도시된 바와 같이, 상기 광 디스크(1)로부터 레이저에 의해서 판독된 워블 신호(도 2의 (a))는, 상기 RF 증폭기(50)에 의해서 2치화된다 (도 2의 (b)). 이 2치화 신호는, 그 듀티비가 변화하기 때문에, 상기 제1 루프 A가 생성하는 클럭과 워블 신호와의 위상차 및 주파수차에 기초하여 제어되는 VCO는, 이 듀티비의 변화의 영향을 받을 우려가 있다.

그러나, 2치화된 워블 신호는, 도 2의 (d)에 도시된 바와 같이, 펄스 폭 Wh가 변화함에도 불구하고, 각 펄스의 중심 간의 주기 Tw나 위상은 유지된다. 따라서, 이 펄스 중심의 주기 Tw 및 위상과, VCO(132)가 생성하는 클럭의 펄스 중심의 주기 및 위상에 기초하여 이 VCO(132)를 제어함으로써, 듀티비의 변화의 영향을 회피할 수 있다. 그리고, 워블 신호 및 상기 VCO(132)의 각 펄스 중심의 주기 및 위상을 비교하기 위해, 상기 데이터 기록 장치에서는 양자의 상승 및 하강을 비교한다.

또, 마찬가지로, 상기 광 디스크(1)로부터 레이저에 의해서 판독된 LPP 신호(도 2의 (a))도, 상기 RF 증폭기(50)에 의해서 2치화된다 (도 2의 (c)). 그리고, 이 2치화된 LPP 신호의 위상은, 도 2의 (d)에 도시된 바와 같이, 2치화된 워블 신호의 위상과 반드시 일치하지 않고, 미묘하게 어긋나는 경우가 있다. 따라서, 상기 데이터 기록 장치에서는, 워블 신호에 대략 동기한 클럭을 생성한 후, 이 클럭을 LPP 신호에 위상 동기시키도록 하고 있다.

여기서, 상기 데이터 기록 장치에서의 시스템 클럭 발생부(100)에 대하여 설명한다.

이 시스템 클럭 발생부(100)에서, 상기 워블 신호와 주파수 동기한 클럭을 생성하는 제1 루프 A에서는, 다음과 같은 신호 처리가 이루어진다. 우선, 상승 비교부(110a) 및 하강 비교부(110b)에서, 워블 신호 및 VCO(132)가 발진 제어하는 클럭의 상승 및 하강이 비교된다. 그리고, 이들 비교 결과에 기초한 신호가, 차지 펌프(120a) 및 차지 펌프(120b)에 의해서 소정의 출력으로 변환된다. 이들 출력이 변환된 신호는, 가산기(130)에 의해서 합성되며, 저역 통과 필터(131)에 의해서 평활화된 후, 제어 전압으로서 VCO(132)에 인가된다. 이 제어 전압을 통해 제어되는VCO(132)의 출력 클럭의 주파수는, 분주기(133)에 의해서 분주되고 상기 상승 비교부(110a) 및 하강 비교부(110b)에 입력된다. 이렇게 해서 VCO(132)의 출력 클럭이 워블 신호에 주파수 동기하도록 제어된다. 또, 이 분주기(133)의 분주비는「1/372」이며, 이에 따라, VCO(132)의 출력 신호는「52.32㎒」로 제어된다.

여기서, 상승 비교부(110a) 및 차지 펌프(120a)는, 예를 들면 도 3에 예시되는 바와 같은 회로 구성을 갖는다. 도 3에 도시된 바와 같이, 차지 펌프(120a)는, 워블 신호의 펄스의 상승 타이밍이 VCO 출력 클럭의 펄스의 상승 타이밍보다도 빠른 경우에 고전위의 신호를 출력하고 (차지 동작), VCO 출력 클럭의 펄스의 상승 타이밍이 워블 신호의 펄스의 상승 타이밍보다도 빠른 경우에 저전위의 신호를 출력하는 (방전 동작) 출력부(121)를 구비하고 있다. 그리고, 이 출력부(121)의 출력은 바이어스 회로(122)에 의해서 조정된다.

또, 이러한 차지 펌프(120a)에서, 앞의 도 1에 도시한 저역 통과 필터(131)에 대한 충전 전류 및 방전 전류는 똑같이 설정된다.

한편, 상승 비교부(110a)에서는, 상기 입력되는 워블 신호 및 VCO 출력 클럭의 펄스 중 어느 한쪽이 상승하고 나서 다른 쪽이 상승하기까지의 기간, 차지 펌프(120a)를 통해 소정의 출력 신호를 출력하기 위한 제어를 행한다. 우선, 워블 신호 및 VCO의 출력 클럭(실제로는, 그 주파수가 분주된 클럭)은 각각 다른 플립플롭(F/F)에 입력된다. 그리고, 이들 플립플롭이 입력되는 펄스의 상승에 동기하여「H」레벨 신호를 출력한다. 또한, 2개의 플립플롭에 입력되는 펄스가 양쪽 모두 상승하였을 때, 이들 2개의 플립플롭을 리세트함으로써, 차지 펌프(120a)로부터 상기 신호의 출력을 중단한다.

또, 앞의 도 1에 도시한 하강 비교부(110b) 및 차지 펌프(120b)는, 상기 상승 비교부(110a) 및 차지 펌프(120a)와 각각 동일한 구성을 갖고 있다. 그리고, 도 1에 도시된 바와 같이, 하강 비교부(110b)에는, 상승 비교부(110a)에 입력되는 신호가 인버터를 통해 반전되어 입력됨으로써, 하강이 검출된다.

도 4에, 상승 비교부(110a) 및 하강 비교부(110b)에 입력되는 신호와, 가산기(130)의 출력과의 관계를 나타낸다. 도 4에 도시된 바와 같이, VCO 출력 펄스의 상승 및 하강 (도 4의 (b))과 워블 신호의 펄스의 상승 및 하강이 같은 경우 (도 4의 (a)의 β)에는, 상기 가산기(130)로부터의 출력은 대개「0」으로 된다.

이에 대하여, VCO(132)가 출력하는 펄스의 펄스 폭보다도 워블 신호의 펄스의 펄스 폭이 좁아진 경우 (도 4의 (a)의 α)에는, VCO(132)가 출력하는 펄스의 상승으로부터 워블 신호의 펄스가 상승하기까지의 기간, 상기 가산기(130)로부터 저전위의 신호가 출력된다 (방전 동작이 이루어짐) (도 4의 (c)의 α). 또한, 워블 신호의 펄스의 하강으로부터 VCO(132)가 출력하는 펄스의 하강까지의 기간, 상기 가산기(130)로부터 고전위의 신호가 출력된다 (충전 동작이 이루어짐) (도 4의 (c)의 α).

한편, VCO(132)가 출력하는 펄스의 펄스 폭보다도 워블 신호의 펄스의 펄스 폭이 넓어진 경우 (도 4(a)의 γ)에는, 워블 신호의 펄스의 상승으로부터 VCO가 출력하는 펄스의 상승하기까지의 기간, 상기 가산기(130)로부터 고전위의 신호가 출력된다 (충전 동작이 이루어짐) (도 4의 (c)의 γ). 또한, VCO가 출력하는 펄스의 하강으로부터 워블 신호의 펄스가 하강하기까지의 기간, 상기 가산기(130)로부터 저전위의 신호가 출력된다 (방전 동작이 이루어짐) (도 4의 (c)의 γ).

이와 같이, 펄스 중심이 같은 경우에는, 차지 펌프(120a 및 120b)에서, 충전 전류 및 방전 전류는 똑같이 설정된다. 따라서, 워블 신호의 펄스 및 VCO(132)가 출력하는 펄스의 각 펄스 폭의 차이에 관계없이, 워블 신호 및 VCO 출력 신호의 펄스의 중심이 일치하도록 제어된다.

다음에, LPP 신호와 위상 동기한 클럭을 생성하는 제2 루프 B에서 이루어지는 신호 처리에 대하여 설명한다.

상술한 바와 같이, 이 제2 루프 B에서는, 상기 제1 루프 A의 VCO(132)의 제어 전압에 기초하여 상기 워블 신호에 주파수 동기한 클럭이 생성됨과 함께, LPP 신호에 기초하여 이 클럭이 미세 조정된다. 또한, 본 실시예에서는, LPP 신호가 검출되어야 할 시기를 예측함으로써, 노이즈를 LPP 신호로 오 검출함에 따른 제2 루프 B에서의 피드백 제어가 노이즈에 영향을 받는 것을 회피한다.

도 1에 도시된 바와 같이, 여기서는, 우선, 디코더(51)로부터 시스템 클럭 발생부(100)에 입력되는 LPP 신호와 노이즈를 구별하는 처리가 이루어진다. 우선,지령부(165)에서, 기록 개시 시에 LPP 신호가 처음으로 검출되었을 때가 기억됨과 함께, 예를 들면 시스템 클럭 발생부(100)가 출력하는 시스템 클럭을 카운트하는 등으로 하여, LPP 신호가 검출되고 나서 다음의 LPP 신호가 검출되기까지의 기간을 추정한다. 이렇게 해서, LPP 신호가 검출되어야 할 시기에 동기하여 소정 주기마다 윈도우 펄스가 출력된다. 이 윈도우 펄스의 펄스 폭은, LPP 신호가 검출될 가능성이 있는 시기를 커버하는 시간 폭을 갖고 있다. 한편, LPP 출력부(164)에서는, 이 윈도우 펄스가 입력되어 있는 기간에서, LPP 신호가 검출되었을 때에만 이 LPP 신호가 출력된다. 이에 따라 노이즈를 LPP 신호로 오 검출하는 것을 회피할 수 있게 된다.

이렇게 해서 LPP 출력부(164)로부터 출력된 LPP 신호와, VCO(162)가 출력하는 클럭의 주파수가 분주기(163)에 의해서 분주된 신호가 비교부(140)에 의해서 비교된다. 이 비교 결과에 기초한 신호는, 차지 펌프(150)에 의해서 소정의 출력 레벨로 변환된 후, 저역 통과 필터(160)에 의해서 평활화된다. 또한, 저역 통과 필터(160)가 출력하는 제어 전압 신호와, 상기 VCO(132)의 제어 전압 신호가 가산기(161)에 의해서 합성된다. 그리고, VCO(162)는, 이 가산기(161)로부터 출력되는 합성 신호에 의해서 제어된다.

상기 분주기(163)의 분주비는「1/5952」이며, 이에 따라, VCO(162)가 출력하는 클럭의 주파수가, 상기 VCO(132)의 주파수와 마찬가지로「52.32㎒」로 제어된다. 또한, 이 VCO(162)는, 상기 VCO(132)와 동일한 구조를 갖는다. 이에 따라, VCO(132)의 제어 전압 신호를 직접 이용하여 VCO(162)가 생성하는 클럭을 워블 신호에 주파수 동기한 것으로 제어할 수 있게 된다.

상세하게는, 상기 분주기(163)를 통해 VCO(162)로부터 비교부(140)에 입력되는 펄스의 상승이, 비교부(140)에 입력되는 LPP 신호의 펄스의 중심과 일치하도록 제어된다. 다시 말하면, 이러한 제어를 행하기 위한 LPP 출력부(164)나, 비교부(140), 차지 펌프(150)는, 도 5에 예시되는 것과 같은 구성을 갖는다.

여기서, 앞의 도 1에 도시한 비교부(140)에 입력된 윈도우 펄스나 LPP 신호, 분주기(163)로부터 출력되는 분주 클럭, 차지 펌프(150)의 출력 관계를 도 6에 나타낸다.

즉, 상기 LPP 출력부(164)에 윈도우 펄스가 입력되어 있지 않은 기간(도 6의 (a))에서는, 노이즈가 혼입되었다 (도 6의 (b))고 하여도 이것이 비교부(140)로 출력되는 일은 없다. 이에 대하여, 윈도우 펄스 (도 6의 (a))가 LPP 출력부(164)에 입력되어 있을 때, LPP 신호가 입력되면 (도 6의 (b)), 이 LPP 신호가 상기 비교부(140)로 출력된다. 이에 따라, 상기 차지 펌프(150)에서는, 비교부(140)에 LPP 신호가 입력되고 나서 분주 클럭 (도 6의 (c))의 펄스가 상승하기까지의 기간, 고전위의 신호를 출력한다 (도 6의 (d)). 그리고, LPP 신호의 펄스가 입력되어 있는 기간으로서, 또한 분주 클럭의 펄스가 상승하고 있는 (도 6의 (c)) 기간 동안, 상기 차지 펌프(150)는 저전위의 신호를 출력한다.

이러한 차지 펌프(150)는, 저역 통과 필터(160)에 대한 충전 전류 및 방전 전류가 똑같이 설정되며, 분주 클럭의 상승 엣지가 LPP 신호의 중심에 왔을 때 충전 및 방전 시간이 같아지는 구성을 갖는다. 이렇게 해서, 차지 펌프(150)의 출력 신호에 기초하여, VCO(162)는 분주기(163)의 분주 클럭의 펄스의 상승이 LPP 신호의 펄스의 중심과 일치하도록 제어된다.

상기 양태에서, VCO(132)의 제어 신호와, 가산기(161)의 제어 신호에 기초하여 VCO(162)가 제어됨으로써, VCO(162)의 출력 신호를, LPP 신호를 반영한 신호로 할 수 있게 된다. 즉, 동기를 취하기 용이한 워블 신호에 기초하여 VCO(162)의 출력을 이것에 동기한 것으로 제어한 후, LPP 신호에 기초하여 VCO(162)의 출력의 미세 조정을 행하기 때문에, 단독으로는 동기를 취하는 것이 곤란한 LPP 신호에 기초하여 VCO(162)의 출력을 제어할 수 있게 된다.

이상 설명한 본 실시예에 따르면 이하의 효과가 얻어지게 된다.

(1) 워블 신호에 주파수 동기한 클럭을 출력하는 VCO(132)의 제어 신호와, LPP 신호 및 VCO(162)의 출력 신호와의 위상차에 기초한 신호에 따라 VCO(162)가 제어된다. 이 때문에, 단독으로는 동기를 취하기 어려운 LPP 신호에 기초하여 VCO(162)의 출력을 제어할 수 있게 된다.

(2) LPP 신호가 검출되는 시기를 지령부(165)에서 예측하고, 이 예측되는 시기에만 비교부(140)에서의 처리가 허가되기 때문에, 노이즈를 LPP로 오인하는 것을 회피할 수 있게 된다.

(3) 워블 신호 및 VCO(132)의 출력 신호의 양 펄스의 상승 및 하강을 각각 비교함으로써, 재생되는 워블 신호의 듀티비의 변화의 영향을 배제하여 VCO(132)를 제어할 수 있다.

〈제2 실시예〉

이하, 본 발명에 따른 PLL 회로를 DVD-R의 데이터 기록 장치에 구비된 시스템 클럭 발생부에 적용한 제2 실시예에 대하여, 상기 제1 실시예와의 상위점을 중심으로 도면을 참조하면서 설명한다. 또, 상기 제1 실시예와 동일한 부재에 대해서는 동일한 부호를 부기하였다.

도 7은, 상기 데이터 기록 장치의 전체 구성을 나타내는 블록도이다.

상기 제1 실시예에서는, 제2 루프 B에서 생성되는 LPP 신호에 위상 동기한 클럭 및 LPP 신호의 위상차에 기초한 신호와, 워블 신호와 주파수 동기한 클럭을 생성하는 제1 루프 A에서 이용되는 VCO의 제어 전압 신호가 가산기에 의해서 합성되며, 이 합성 신호에 기초하여 제2 루프 B에서 이용되는 VCO가 제어되었다. 이것에 대하여 본 실시예에서는, 도 7에 도시된 바와 같이, 상기 가산기를 이용하는 대신에, 이 가산기에 입력되는 2개의 신호가 각각 별도로, VCO(270)에 직접 입력되도록 한다. 이 때문에, VCO(270)를, 도 8에 도시된 바와 같이, 2 입력 제어되는 구성으로 한다.

도 8에 도시된 바와 같이, 이 VCO(270)는, 홀수개의 인버터 IV에 의해서 구성되는 링오실레이터(271)를 구비하고 있다. 이들 각 인버터 IV는, 전원 VDD 및 접지 사이에서 급전됨과 함께, 그 급전량이 VCO(270)로 입력되는 2개의 제어 신호에 의해서 제어된다.

상세하게는, 입력 단자 a로부터의 제어 신호에 의해서 p 채널 트랜지스터 T1a 및 n 채널 트랜지스터 T2a가 제어됨으로써, 각 인버터 IV 및 전원 사이와 각 인버터 IV 및 접지 사이와의 전류가 제어된다. 한편, 입력 단자 b로부터의 제어 신호에 의해서 p 채널 트랜지스터 T1b 및 n 채널 트랜지스터 T2b가 제어됨으로써, 각 인버터 IV 및 전원 사이와 각 인버터 IV 및 접지 사이와의 전류가 제어된다. 이 링오실레이터(271)의 출력 신호의 주파수는, 각 인버터 IV를 흐르는 전류량「Ia+Ib」에 비례하기 때문에, 입력 단자 a 및 b로부터 입력되는 제어 신호에 기초하여 링오실레이터(271)의 출력 신호의 주파수를 조정할 수 있다.

이러한 링오실레이터(271)의 출력 신호의 주파수의 조정은, 실제로는, 상기 입력 단자 a 및 b로부터 입력되는 제어 신호가 바이어스 회로(272 및 273)를 통해 소정의 변환을 받음으로써 행해진다. 다시 말하면, 상기 트랜지스터 T1a 및 T2a와, 트랜지스터 T1b 및 T2b의 각 게이트 단자에 인가되는 제어 전압은, 각각 바이어스 회로(272 및 273)에 의해서 생성된다. 이들 바이어스 회로(272 및 273)는 동일한 회로로서, 입력되는 제어 신호를 레벨 변환한 후, 전류 미러 회로를 통해 전압 신호를 출력하는 회로이다.

또한, 상기 링오실레이터(271)는, 이들 입력 단자 a 및 b로부터 입력되는 신호 중, 입력 단자 a로부터 입력되는 신호에 의한 광대역 제어가, 입력 단자 b로부터 입력되는 신호에 의한 협대역 제어가 행해지도록 설정되어 있다. 이것은, 전원 및 링오실레이터(271) 사이나, 링오실레이터(271) 및 접지 사이에서 도통 제어되는 전류량을, 입력 단자 a로부터 입력되는 제어 신호에 의하는 쪽이 입력 단자 b로부터 입력되는 제어 신호에 의하는 것보다도 크게 함으로써 실현할 수 있다. 구체적으로는, 입력 단자 a로부터 입력되는 제어 신호에 의해서 제어되는 트랜지스터 T1a 및 T2a의 트랜지스터 사이즈를, 입력 단자 b로부터 입력되는 제어 신호에 의해서 제어되는 트랜지스터 T1b 및 T2b의 사이즈보다도 크게 설정한다.

여기서, 이 VCO(270)의 출력 특성에 대하여, 도 9를 참조하여 더욱 설명한다. 즉, 도 9의 (a)에 도시된 바와 같이, VCO(270)의 출력 신호의 주파수는, 입력 단자 a에 입력되는 제어 전압 Va를 가변 제어함으로써 크게 변화한다. 이것에 대하여, 도 9의 (b)에 도시된 바와 같이, 이 VCO(270)의 출력 신호의 주파수는, 입력단자 b에 입력되는 제어 전압 Vb를 가변 제어함으로써 미세 조정된다.

따라서, 도 9에 예시되는 바와 같이, 입력 단자 a에 입력되는 제어 전압 Va를 V0으로 설정하여 VCO(270)의 출력을 원하는 주파수대로 대략 제어한 후, 입력 단자 b에 입력되는 제어 전압 Vb를 가변 제어함으로써, 미세 조정을 행할 수 있다.

또, 이러한 특징을 갖는 VCO(270)는, 앞의 도 7에 도시한 바와 같이, 광대역으로 제어를 행하는 신호가 입력되는 입력 단자 a에는 워블 신호에 동기시키기 위한 제어 신호가 입력되고, 또한, 협대역으로 제어를 행하는 신호가 입력되는 입력 단자 b에는 LPP에 동기시키기 위한 제어 신호가 입력된다. 이에 따라, 워블 신호의 주파수대로의 제어를 신속하게 행할 수 있어, LPP 신호에 기초한 미세 조정을 적확하게 행할 수 있다.

그리고, 워블 신호에 주파수 동기한 클럭을 생성하는 제1 루프 A에서 이용되는 VCO(232)로서, 상기 VCO(270)와 동일한 것을 이용한다. 이에 따라, VCO(232)의 출력 신호가 워블 신호에 동기했을 때의 이 VCO(232)의 제어 신호를 직접 이용하여, VCO(270)의 출력을 워블 신호로 동기시키는 것이 가능해진다. 또, VCO(232)의 입력 단자 b는, 일정한 기준 전압으로 항상 급전된 상태로 해 놓는다.

또, 상기 2개의 PLL에서의 피드백 주기를 최적화하기 위해, 상기 데이터 기록 장치에서는, 차지 펌프(220a, 220b, 250)의 게인을 조정한다. 구체적으로는, 각 VCO(232) 및 VCO(270)의 입력 단자 a에 입력되는 신호를 생성하는 차지 펌프(220a 및 220b)를, VCO(270)의 입력 단자 b에 입력되는 신호를 생성하는 차지 펌프(250)보다도 저(低) 게인으로 설정한다. 이것은, 워블 신호의 주파수가 LPP신호의 주파수보다도 높은 것에 기인하여, 워블 신호에 주파수 동기하는 클럭을 생성하는 제1 루프 A의 피드백 주기가 짧아지기 때문이다.

이러한 게인 조정은, 기본적으로는, 앞의 제1 실시예에서 예시한 차지 펌프(110a, 110b)와 마찬가지의 구성을 갖는 차지 펌프(220a, 220b)의 각 트랜지스터 특성이나, 실시예에서 예시한 차지 펌프(150)와 마찬가지의 구성을 갖는 차지 펌프(250)의 각 트랜지스터 특성을 적절하게 설정하는 등으로 행할 수 있다.

이상 설명한 본 실시예에 따르면, 앞의 제1 실시예의 상기 (1) 내지 (3)의 효과에 준한 효과 외에, 이하의 효과를 더욱 얻을 수 있다.

(4) 도 8에 도시한 광대역용 및 협대역용의 2 입력의 신호로 제어되는 VCO(270)를 이용함으로써, LPP 신호를 적확하게 반영시킨 안정된 시스템 클럭을 생성할 수 있다.

(5) 차지 펌프(220a, 220b)의 게인을, 차지 펌프(250)의 게인보다도 저 게인으로 설정하였다. 이에 따라, LPP 신호의 펄스의 빈도가 워블 신호의 펄스의 빈도보다도 낮은 것에 기인하여 피드백 주기가 길어지는 점을 반영하여, 2개의 PLL에 관한 피드백 주기를 최적화할 수 있게 된다.

또, 상기 실시예는 이하와 같이 변경하여 실시하여도 무방하다.

·앞의 도 7에 도시한 차지 펌프(220a, 220b, 250)를 이용한 상기 게인 조정을 행하는 대신에, 앞의 도 8에 도시한 바이어스 회로(272, 273)를 이용하여 게인 조정을 행하여도 된다. 또한, 차지 펌프(220a, 220b, 250), 바이어스 회로(272, 273)의 각 게인을 적절하게 설정함으로써, 각 PLL의 게인의 최적화를 도모하여도무방하다.

·2 입력의 VCO의 구성에 대해서는, 입력 신호를 적절하게 설정함으로써, 앞의 도 8에 도시한 바이어스 회로를 생략할 수도 있다.

·또한, 전원 및 링오실레이터 사이나 링오실레이터 및 접지 사이의 전류 제어를 행하는 수단에 대해서는, 앞의 도 8에 예시한 트랜지스터 T1a, T2a, T1b, T2b로 한정되지 않고, 가변 저항 등, 임의의 수단을 이용하여도 무방하다.

·링오실레이터의 각 인버터로의 급전 양태를 가변 제어하는 대신에, 일부의 인버터로의 급전 양태만을 가변 제어하도록 하여도 무방하다.

·링오실레이터의 구성은, 앞의 도 8에 예시한 바와 같이 홀수개의 인버터로 구성되는 것에 한정되지 않는다. 예를 들면, 급전량에 의해서 그 지연량이 가변 제어되는 지연 회로의 입력측 또는 출력측에 홀수개의 인버터를 구비하는 구성으로 하여도 무방하다.

그 밖에, 상기 각 실시예에 공통적으로 변경하여 실시할 수 있는 요소로서는 이하의 것이 있다.

·상승 비교부(210a) 및 하강 비교부(210b), 차지 펌프(220a, 220b)의 구성으로서는, 앞의 도 1 및 도 3에 예시한 것에 한정되지 않는다.

·워블 신호에 주파수 동기한 클럭을 생성하는 제1 루프 A에서의 워블 신호와 VCO의 출력 신호와의 비교 양태는, 상기 상승 및 하강의 양방을 비교하는 것에 한정되지 않는다. 예를 들면, 상승만을 이용하여, 워블 신호와 거의 동기한 신호를 생성하도록 하여도 된다. 또한 이 PLL에서는, 앞의 도 5에 예시하는 회로에서,워블 신호의 펄스 중심에 분주기(163, 263)의 분주 클럭의 엣지가 오도록 제어를 행하여도 무방하다.

·노이즈를 LPP 신호로 오 검출하는 일이 없다면, 앞의 도 1 및 도 7에 도시한 지령부(165)에서 윈도우 펄스를 생성하는 처리를 생략하여도 무방하다.

·워블 신호에 주파수 동기한 클럭을 생성하는 제1 루프 A에서 이용되는 VCO와, LPP 신호에 위상 동기하는 클럭을 생성하는 제2 루프 B에서 이용되는 VCO와의 구성은 반드시 동일하지 않아도 된다. 단, 이 경우, 제1 루프 A에서 이용되는 VCO의 제어 신호에 의해서, 제2 루프 B에서 이용되는 VCO의 출력 신호가 얼만큼 변화하는지를 고려하여 상기 제어 신호에 소정의 변환을 실시하고 나서, 제2 루프 B에서 이용되는 VCO의 제어에 이용한다.

· 또한, DVD-R에 한정되지 않고, CD-R(Compact Disc-Recordable) 등의 광 디스크, 혹은 MO(Magneto-Optical disk)나, MD(Mini Disc) 등의 광 자기 디스크(본 명세서에는 특별한 언급이 없는 한 이 광 자기 디스크도 포함시켜 광 디스크라고 함) 등의 임의의 광 디스크의 데이터 기록 장치가 구비하는 시스템 클럭에서, 본 발명의 PLL 회로를 적용할 수도 있다.

· 또한, 본 발명에 따른 PLL 회로는, 광 디스크의 데이터 기록 장치에 구비되는 시스템 클럭 발생부로 적용되는 것에도 한정되지 않는다. 요컨대, 상호 다른 주파수를 갖는 신호가 혼재하는 상황 하에서, 그 펄스 빈도가 낮기 때문에 정확한 동기를 취하는 것이 곤란한 신호에 정확하게 위상 동기한 클럭을 생성하는 것이 요구되는 경우에는, 본 발명에 따른 PLL 회로의 적용은 유효하다.

청구항 1에 기재된 발명에 따르면, 2개의 기준 신호가 존재하는 상황 하에서, 주기가 길어 동기를 취하기 어려운 제2 기준 신호에 동기한 클럭을 생성할 수 있게 된다.

청구항 2에 기재된 발명에 따르면, 소정의 직류 전압을, 제2 전압 제어 발진기의 2개의 제어 전압 입력 단자 중 어디쪽에 입력할지에 따라 이 직류 전류에 의한 이 전압 제어 발진기의 제어를 광대역 또는 협대역으로 제어할 수 있게 된다. 이 때문에, 제1 및 제2 기준 신호의 특성 등에 따라 적합한 제어를 행할 수 있게 된다.

청구항 3에 기재된 발명에 따르면, 제1 전압 제어 발진기를 제1 저역 통과 필터로부터 출력되는 직류 전압에 의해서 광대역으로 제어할 수 있게 된다. 또한, 제2 전압 제어 발진기를, 제1 저역 통과 필터로부터 출력되는 직류 전압에 의해서 광대역으로 제어함과 함께, 제2 저역 통과 필터로부터 출력되는 직류 전압에 의해서 협대역으로 제어할 수 있게 된다.

청구항 4에 기재된 발명에 따르면, 워블 신호와 LPP 신호에 동기한 클럭을 생성할 수 있게 된다. 또한, 직류 전압의 인가 양태를 조정하는 등으로, 특히 LPP 신호에 위상 동기한 클럭을 생성할 수도 있다.

청구항 5에 기재된 발명에 의하면, 워블 신호의 듀티비가 변화한 경우라 해도, 이 듀티비의 변화의 영향을 회피하면서 상기 각 PLL 제어를 행할 수도 있다.

청구항 6에 기재된 발명에 따르면, LPP 신호의 중심에 기초하여 제2 전압 제어 발진기를 제어할 수 있게 된다.

Claims

소정의 주기를 갖는 제1 기준 신호에 주파수 동기한 제1 클럭을 생성하는 제1 루프부와, 상기 제1 기준 신호보다도 주기가 긴 제2 기준 신호에 위상 동기한 제2 클럭을 생성하는 제2 루프부를 갖는 PLL 회로에 있어서,

상기 제1 루프부는, 상기 제1 기준 신호 및 상기 제1 클럭이 입력되는 제1 위상 비교기와, 이 위상 비교기의 비교 결과에 따른 직류 전압을 출력하는 제1 저역 통과 필터와, 이 저역 통과 필터로부터 출력되는 직류 전압을 제어 전압으로 하여 상기 제1 클럭을 생성하는 제1 전압 제어 발진기를 포함하여 구성되며,

상기 제2 루프부는, 상기 제2 기준 신호 및 상기 제2 클럭이 입력되는 제2 위상 비교기와, 이 위상 비교기의 비교 결과에 따른 직류 전압을 출력하는 제2 저역 통과 필터와, 상기 제1 저역 통과 필터로부터 출력되는 직류 전압 및 상기 제2 저역 통과 필터로부터 출력되는 직류 전압을 제어 전압으로 하여 상기 제2 클럭을 생성하는 제2 전압 제어 발진기를 포함하여 구성되는 PLL 회로.
제1항에 있어서,

상기 제2 루프부를 구성하는 상기 제2 전압 제어 발진기는, 2개의 제어 전압 입력 단자와, 이들 2개의 제어 전압 입력 단자에 각각 대응하여 상호 다른 제어 전류에 의해서 구동되는 링오실레이터를 포함하여 구성되는 PLL 회로.
제2항에 있어서,

상기 2개의 제어 전압 입력 단자에 각각 대응하는 상기 2개의 전류 제어 게이트는, 제1 제어 전압 입력 단자에 대응하는 제1 전류 제어 게이트가 제2 제어 전압 입력 단자에 대응하는 제2 전류 제어 게이트보다도 그 구동 능력이 크게 설정되며, 상기 제1 루프부를 구성하는 상기 제1 전압 제어 발진기는 상기 제2 전압 제어 발진기와 동일한 구성을 갖고, 그 제1 제어 전압 입력 단자에 상기 제1 저역 통과 필터로부터 출력되는 직류 전압이 입력됨과 함께, 그 제2 제어 전압 입력 단자에 일정한 직류 전압이 입력되고, 상기 제2 루프부를 구성하는 상기 제2 전압 제어 발진기는, 그 제1 제어 전압 입력 단자에 상기 제1 저역 통과 필터로부터 출력되는 직류 전압이 입력됨과 함께, 그 제2 제어 전압 입력 단자에 상기 제2 저역 통과 필터로부터 출력되는 직류 전압이 입력되는 PLL 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제1 기준 신호가 광 디스크의 워블 신호이며, 상기 제2 기준 신호가 상기 광 디스크의 LPP(Land Pre-Pit) 신호인 PLL 회로.
제4항에 있어서,

상기 제1 루프부를 구성하는 상기 제1 위상 비교기가, 상기 제1 기준 신호 및 제1 클럭의 각 펄스의 상승 타이밍의 차에 따른 신호를 출력하는 상승 비교부와,

상기 제1 기준 신호 및 제1 클럭의 각 펄스의 하강 타이밍의 차에 따른 신호를 출력하는 하강 비교부와,

상기 2개의 비교부의 출력 신호의 합성 신호를 출력하는 출력부

를 포함하는 PLL 회로.
제5항에 있어서,

상기 제2 루프부를 구성하는 상기 제2 위상 비교기는, 상기 제2 클럭의 상승 엣지가 상기 제2 기준 신호의 펄스 중심에 위치했을 때 충전 및 방전 시간이 같아지는 차지 펌프를 포함하여 구성되는 PLL 회로.