KR100545979B1 - Ｐｌｌ 회로 및 데이터 기록 제어 장치 - Google Patents

Ｐｌｌ 회로 및 데이터 기록 제어 장치 Download PDF

Info

Publication number
KR100545979B1
KR100545979B1 KR1020030053352A KR20030053352A KR100545979B1 KR 100545979 B1 KR100545979 B1 KR 100545979B1 KR 1020030053352 A KR1020030053352 A KR 1020030053352A KR 20030053352 A KR20030053352 A KR 20030053352A KR 100545979 B1 KR100545979 B1 KR 100545979B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
clock
loop
oscillation clock
Prior art date
Application number
KR1020030053352A
Other languages
English (en)
Other versions
KR20040012586A (ko
Inventor
기요세마사시
시라이시다꾸야
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040012586A publication Critical patent/KR20040012586A/ko
Application granted granted Critical
Publication of KR100545979B1 publication Critical patent/KR100545979B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/24—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by sensing features on the record carrier other than the transducing track ; sensing signals or marks recorded by another method than the main recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/216—Rewritable discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/218—Write-once discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/2407—Tracks or pits; Shape, structure or physical properties thereof
    • G11B7/24073—Tracks
    • G11B7/24082—Meandering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

상호 상이한 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성할 수 있는 클럭 생성 장치를 제공한다. 제1 루프 A에서는, 전압 제어 발진기(110)의 발진 클럭의 분주 클럭을 워블 신호에 주파수 동기시킨다. 제2 루프 B에서는 전압 제어 발진기(110)의 발진 클럭의 분주 클럭을 LPP 신호에 위상 동기시킨다. 제1 루프 A에서의 주파수 동기가 거의 완료될 때까지 제어 전압 입력 단자 b에 전압 발생 회로(184)에서 생성되는 소정의 직류 전압을 인가함으로써 동일한 제2 루프 B를 개방 루프 제어로 한다. 그리고, 주파수 동기가 완료되면 LPP 신호와 분주 클럭과의 위상 차에 대응한 전압을 제어 전압 입력 단자 b로 인가함으로써 동일한 제2 루프 B를 폐쇄 루프 제어로 전환한다.
전압 제어 발진기, 주파수 동기, 분주 클럭, 직류 전압

Description

ＰＬＬ 회로 및 데이터 기록 제어 장치{PLL CIRCUIT AND DATA RECORDING CONTROL APPARATUS}
도 1은 본 발명에 따른 데이터 기록 제어 장치를 DVD-R의 데이터 기록 제어 장치에 적용한 일 실시예의 구성을 도시한 블록도.
도 2는 일 실시예에서의 전압 제어 발진기의 구성을 도시한 회로도.
도 3∼도 6은 일 실시예에서의 전압 제어 발진기의 특성을 도시한 도면.
도 7은 워블 신호 및 LPP 신호의 특성을 도시한 타임차트.
도 8은 일 실시예의 차지 펌프의 구성을 도시한 도면.
도 9는 일 실시예의 상승 비교부 및 차지 펌프 유닛의 구성을 도시한 회로도.
도 10은 일 실시예에서 워블 신호와 주파수 동기한 클럭의 생성 형태를 도시한 타임차트.
도 11은 일 실시예의 위상 비교 회로 및 차지 펌프 유닛의 구성을 도시한 회로도.
도 12는 일 실시예에서의 LPP 신호와 위상 동기한 클럭의 생성 형태를 도시한 타임차트.
도 13은 일 실시예에서의 전압 발생 회로의 구성을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 광 디스크
10 : 광학 헤드
20 : RF 증폭기
30 : 디코더
100 : 클럭 생성 장치
105 : 분주기
110 : 전압 제어 발진기
112, 114 : 전류원
115 : 게인 제어 회로
115a : 레지스터
116 : 제어 전압 발생 회로
118 : 링오실레이터
120a, 120b : 비교부
130a, 130b : 차지 펌프
131a : 게인 전환 회로
132a : 출력부
133a : 바이어스 회로
140 : 가산기
142 : 저역 통과 필터
150 : 위상 비교 회로
160 : 차지 펌프
172 : 명령부
174 : LPP 출력부
176 : 분주기
180, 182 : 모니터 회로
184 : 전압 발생 회로
185 : 전환 회로
186 : 제어 회로
본 발명은, 예를 들면 디스크 매체의 기록 제어 등에 사용하는 클럭을 생성하는 PLL 회로 및 데이터 기록 제어 장치에 관한 것이다.
최근, 기록 매체로서 광 디스크 등 디스크 매체가 보급되어 왔다. 이러한 디스크 매체 중에는 데이터의 기록이 가능한 매체도 존재한다. 예를 들면, DVD-R(Digital Versatile Disc-Recordable) 및 DVD-RW(Digital Versatile Disc-Rewritable)이 그것이다.
이 DVD-R/RW는, 디스크의 평탄면(랜드)에 형성되는 그루브라고 하는 홈에 의해 구성되는 트랙을 구비하고 있다. 이 그루브는 약간 사행(워블)하여 형성되어 있고, 이 사행으로부터, 소정의 주기를 갖는 워블 신호가 추출된다. 이 워블은 상기 DVD의 데이터 포맷의 소정의 데이터 길이의 데이터 기록 영역에 대응하여 형성되어 있다.
또한, 이 디스크 매체에는 워블 외에 랜드 프리피트(LPP)라고 하는 디스크 위치 정보를 포함하는 영역이 트랙 위에 소정의 간격으로 형성되어 있다. 이 LPP의 재생을 통하여 취득되는 LPP 신호는 기본적으로는 상기 워블 신호의 16 펄스에 1∼3 펄스의 비율로 된다. 그리고, 이 LPP 신호로부터, 그 디스크 위치 정보를 취득할 수 있다.
한편, 이러한 디스크 매체를 회전 제어함과 함께, 동일 회전 제어되는 디스크 매체로 레이저를 조사함으로써 이것에 데이터를 기록할 때에는, 이 기록 동작을 디스크 매체의 회전 동작에 대응한 기준 클럭에 기초하여 행하는 것이 바람직하다. 이와 같이, 회전 제어되는 디스크 매체의 회전 동작에 대응한 기준 클럭을 이용함으로써, 예를 들면 디스크 매체 상에 기록되는 1 비트의 데이터의 기록 영역을 일정하게 할 수 있는 등, 데이터의 기록 제어를 적확하게 행할 수 있다.
그리고, 이 회전 제어되는 디스크 매체의 회전 동작에 대응한 기준 클럭은, 상기 워블 신호를 재생시킴과 함께, PLL 회로를 이용하여 이 워블 신호와 동기한 펄스 신호를 생성함으로써 취득할 수 있다. 즉, 전압 제어 발진기를 통하여 발진 제어되는 클럭과 워블 신호를 위상 비교기로 위상 비교하고, 이들 2개의 신호의 주파수 차에 대응한 전압을 전압 제어 발진기에 피드백함으로써, 동일 전압 제어 발진기로부터 발진 출력되는 클럭을 워블 신호에 동기한 것으로 할 수 있다.
그런데, 이러한 PLL 회로를 이용하여 디스크 매체의 회전 동작에 대응한 기준 클럭을 생성할 때에는, 상기 워블 신호보다도, 상기 LPP 신호를 이용하는 것이 바람직한 경우가 있다. 단, 상술한 바와 같이, LPP 신호는 워블 신호와 비교하여 펄스로서의 출현 빈도가 낮은 것 외에, 워블 신호의 1 펄스에 1∼3회라고 하는 상태로 워블 신호의 16 펄스에 대하여 반드시 동일한 횟수만큼 출현하는 것은 아니기 때문에, 이것과 정확하게 동기한 클럭을 생성하는 것은 곤란하다.
또, 상기 LPP 신호나 워블 신호뿐 아니라, 2개의 서로 다른 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성하려는 경우에는 이러한 실정도 대강 공통된 것으로 되어 있다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, 그 목적은 상호 상이한 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성할 수 있는 PLL 회로 및 데이터 기록 제어 장치를 제공하는 것에 있다.
본 발명은, 제어 전압에 대응한 발진 클럭을 출력하는 전압 제어 발진기와, 제1 주기를 갖는 제1 기준 신호에 대응하여 상기 발진 클럭의 주파수를 제어하는 제1 루프와, 상기 제1 기준 신호보다도 주기가 긴 제2 기준 신호에 대응하여 상기 발진 클럭의 위상을 제어하는 제2 루프를 구비하고, 상기 제2 루프는 상기 제1 기 준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함되기까지의 기간에, 상기 전압 제어 발진기에 일정 전압을 제공하고, 상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함된 후에는 상기 제2 기준 신호와 상기 발진 클럭과의 위상 차에 대응한 전압을 상기 전압 제어 발진기에 제공하여 상기 발진 클럭의 위상의 제어를 행함으로써, 상호 상이한 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성하는 것을 가능하게 한다.
이하, 본 발명에 따른 PLL 회로 및 데이터 기록 제어 장치를 DVD-R의 데이터 기록 제어 장치 및 동일 장치 내의 PLL 회로에 적용한 일 실시예에 대하여, 도면을 참조하면서 설명한다.
도 1은 상기 데이터 기록 제어 장치의 구성을 도시한 블록도이다.
상기 데이터 기록 제어 장치의 기록 대상으로 되는 디스크 매체인 광 디스크(1)는, 데이터를 기입하는(기록하는) 것이 가능한 디스크 매체인 DVD-R 디스크이다. 이 광 디스크(1)에는, 동일 디스크 내의 안내 홈으로서 기능하는 프리그루브가 나선 형상으로 형성되어 있음과 함께, 나선 형상으로 형성된 프리그루브에 근접하여 랜드 프리피트(이하, LPP)가 형성되어 있다.
이 중, 상기 프리그루브는, 광 디스크(1) 위를 사행하면서 형성되어 있다. 이 사행(워블) 성분이 있는 신호는 「140.6㎑」의 주파수를 갖는다. 한편, 상기 LPP는 광 디스크(1)에 나선 형상으로 형성되어 있는 프리그루브를 따라 소정의 간격으로 형성되어 있다. 이 간격은, 상기 워블 신호의 약 16펄스에 1 펄스의 비율 의 신호가 얻어지는 간격으로 설정되어 있다. 이 LPP의 재생에 기초하여 얻어지는 신호가 LPP 신호이다.
한편, 상기 데이터 기록 제어 장치는, 광학 헤드(10)나 RF 증폭기(20), 디코더(30), 클럭 생성 장치(100)를 구비하고 있다. 여기서, 광학 헤드(10)는 광 디스크(1)에 레이저를 조사함과 함께, 광 디스크(1)에 조사된 레이저의 반사광을 수광하는 회로이다. 또한, RF 증폭기(20)는 광학 헤드(10)에서 수광된 반사광으로부터 2치의 디지털 신호를 생성하는 회로이다. 또한, 디코더(30)는 RF 증폭기(20)에서 생성된 디지털 신호를 디코드하고, 상기 워블 신호나 LPP 신호를 생성하는 회로이다.
그리고, 본 실시예에 따른 클럭 생성 장치(100)는 이러한 워블 신호나 LPP 신호에 기초하여 해당 데이터 기록 장치에서 이용되는 클럭을 생성하는 회로이다. 자세히 설명하면, LPP 신호의 주파수의 분주비 「1/5952」로 분주된 클럭을, 즉 각 LPP 신호의 펄스 사이에 5952의 펄스를 갖는 클럭을 생성한다. 이에 의해, 클럭은, 「52.32㎒」의 주파수를 갖는 신호로 된다.
상기 클럭 생성 장치(100)에서는, 발진 클럭을 워블 신호와 거의 주파수 동기시키는 처리를 행한 후, LPP 신호에 기초하여 동일 클럭의 위상을 조정하는 처리를 행하는 2 단계의 처리에서, 이러한 LPP 신호에 위상 동기한 클럭의 생성을 행한다. 구체적으로 설명하면, 워블 신호와 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함될 정도로 작아진 후에, LPP 신호에 기초한 발진 클럭의 위상 제어를 행하도록 한다. 이것은, 상술한 바와 같이 LPP 신호의 빈도가 워블 신호의 빈도와 비교하여 낮은 것과 데이터 기록 시에 디스크 매체에 형성되어 있는 LPP가 누락하는 등에 의해, 이 LPP 신호에 동기한 클럭을 생성하는 것이 곤란한 것에 의한다. 이 때문에 본 실시예에서는, 워블 신호에 기초하여 클럭의 개략 조정을 행한 후에, LPP 신호에 기초하여 미세 조정을 행함으로써, LPP 신호에 위상 동기한 클럭을 생성한다.
이러한 제어를 행하는 상기 클럭 생성 장치(100)는, 도시한 바와 같이 그 출력하는 클럭의 분주기(105)에 의한 분주 클럭을 워블 신호와 주파수 동기시키는 제1 루프 A와, 동일하게 출력하는 클럭의 분주 클럭을 LPP 신호에 위상 동기시키는 제2 루프 B와의 2개의 위상 로크 루프를 구비하고 있다. 그리고, 이들 제1 루프 A와 제2 루프 B는 해당 클럭 생성 장치(100)에서 생성되는 상기 클럭을 출력하는 전압 제어 발진기(110)를 공유하고 있다. 이 전압 제어 발진기(110)는, 2개의 제어 전압 입력 단자 a, b를 구비하고 있으며, 이들 각 제어 전압 입력 단자에는 상기 분주 클럭과 워블 신호와의 주파수 차에 대응한 전압과, 동일 분주 클럭과 LPP 신호와의 위상차에 대응한 전압이 각각 인가된다.
여기서, 상기 제1 루프 A와 제2 루프 B에서 공유되는 전압 제어 발진기(110)에 대하여 설명한다.
도 2는, 전압 제어 발진기(110)의 구성을 도시한 회로도이다.
도 2에 도시한 바와 같이, 이 전압 제어 발진기(110)는 제1 전류원(112), 제2 전류원(114), 게인 제어 회로(115), 제어 전압 발생 회로(116) 및 링오실레이터(118)를 구비하고 있다.
여기서, 제1 전류원(112)은, 제어 전압 입력 단자 a로부터 입력되는 제어 전압에 대응한 제어 전류로써 링오실레이터(118)를 구동할 때의 게인 조정을 행하는 부분이다. 자세히 설명하면, 이 제1 전류원(112)은, P 채널 트랜지스터 Tip로 이루어지는 출력측 전류 경로 및 이것에 직렬로 접속된 스위치 SWi를 복수개 구비하고, 이들이 전원 전압 VDD의 전원과 제1 전류원(112)의 출력과의 사이에 상호 병렬 접속되어 있다. 여기서, 스위치 SW는 상기 게인 제어 회로(115)에 의해 전원 및 출력 사이의 도통 및 차단을 제어하는 회로이다. 그리고, 이에 의해 상호 병렬 접속되어 있는 출력측 전류 경로의 사용단 수가 설정된다.
또한, 제1 전류원(112)은 전원 전압 VDD 및 접지 사이에 상호 직렬 접속되어 있는 N 채널 트랜지스터 Tan 및 이것에 직렬로 접속된 P 채널 트랜지스터 Tap로 이루어지는 입력측 전류 경로를 구비하고 있다. 그리고, 제어 전압 입력 단자 a를 통해 상기 N 채널 트랜지스터 Tan의 게이트로 인가되는 제어 전압의 크기에 대응하여, 이것과 직렬로 접속된 P 채널 트랜지스터 Tap를 흐르는 전류량을 결정하고, 게이트의 전압이 결정된다. 그리고, P 채널 트랜지스터 Tap와 전류 미러에 접속된 P 채널 트랜지스터 Tip의 게이트에 P 채널 트랜지스터 Tap의 게이트 전압과 동일한 전압이 인가된다. 또한, 이 P 채널 트랜지스터 Tip과 병렬 접속된 P 채널 트랜지스터 Tip의 게이트에도 동일한 전압이 인가되며, 소스 및 드레인 사이를 흐르는 전류량이 결정된다. 따라서, 제어 전압 입력 단자 a로 인가되는 제어 전압의 크기에 대응하여, 제1 전류원(112)으로부터 출력되는 전류량이 제어된다.
또한, 제2 전류원(114)도, 상기 제1 전류원(112)과 마찬가지의 구성을 갖는 회로이다. 단, 이 제2 전류원(114)은 제어 전압 입력 단자 b로부터 입력되는 제어 전압에 대응한 제어 전류로써 링오실레이터(118)를 구동할 때의 게인 조정을 행하는 부분이다. 이 때문에, 제어 전압 입력 단자 b로 인가되는 제어 전압의 크기에 대응하여, 그 출력하는 전류량이 제어된다.
게인 제어 회로(115)는 레지스터(115a)에 저장되는 모드 데이터에 대응하여 제1 전류원(112)이나 제2 전류원(114)을 전환 제어하는 회로이다. 즉, 게인 제어 회로(115)는 제1 전류원(112)의 스위치 SWi 및 제2 전류원(114)의 스위치 SWk를 선택적으로 개폐함으로써, 각 제어 전압 입력 단자 a, b로의 인가 전압의 변화에 대한 제1 및 제2 전류원(112, 114)의 출력 전류의 변화 정도를 변경한다.
제어 전압 발생 회로(116)는 각 전류원(112 및 114)으로부터 출력되는 전류 신호를 전압 신호로 변환하는 회로이다. 이 제어 전압 발생 회로(116)는 N 채널 트랜지스터 T1n, T2n 및 P 채널 트랜지스터 T3p 및 T4p로 이루어지는 2단의 전류 미러 회로로 구성되어 있다. 그리고, P 채널 트랜지스터 T4p 및 2단째의 전류 미러 회로에 직렬 접속되는 N 채널 트랜지스터 T5n의 게이트 바이어스 전압을 링오실레이터(118)로 출력한다.
링오실레이터(118)는 전원 전압 VDD와 접지와의 사이에서 급전 가능하게 접속된 인버터 IV가 홀수단 직렬로 접속되어 구성된 회로이다. 그리고, 이들 각 인버터 IV로 공급되는 전류량이, 상기 제어 전압 입력 단자 a 및 제어 전압 입력 단자 b로 인가되는 제어 전압에 대응하여 제어된다. 자세히 설명하면, 상기 전원 전압 VDD와 각 인버터 IV와의 사이에는 P 채널 트랜지스터 Tjp가 각각 접속되어 있 고, 또한 각 인버터 IV와 접지점과의 사이에는 N 채널 트랜지스터 Tjn이 각각 접속되어 있다. 그리고, 상기 제1 전류원(112) 및 제2 전류원(114)의 출력 전류에 대응한 전압이 제어 전압 발생 회로(116)를 통해 이들 인버터 IV로 유입되는 전류량을 제어하는 트랜지스터 Tjp, Tjn으로 인가된다.
여기서, 전압 제어 발진기(110)의 특성에 대하여 설명한다.
도 3은, 상기 제어 전압 입력 단자 a로 인가되는 제어 전압과 전압 제어 발진기(110)의 발진 주파수와의 관계를 도시한 도면이다. 도 3에서, 곡선 f1은 제어 전압 입력 단자 b로 인가되는 전압이「0」으로 되었을 때의 곡선이다. 도 3에 도시한 바와 같이, 제어 전압 입력 단자 a로 인가되는 제어 전압이 클수록 발진 주파수가 상승한다.
또한, 곡선 f2∼f4는, 제어 전압 입력 단자 b로 전원 전압 VDD를 인가했을 때에 대하여, 앞서 도 2에서의 제2 전류원(114)에서 사용되는 출력측 전류 경로의 단 수가 각각 「1」개∼「3」개일 때에 대한 곡선이다. 도 3에 도시한 바와 같이, 제어 전압 입력 단자 a로 인가되는 제어 전압이 일정할 때에는, 제2 전류원(114)에서의 상기 출력측 전류 경로의 사용단 수가 많을 수록 발진 주파수가 상승한다.
그리고, 제어 전압 입력 단자 a로 인가하는 제어 전압이 일정한 조건에서, 제어 전압 입력 단자 b로 인가하는 전압을 가변으로 했을 때의 발진 주파수의 대역 폭은, 앞서 도 2에 도시한 제2 전류원(114)에서 능동 상태로 되는 출력측 전류 경로의 단 수가 많을 수록 넓어진다(ΔA<ΔB<ΔC).
따라서, 앞서 도 2에 도시한 제2 전류원(114)에서 능동 상태로 되는 출력측 전류 경로의 단 수를 소정개 「n」으로 고정한 경우, 제어 전압 입력 단자 a 및 제어 전압 입력 단자 b로 인가되는 전압을 가변으로 했을 때의 전압 제어 발진기(110)의 발진 주파수 대역은 도 4에 사선으로 도시하는 대역으로 된다.
또한, 제어 전압 입력 단자 b로 인가되는 전압을 「0」으로 하는 조건에서, 앞서 도 2에 도시한 제1 전류원(112)에서 능동 상태로 되는 출력측 전류 경로의 단 수를 변경한 경우의 제어 전압 입력 단자 a로 인가하는 전압과 발진 주파수와의 관계는 도 5에 예시한 바와 같다. 여기서, 제1 전류원(112)에서 사용되는 출력측 전류 경로의 단 수는 곡선 f1', 곡선 f1, 곡선 f1''의 순으로 많아지고 있다. 도 5에 도시한 바와 같이, 제1 전류원(112)에서 사용되는 상기 출력측 전류 경로의 단 수가 많을수록, 제어 전압 입력 단자 a로 인가하는 전압의 변화에 대한 발진 주파수의 상승 정도가 커진다.
또, 이들 도 3∼도 5에서 모식적으로 도시한 성질은, 제어 전압 입력 단자 a와 제어 전압 입력 단자 b와의 역할을 반대로 했을 때에도 마찬가지이다.
이러한 2개의 제어 전압 입력 단자 a와 제어 전압 입력 단자 b를 구비하는 전압 제어 발진기(110)에서, 본 실시예에서는 제어 전압 입력 단자 a에는 앞서 도 1에 도시한 저역 통과 필터(142)의 출력 전압 Va를, 또한 제어 전압 입력 단자 b에는 도 1에 도시한 저역 통과 필터(170)의 출력 전압 Vb를 각각 인가한다. 그리고 이에 의해, 제어 전압 입력 단자 a를 통하여 전압 제어 발진기(110)의 발진하는 클럭(정확하게는 그 분주 클럭)을 워블 신호에 주파수 동기시킴과 함께, 제어 전압 입력 단자 b를 통하여 상기 클럭(정확하게는 그 분주 클럭)을 LPP 신호에 위상 동 기시킨다. 즉, 도 6의 (a)에 도시한 바와 같이 제어 전압 입력 단자 a측에서 발진 주파수의 개략 조정을 행함과 함께, 도 6의 (b)에 도시한 바와 같이 제어 전압 입력 단자 b 측에서 발진 주파수의 미세 조정을 행한다.
이어서, 이 전압 제어 발진기(110)의 발진 주파수에 대한 제1 루프 A에 의한 개략 조정, 및 제2 루프 B에 의한 미세 조정을 행하는 회로에 대하여 다시 설명한다.
여기서, 상기 제1 루프 A에 대하여 다시 설명한다.
이 제1 루프 A에서는, 전압 제어 발진기(110)의 발진하는 클럭의 분주 클럭과 워블 신호와의 상승 엣지 및 하강 엣지의 각각을 비교하고, 이 비교 결과에 기초하여 전압 제어 발진기(110)를 제어하는 것이다. 이와 같이 상승 엣지 및 하강 엣지의 쌍방을 이용하는 것은 이하의 이유에 의한 것이다.
도 7에 도시한 바와 같이, 레이저에 의해 판독되는 상기 디스크 매체의 워블에 대응한 신호(도 7의 (a))는, 상기 RF 증폭기(20)에서 2치화되어 워블 신호로 된다(도 7의 (b)). 이 워블 신호는 그 듀티비가 변화하기 때문에, 상기 분주 클럭과 워블 신호와의 위상 차에 기초하여 상기 전압 제어 발진기(110)를 제어할 때에, 동일 제어가 이 듀티비 변화의 영향을 받을 우려가 있다.
그러나, 워블 신호는 도 7의 (d)에 도시한 바와 같이, 펄스 폭 Wh가 변화함에도 불구하고, 각 펄스의 중심 사이의 주기 Tw나 위상은 유지된다. 따라서, 이 펄스 중심의 주기 Tw 및 위상과, 상기 분주 클럭의 펄스 중심의 주기 및 위상에 기초하여 동일 전압 제어 발진기(110)를 제어함으로써, 듀티비 변화의 영향을 회피할 수 있다.
구체적으로 설명하면, 도 1에 도시한 제1 루프 A에서는, 우선 상승 비교부(120a) 및 하강 비교부(120b)에서, 워블 신호와 상기 분주 클럭과의 상승 및 하강이 비교된다. 그리고, 이들 비교 결과에 기초한 신호가, 차지 펌프(130a) 및 차지 펌프(130b)에서 소정의 출력으로 변환된다. 이들 출력이 변환된 신호는, 가산기(140)에서 합성되고, 저역 통과 필터(142)에서 평활화된 후, 제어 전압으로서 전압 제어 발진기(110)의 제어 전압 입력 단자 a로 인가된다. 이 제어 전압을 통하여 제어되는 전압 제어 발진기(110)의 발진하는 클럭의 주파수는, 상기 분주기(105)에서 분주된 후, 상기 상승 비교부(120a) 및 하강 비교부(120b)에 입력된다. 이렇게 해서 전압 제어 발진기(110)의 발진하는 클럭(의 분주 클럭)이 워블 신호에 주파수 동기하도록 제어된다. 또, 이 분주기(105)의 분주비는 「1/372」이고, 이에 의해 전압 제어 발진기(110)의 출력 신호는「52.32㎒」로 제어된다.
여기서, 차지 펌프(130a)는 도 8에 도시한 바와 같이, 게인을 가변 제어할 수 있는 구성으로 되어 있다. 즉, 차지 펌프(130a)는 상기 상승 비교부(120a)의 출력 신호에 대응한 전류를 출력하는 복수의 차지 펌프 유닛 CP와, 동일 차지 펌프 유닛 CP 중 몇개를 선택적으로 구동하는 게인 전환 회로(131a)를 구비한다. 그리고, 구동되는 차지 펌프 유닛 CP의 단 수가, 이 게인 전환 회로(131a)에 의해 전환됨으로써, 차지 펌프(130a)의 게인, 즉 위상 비교 출력에 대한 차지 펌프(130a)의 출력 전류량의 정도를 전환할 수 있다.
도 9에, 상승 비교부(120a) 및 차지 펌프 유닛 CP의 회로 구성을 예시한다. 도 9에 도시한 바와 같이, 차지 펌프 유닛 CP는, 상기 상승 비교부(120a)로부터 출력되는 신호에 대응한 신호를 출력하는 출력부(132a)와, 동일 출력부(132a)의 출력을 조정하는 바이어스 회로(133a)를 구비하고 있다. 여기서, 출력부(132a)는 워블 신호의 펄스의 상승 타이밍이 상기 분주 클럭의 펄스의 상승 타이밍보다도 빠른 경우에, 동일 워블 신호가 상승했을 때부터 분주 클럭이 상승할 때까지의 기간에 고전위의 신호를 출력한다(차지 동작). 또한, 상기 분주 클럭의 펄스의 상승 타이밍이 워블 신호의 펄스의 상승 타이밍보다도 빠른 경우에, 분주 클럭의 펄스가 상승했을 때부터 워블 신호가 상승할 때까지의 기간에 저전위의 신호를 출력한다(방전 동작).
또, 차지 펌프(130a)에서, 상기 차지 동작 및 방전 동작을 행하는 기간이 동일할 때에는, 이들 차지 전류 및 방전 전류는 상호 동일해지도록 설정된다.
한편, 상승 비교부(120a)에서는, 상기 입력되는 워블 신호 및 분주 클럭의 펄스 중 어느 한쪽이 상승하고나서 다른 쪽이 상승하기까지의 기간에 차지펌프(130a)를 통해 소정의 출력 신호를 출력하기 위한 제어를 행한다. 우선, 워블 신호 및 분주 클럭은 각각 별도의 플립플롭(F/F)에 입력된다. 그리고, 입력되는 펄스의 상승에 동기하여 이들 플립플롭으로부터 「H」 레벨 신호가 출력된다. 또한, 2개의 플립플롭에 입력되는 펄스가 양쪽 모두 상승했을 때에, 이들 2개의 플립플롭을 리세트함으로써, 차지 펌프(130a)로부터 상기 신호의 출력이 중단된다.
또, 도 1에 도시한 하강 비교부(120b) 및 차지 펌프(130b)는 상기 상승 비교부(120a) 및 차지 펌프(130a)와 각각 동일한 구성을 갖고 있다. 그리고, 도 1에 도시한 바와 같이, 하강 비교부(120b)에는, 상승 비교부(120a)에 입력되는 신호가 인버터를 통해 반전되어 입력됨으로써, 하강이 검출된다.
도 10에 상승 비교부(120a) 및 하강 비교부(120b)에 입력되는 신호와, 가산기(140)의 출력과의 관계를 도시한다. 도 10에 도시한 바와 같이, 분주 클럭의 상승 및 하강(도 10의 (b))과 워블 신호의 펄스의 상승 및 하강이 동일한 경우(도 10의 (a)의 β)에는, 상기 가산기(140)로부터의 출력은 거의 「0」으로 된다.
이것에 대하여, 분주 클럭의 펄스 폭보다도 워블 신호의 펄스 폭이 좁아진 경우(도 10의 (a)의 α)에는, 분주 클럭이 상승하고나서 워블 신호의 펄스가 상승하기까지의 기간에 상기 가산기(140)로부터 저전위의 신호가 출력된다(방전 동작이 이루어짐)(도 10의 (c)의 α). 또한, 워블 신호의 펄스가 하강하고나서 분주 클럭이 하강하기까지의 기간에 상기 가산기(140)로부터 고전위의 신호가 출력된다(차지 동작이 이루어짐)(도 10의 (c)의 α). 그리고, 이들 분주 클럭이 상승하고나서 워블 신호의 펄스가 상승하기까지의 기간과, 워블 신호의 펄스가 하강하고나서 분주 클럭이 하강하기까지의 기간은 상호 동일하기 때문에, 이들 방전 전류와 차지 전류는 상호 동일해진다.
한편, 분주 클럭의 펄스 폭보다도 워블 신호의 펄스 폭이 넓어진 경우(도 10의 (a)의 γ)에는, 워블 신호의 펄스의 상승으로부터 분주 클럭이 상승하기까지의 기간에 상기 가산기(140)로부터 고전위의 신호가 출력된다(차지 동작이 이루어짐)(도 10의 (c)의 γ). 또한, 분주 클럭의 하강으로부터 워블 신호의 펄스가 하강하기까지의 기간에 상기 가산기(140)로부터 저전위의 신호가 출력된다(방전 동작이 이루어짐)(도 10의 (c)의 γ). 그리고, 이들 워블 신호의 펄스의 상승으로부터 분주 클럭이 상승하기까지의 기간과, 분주 클럭의 하강으로부터 워블 신호의 펄스가 하강하기까지의 기간은 상호 동일하기 때문에, 이들 차지 전류와 방전 전류는 상호 동일해진다.
이와 같이, 펄스 중심이 동일한 경우에는, 차지 펌프(130a 및 130b)에서, 차지 전류 및 방전 전류는 동일해진다. 따라서, 워블 신호의 펄스 및 분주 클럭의 펄스의 각 펄스 폭의 차이와 무관하게, 워블 신호 및 분주 클럭의 펄스의 중심이 일치하도록 제어된다.
이어서, 상기 전압 제어 발진기(110)의 발진하는 클럭의 분주 클럭을 LPP 신호에 위상 동기시키는 회로인 도 1에 도시한 제2 루프 B에 대하여 다시 설명한다.
이 제2 루프 B에서는, 우선 LPP 신호가 검출된 시기를 예측함으로써, 디코더(30)로부터 클럭 생성 장치(100)에 입력되는 LPP 신호와 노이즈를 구별하는 처리가 이루어진다. 즉, 명령부(172)에서, 기록 개시 시에 LPP 신호가 처음으로 검출되었을 때가 기억됨과 함께, 예를 들면 클럭 생성 장치(100)의 출력하는 클럭을 카운트하여, LPP 신호가 검출되고나서 다음 LPP 신호가 검출되기까지의 기간을 추정한다. 그리고 명령부(172)에서는, LPP 신호가 검출될 시기에 동기하여 소정 주기마다 윈도우 펄스를 출력한다. 이 윈도우 펄스의 펄스 폭은, LPP 신호가 검출될 가능성이 있는 시기를 커버하는 시간 폭을 갖고 있다. 한편, LPP 출력부(174)에서는 이 윈도우 펄스의 입력되어 있는 기간에 있어서, LPP 신호가 검출되었을 때에만 동일 LPP 신호가 출력된다. 이에 의해 노이즈를 LPP 신호와 오류 검출하는 것을 회피할 수 있도록 이루어진다.
이 LPP 출력부(174)로부터 출력된 LPP 신호는 전압 제어 발진기(110)의 발진하는 클럭이 분주기(176)에서 분주된 분주 클럭과 위상 비교 회로(150)에서 그 위상이 비교된다. 이 비교 결과에 기초한 신호는, 차지 펌프(160)에서 소정의 출력 레벨로 변환된 후, 저역 통과 필터(170)로 평활화된다. 그리고, 저역 통과 필터(170)의 출력하는 제어 전압 신호는, 상기 전압 제어 발진기(110)의 제어 전압 입력 단자 b로 인가된다.
상기 분주기(176)의 분주비는 「1/5952」이지만, 상기 LPP 신호와 비교하여 소정의 위상만큼 어긋난 클럭을 생성 출력하도록 되어 있다. 그리고, 위상 비교 회로(150)에서는 상기 LPP 출력부(174)로부터 LPP 신호가 출력되어 있을 때에만, 동일 LPP 신호와 분주기(176)에 의해 분주된 분주 클럭과의 비교에 기초한 신호를 출력한다. 이 때문에, 위상 비교 회로(150)에서는 전압 제어 발진기(110)의 발진하는 클럭을 분주비 「1/5952」에서 분주한 분주 클럭과 LPP 신호를 비교하게 된다. 그리고 이에 의해, 전압 제어 발진기(110)의 발진하는 클럭의 주파수가 「52.32㎒」로 제어된다.
이들 LPP 신호와 분주 클럭과의 비교는 자세히 설명하면, 상기 분주기(176)를 통해 전압 제어 발진기(110)로부터 위상 비교 회로(150)에 입력되는 펄스의 상승이, 동일 위상 비교 회로(150)에 입력되는 LPP 신호의 펄스의 중심과 일치하도록 제어된다. 즉, 이러한 제어를 행하기 위한 LPP 출력부(174)나, 위상 비교 회로(150) 등은, 도 11에 예시한 바와 같은 구성을 갖는다. 또, 도 11에서 위상 비교 회로(150)의 출력측에 접속되는 차지 펌프 유닛 CP는 상기 차지 펌프(160) 내에 구비되는 것이다. 이 차지 펌프(160)는 도 8에 도시한 차지 펌프(130a)와 마찬가지의 구성을 갖는다.
여기서, 도 1에 도시한 윈도우 펄스나 LPP 신호, 또한 분주기(176)로부터 출력되는 분주 클럭, 차지 펌프(160)의 출력의 관계를 도 12에 도시한다.
즉, 상기 LPP 출력부(174)에 윈도우 펄스가 입력되어 있지 않은 기간(도 12의 (a))에서는, 노이즈가 혼입되었다고 해도(도 12의 (b)) 이것이 위상 비교 회로(150)로 출력되지는 않는다. 이것에 대하여, 윈도우 펄스(도 12의 (a))가 LPP 출력부(174)에 입력되어 있을 때에, LPP 신호가 입력되면(도 12의 (b)), 동일 LPP 신호가 상기 위상 비교 회로(150)로 출력된다. 이에 의해, 상기 차지 펌프(160)에서는 위상 비교 회로(150)에 LPP 신호가 입력되고나서 분주 클럭(도 12의 (c))의 펄스가 상승하기까지의 기간에 고전위의 신호를 출력한다(도 12의 (d)). 그리고, LPP 신호의 펄스가 입력되어 있는 기간으로서, 또한 분주 클럭의 펄스가 상승하고 있는(도 12의 (c)) 기간에 상기 차지 펌프(160)는 저전위의 신호를 출력한다.
즉, 이 차지 펌프(160)는 차지 동작 및 방전 동작을 행하는 시간이 동일할 때에는, 이들 차지 전류 및 방전 전류가 동일해지도록 설정되어 있다. 이에 의해, 분주 클럭의 상승 엣지가 LPP 신호의 중심에 왔을 때에 차지 시간 및 방전 시간이 동일해지기 때문에, 이들 차지 전류 및 방전 전류가 동일하게 된다. 이렇게 해서, 차지 펌프(160)의 출력 신호에 기초하여, 전압 제어 발진기(110)는, 분주기(176)의 분주 클럭의 펄스의 상승이 LPP 신호의 펄스의 중심과 일치하도록 제어된다.
특히, 이 제2 루프 B에 의한 미세 조정에 의해, 전압 제어 발진기(110)의 발진하는 클럭은 워블 신호와 거의 주파수 동기하면서도, LPP 신호에 위상 동기한 것으로 된다. 이 때문에, 도 7의 (c)에 도시한 LPP 신호와 도 7의 (b)에 도시한 워블 신호의 중심이 도 7의 (d)에 도시한 바와 같이 변동했다고 해도, 전압 제어 발진기(110)의 발진하는 클럭은 LPP 신호에 위상 동기한 것에 제어되게 된다.
이어서, 이들 제1 루프 A 및 제2 루프 B를 이용하여, 워블 신호와 거의 주파수 동기시킨 후, LPP 신호에 위상 동기시키는 개략 조정 및 미세 조정의 2 단계의 처리를 행하는 회로에 대하여 설명한다.
도 1에 도시한 바와 같이, 상기 개략 조정 및 미세 조정을 행하기 위한 회로로서, 본 실시예에서는 제1 모니터 회로(180), 제2 모니터 회로(182), 전압 발생 회로(184), 제어 회로(186)를 구비하고 있다.
여기서, 제1 모니터 회로(180)는 워블 신호와 분주기(105)에서 분주된 분주 클럭을 수취하고, 제1 루프 A에 의한 이들 워블 신호와 분주 클럭과의 주파수 동기가 완료되었는지의 여부를 모니터하는 회로이다.
또한, 제2 모니터 회로(182)는 LPP 신호 및 분주기(176)에서 분주된 분주 클럭을 수취하고, 제2 루프 B에 의한 이들 LPP 신호와 분주 클럭과의 상태를 모니터하는 회로이다.
또한, 전압 발생 회로(184)는 소정의 직류 전압을 발생시키는 회로이다. 이 회로는, 도 13에 그 구성을 예시한 바와 같이, 상호 전압값이 상이한 복수의 전압을 생성하는 전압 생성부(184c)와, 입력되는 신호를 디코드하여 전압 생성부(184c) 에 의해 생성되는 전압의 값을 선택적으로 전환하는 디코더(184d)를 구비하고 있다. 또, 이 전압 발생 회로(184)의 생성하는 직류 전압은, 도 1에 도시한 바와 같이, 전환 회로(185)를 통해 저역 통과 필터(170)로의 입력, 및 비입력의 전환이 가능하게 되어 있다.
한편, 제어 회로(186)는 이들 제1 모니터 회로(180), 제2 모니터 회로(182)로부터의 신호 외에, 외부로부터 입력되는 모드 신호에 대응하여 상기 개략 조정 및 미세 조정을 행하도록, 제1 모니터 회로(180), 제2 모니터 회로(182), 전압 발생 회로(184)를 제어하는 회로이다. 또, 여기서 모드 신호란, 데이터를 기록하는 속도를 지정하는 신호로서, 예를 들면 해당 데이터 기록 제어 장치에서 그 전체를 통괄적으로 제어하는 마이크로 컴퓨터에 의해 지정된다.
여기서, 전압 제어 발진기(110)의 발진 주파수의 제1 루프 A에 의한 개략 조정, 및 제2 루프 B에 의한 미세 조정에 대하여, 상기 제어 회로(186)에 의한 제어를 중심으로 설명한다.
이 일련의 처리에서는, 우선 상기 마이크로 컴퓨터 등으로부터 제어 회로(186)에 모드 신호가 입력됨과 함께, 도 2에 도시한 바와 같이 전압 제어 발진기(110)의 게인 제어 회로(115) 내의 레지스터(115a)에, 모드 데이터가 기입된다. 이 모드 데이터에 기초하여, 전압 제어 발진기(110)에서는 데이터의 기록 속도(광 디스크(1)의 회전에 걸리는 선속도)에 적합한 게인이 되도록, 즉 데이터의 기록 속도에 대응한 발진 주파수에의 제어에 적합한 게인(구동 능력)이 되도록 각 전류원(112, 114)이 설정되게 된다. 즉, 이 게인 조정은 데이터의 기록 속도가 빨 라질수록 게인을 상승시키도록 하는 것이 바람직하다.
또한, 도 1에 도시한 제어 회로(186)에서는, 차지 펌프(130a, 130b)를 데이터의 기록 속도에 적합한 구동 능력에, 즉 데이터의 기록 속도(광 디스크(1)의 회전에 걸리는 선속도)에 대응한 발진 주파수에 대한 제어에 적합한 구동 능력으로 설정한다. 이 제어 회로(186)에 의한 각 차지 펌프(130a, 130b)의 구동 능력의 설정은, 도 8에 도시한 게인 전환 회로나 그것에 상당하는 회로에 대하여 명령 신호를 출력함으로써 행한다. 또, 이 구동 능력의 조정은, 데이터의 기록 속도가 빨라질수록 상승시키도록 하는 것이 바람직하다.
또한, 제어 회로(186)에서는, 상기 모드 신호에 기초하여, 상기 전압 발생 회로(184)의 디코더(184d)에 대하여, 전압 생성부(184c)에서 생성하는 전압값에 대한 명령 신호를 출력한다.
또한, 제어 회로(186)에서는, 전압 발생 회로(184)의 출력하는 전압을 저역 통과 필터(170)로 인가하도록 전환 회로(185)를 전환함과 함께, 차지 펌프(160)를 비구동 상태로 한다. 즉, 도 8에 도시한 구성과 마찬가지의 구성을 갖는 차지 펌프(160)에서, 모든 차지 펌프 유닛 CP로 허가 신호를 인가하지 않는 것에 의해, 이들 모두를 비구동 상태로 한다.
이들 일련의 처리에 의해 클럭 생성 장치(100)에서의 초기 설정이 종료된다.
이러한 초기 설정이 이루어진 후, 워블 신호가 해당 클럭 생성 장치(100)에 입력되면, 상기 제1 루프 A에서는, 전압 제어 발진기(110)의 발진하는 클럭(실제로는 그것이 분주기(105)에서 분주된 분주 클럭)과 워블 신호와의 주파수 동기가 취 해진다. 이 때, 제2 루프 B에서는 차지 펌프(160)가 비구동 상태로 되어 있고, 전압 제어 발진기(110)의 제어 전압 입력 단자 b에는 상기 전압 발생 회로(184)로부터의 직류 전압, 즉 일정 전압이 인가된다. 이 때문에, 이 시점에서는 제2 루프 B는 개방 루프 제어로 된다.
그리고, 제1 루프 A에서, 전압 제어 발진기(110)가 발진하는 클럭의 분주 클럭과 워블 신호와의 주파수의 차가 소정의 범위 내에 포함된 것이 제1 모니터 회로(180)를 통하여 검지되면, 제어 회로(186)에서는 제2 루프 B를 폐쇄 루프 제어로 전환된다. 즉, 차지 펌프(160) 내의 소정개의 차지 펌프 유닛 CP를 구동 상태로 함과 함께, 상기 저역 통과 필터(170)로 전압 발생 회로(184)로부터의 전압이 인가되지 않도록 전환 회로(185)를 전환한다. 이에 의해, 전압 제어 발진기(110)의 제어 전압 입력 단자 b에 전압 제어 발진기(110)가 발진하는 클럭(실제로는 그것이 분주기(176)에서 분주된 분주 클럭)과 LPP 신호와의 위상 차에 대응한 전압이 인가되게 된다.
또한, 제어 회로(186)에서는, 이 전환과 함께, 상기 차지 펌프(130a, 130b)의 구동 능력을 저하시키는 제어를 행한다. 이것은, 워블 신호와 발진 클럭과의 주파수의 차가 작아진 후에, 제1 루프 A 측의 무게를 제2 루프 B측보다도 가볍게 하기 위해서이다. 즉, 워블 신호에 대한 주기가 거의 완료된 후에는, 제1 루프 A 측의 영향을 받기 어려워져, 제2 루프 B에 의한 발진 클럭의 미세 조정을 적절하게 행할 수 있다.
또한, 상술한 바와 같이 제1 루프 A에 기초한 개략 조정이 행해지고 있는 동 안, 전압 발생 회로(184)로부터의 전압을 전압 제어 발진기(110)의 제어 전압 입력 단자 b로 인가함으로써, 제2 루프 B에 의한 미세 조정으로의 전환을 원활하게 할 수 있다. 즉, 차지 펌프(160)를 비구동 상태로부터 구동 상태로 전환함으로써 전압 제어 발진기(110)의 제어 전압 입력 단자 b로 인가되는 전압값이 급변함에 따른 발진 주파수의 급변을 회피한다.
또, 전압 발생 회로(184)에 기초한 제어 전압 입력 단자 b로의 인가 전압은, 제2 루프 B에 의해 전압 제어 발진기(110)가 발진하는 클럭과 LPP 신호와의 위상 동기가 취해졌을 때에 제어 전압 입력 단자 b로 인가된다고 상정되는 전압과 대략 동일해지도록 설정하는 것이 바람직하다. 이에 의해, 차지 펌프(160)를 비구동 상태로부터 구동 상태로 전환하는 것에 기인하는 전압 제어 발진기(110)의 제어 전압 입력 단자 b로 인가되는 전압값의 변화를 적극적으로 억제할 수 있다.
또한, 이 전압 발생 회로(184)에 기초한 제어 전압 입력 단자 b로의 인가 전압은, 제어 전압 입력 단자 b로 인가되는 전압의 최대값과 최소값과의 대략 중간이 되는 것이 바람직하다.
이상 설명한 본 실시예에 따르면 이하의 효과가 얻어지게 된다.
(1) 제1 루프 A에서 워블 신호와 발진 클럭과의 주파수 차가 소정의 범위 내에 포함될 때까지 전압 제어 발진기(110)의 제어 전압 입력 단자 b에 전압 생성부(184c)에서 생성되는 일정 전압을 인가하도록 하였다. 그리고, 상기 주파수 차가 소정의 범위 내에 포함된 후에는, LPP 신호와 분주 클럭과의 위상 차에 대응한 전압을 제어 전압 입력 단자 b로 인가하도록 하였다. 이와 같이 제어 전압 입 력 단자 b로 인가하는 전압을 전환함으로써, 제2 루프 B를 개방 루프 제어로부터 폐쇄 루프 제어로 전환할 때의 전압 제어 발진기(110)의 발진 주파수의 변화를 억제할 수 있게 된다.
(2) 전압 발생 회로(184)에서 상호 전압값이 상이한 복수의 전압을 생성 가능하게 함으로써, 광 디스크(1)의 회전 속도 등에 대응하여 각각 적절한 전압을 제어 전압 입력 단자 b로 인가할 수 있다.
(3) 2개의 제어 전압 입력 단자 a, b를 구비하여 전압 제어 발진기(110)를 제1 루프 A 및 제2 루프 B에서 공유하였다. 이에 의해, 해당 클럭 생성 장치(100)의 회로 규모를 저감할 수 있도록 이루어진다.
(4) 전압 제어 발진기(110)가 제1 전류원(112, 114)을 구비하는 구성으로 함으로써, 광 디스크(1)의 회전 속도의 설정 등에 대응하여 해당 전압 제어 발진기(110)의 특성을 가변으로 할 수 있다.
(5) 제1 루프 A가 구비하는 차지 펌프(130a, 130b)의 게인을 가변으로 하는 구성으로 함과 함께, 이 게인을 개략 조정으로부터 미세 조정으로 전환할 때에 저하시키도록 하였다. 이에 의해, 제2 PLL 회로에 의한 미세 조정을 적합하게 행할 수 있게 된다.
(6) LPP 신호가 검출되는 시기를 명령부(172)에서 예측하고, 이 예측되는 시기에만 위상 비교 회로(150)에서의 처리가 허가되기 때문에, 노이즈를 LPP 신호로 오인하는 것을 회피할 수 있게 된다.
(7) 전압 제어 발진기(110)가 발진하는 클럭의 분주 클럭과 워블 신호와의 양펄스의 상승 및 하강을 각각 비교함으로써, 재생되는 워블 신호의 듀티비의 변화의 영향을 배제하여 전압 제어 발진기(110)를 제어할 수 있다.
또, 상기 실시예는, 이하와 같이 변경하여 실시해도 된다.
·상기 제1 루프 A에 입력되는 신호로서는 워블 신호뿐 아니라, 그 분주 신호라도 무방하다.
·상기 제2 루프 B에 입력되는 신호로서는, LPP 신호뿐 아니라, 그 분주 신호라도 무방하다.
·반드시 광 디스크(1)의 회전 속도에 대응하여 전압 제어 발진기(110)의 게인을 가변 설정하는 구성이 아니어도 된다. 예를 들면 이 경우, 디스크 매체의 회전 속도에 대응하여, 차지 펌프(130a, 130b, 160)나, 전압 발생 회로(184)의 전압을 가변으로 함으로써, 해당 클럭 생성 장치의 특성을 조정해도 된다. 이 때, 전압 발생 회로(184)의 출력 전압은, 배속 기록 등 광 디스크(1)의 회전 속도가 높게 설정될 수록, 높은 전압으로 설정하는 것이 바람직하다.
·전압 제어 발진기(110)의 구성은, 도 2에 예시한 것에 한하지 않는다. 예를 들면 링오실레이터(118)의 각 인버터 IV에의 급전량을 제어하는 전류 제어 소자로서는, N 채널 트랜지스터 및 P 채널 트랜지스터로 이루어지는 것에 한하지 않는다.
·전압 제어 발진기(110)의 게인을 레지스터(115a)에 의한 초기 설정으로 하였지만, 이뿐 아니라, 클럭 생성 장치의 동작 중에도 가변으로 하는 구성으로 해도 된다. 이러한 구성은, 클럭 생성 장치를 각속도 일정한 데이터 기록 장치에 적용 하는 경우에는 특히 유효하다.
·상승 비교부(120a) 및 하강 비교부(120b), 위상 비교 회로(150), 차지 펌프(130a, 130b, 160)의 구성으로는 도 8 및 도 9 및 도 11에 예시한 것에 한정되지 않는다.
·워블 신호에 주파수 동기한 클럭을 생성하는 제1 루프 A에서의 워블 신호와 전압 제어 발진기(110)의 발진하는 클럭과의 비교 형태는 상기 상승 및 하강의 양방을 비교하는 것에 한정되지 않는다. 예를 들면, 상승만을 이용하여, 워블 신호와 거의 동기한 신호를 생성하도록 해도 된다.
·예를 들면 노이즈를 LPP 신호와 오류 검출하지 않는 경우에는, 도 1에 도시한 명령부(172)에서 윈도우 펄스를 생성하는 처리를 생략해도 된다.
·제1 루프 A와 제2 루프 B에서 전압 제어 발진기를 공유하는 구성에도 한하지 않는다. 즉, 제1 루프 A와 제2 루프 B에서 각 별도의 전압 제어 발진기를 구비하는 구성으로 해도 된다. 이러한 경우라도, 상기 실시예에 준한 형태에서 제2 루프 B의 제어 전압 입력 단자로 인가하는 전압을 전환함으로써, 제2 루프 B를 개방 루프 제어로부터 폐쇄 루프 제어로 전환할 때의 전압 제어 발진기의 발진 주파수의 변화를 억제할 수 있다.
·데이터 기록 제어 장치의 구성은, 도 1에 예시하는 것에 한하지 않는다.
·또한, 본 발명에 따른 PLL 회로는, 디스크 매체의 데이터 기록 제어 장치에 구비되는 클럭 생성 장치에 한정되지 않는다. 즉, 상호 상이한 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 정확한 동기를 취 하는 것이 곤란한 신호에 정확하게 위상 동기한 클럭을 생성하는 것이 바람직한 경우에는, 본 발명에 따른 클럭 생성 장치의 적용은 유효하다.
본원에 따르면, 상호 상이한 주파수를 갖는 신호가 혼재하는 상황에서, 그 펄스의 출현 빈도가 낮기 때문에 동기를 취하는 것이 곤란한 신호에 동기한 클럭을 생성할 수 있게 된다.

Claims (10)

  1. 제어 전압에 대응한 발진 클럭을 출력하는 전압 제어 발진기와,
    제1 주기를 갖는 제1 기준 신호에 대응하여 상기 발진 클럭의 주파수를 제어하는 제1 루프와,
    상기 제1 기준 신호보다도 주기가 긴 제2 기준 신호에 대응하여 상기 발진 클럭의 위상을 제어하는 제2 루프
    를 포함하고,
    상기 제2 루프는, 상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함되기까지의 기간에, 상기 전압 제어 발진기에 일정 전압을 제공하고, 상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함된 후에는, 상기 제2 기준 신호와 상기 발진 클럭과의 위상 차에 대응한 전압을 상기 전압 제어 발진기에 제공하여 상기 발진 클럭의 위상 제어를 행하는 것을 특징으로 하는 PLL 회로.
  2. 제1항에 있어서,
    상기 제2 루프는,
    상호 전압값이 상이한 복수의 전압을 생성하는 전압 생성부와,
    제어 신호에 대응하여 상기 전압 생성부의 출력 전압을 선택하는 디코더
    를 포함하고,
    상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함되기까지의 기간에, 상기 디코더에서 선택된 상기 전압 생성부의 출력 전압을 상기 전압 제어 발진기에 제공하는 것을 특징으로 하는 PLL 회로.
  3. 제1항에 있어서,
    상기 전압 제어 발진기는,
    상기 제1 및 제2 루프에 대응한 2개의 입력 단자와,
    상기 2개의 입력 단자에의 인가 전압에 대응하여 발진 출력하는 링오실레이터
    를 포함하고,
    상기 제1 루프는 상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차에 대응한 전압을 상기 전압 제어 발진기의 한쪽의 입력 단자에 인가하고,
    상기 제2 루프는, 상기 제2 기준 신호와 상기 발진 클럭과의 위상 차에 대응한 전압을 상기 전압 제어 발진기의 다른 쪽의 입력 단자에 인가하는 것을 특징으로 하는 PLL 회로.
  4. 제1항에 있어서,
    상기 제1 루프는,
    상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차에 대응한 신호를 출력하는 위상 비교기와,
    상기 위상 비교기의 출력에 대응하여 전류를 제어하는 차지 펌프
    를 포함하고,
    상기 차지 펌프는, 구동 능력의 전환이 가능하게 설정되고, 상기 제1 기준 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함된 후에, 구동 능력을 저하시키는 것을 특징으로 하는 PLL 회로.
  5. 제4항에 있어서,
    상기 제1 루프는,
    상기 위상 비교기로서, 상기 제1 기준 신호 및 상기 발진 클럭의 상승 타이밍의 차에 대응한 신호를 출력하는 상승 비교부와, 상기 제1 기준 신호 및 상기 발진 클럭의 하강 타이밍의 차에 대응한 신호를 출력하는 하강 비교부
    를 포함하며,
    상기 차지 펌프가 상기 상승 비교부 및 상기 하강 비교부 각각에 대응하여 형성되고,
    상기 차지 펌프의 출력을 합성하는 가산기를 포함하는 것을 특징으로 하는 PLL 회로.
  6. 회전 제어되는 디스크 매체로부터 얻어지는 위치 정보를 나타내는 제1 신호 및 상기 제1 신호보다도 주기가 긴 제2 신호에 기초하여 데이터의 기입 클럭을 생성하는 데이터 기록 제어 장치에 있어서,
    제어 전압에 대응한 발진 클럭을 출력하는 전압 제어 발진기와,
    상기 제1 신호에 대응하여 상기 발진 클럭의 주파수를 제어하는 제1 루프와,
    상기 제2 신호에 대응하여 상기 발진 클럭의 위상을 제어하는 제2 루프
    를 포함하고,
    상기 제2 루프는, 상기 제1 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함되기까지의 기간에, 상기 전압 제어 발진기에 일정 전압을 제공하고, 상기 제1 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함된 후에는 상기 제2 신호와 상기 발진 클럭과의 위상 차에 대응한 전압을 상기 전압 제어 발진기에 제공하여 상기 발진 클럭의 위상의 제어를 행하는 것을 특징으로 하는 데이터 기록 제어 장치.
  7. 제6항에 있어서,
    상기 제2 루프는,
    상호 전압값이 상이한 복수의 전압을 생성하는 전압 생성부와,
    제어 신호에 대응하여 상기 전압 생성부의 출력 전압을 선택하는 디코더
    를 포함하고,
    상기 제1 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함되기까지의 기간에, 상기 디코더에서 선택된 상기 전압 생성부의 출력 전압을 상기 전압 제어 발진기에 제공하는 것을 특징으로 하는 데이터 기록 제어 장치.
  8. 제6항에 있어서,
    상기 전압 제어 발진기는,
    상기 제1 및 제2 루프에 대응한 2개의 입력 단자와,
    상기 2개의 입력 단자에의 인가 전압에 대응하여 발진 출력하는 링오실레이터
    를 포함하고,
    상기 제1 루프는, 상기 제1 신호와 상기 발진 클럭과의 주파수의 차에 대응한 전압을 상기 전압 제어 발진기의 한쪽 입력 단자에 인가하고,
    상기 제2 루프는, 상기 제2 신호와 상기 발진 클럭과의 위상 차에 대응한 전압을 상기 전압 제어 발진기의 다른 쪽의 입력 단자에 인가하는 것을 특징으로 하는 데이터 기록 제어 장치.
  9. 제6항에 있어서,
    상기 제1 루프는,
    상기 제1 신호와 상기 발진 클럭과의 주파수의 차에 대응한 신호를 출력하는 위상 비교기와,
    상기 위상 비교기의 출력에 대응하여 전류를 제어하는 차지 펌프
    를 포함하고,
    상기 차지 펌프는, 구동 능력의 전환이 가능하게 설정되고, 상기 제1 신호와 상기 발진 클럭과의 주파수의 차가 소정의 범위 내에 포함된 후에, 구동 능력을 저 하시키는 것을 특징으로 하는 데이터 기록 제어 장치.
  10. 제9항에 있어서,
    상기 제1 루프는,
    상기 위상 비교기로서, 상기 제1 신호 및 상기 발진 클럭의 상승 타이밍의 차에 대응한 신호를 출력하는 상승 비교부와, 상기 제1 신호 및 상기 발진 클럭의 하강 타이밍의 차에 대응한 신호를 출력하는 하강 비교부를 포함하고,
    상기 차지 펌프가 상기 상승 비교부 및 상기 하강 비교부 각각에 대응하여 형성되고,
    상기 차지 펌프의 출력을 합성하는 가산기를 포함하는 것을 특징으로 하는 데이터 기록 제어 장치.
KR1020030053352A 2002-08-02 2003-08-01 Ｐｌｌ 회로 및 데이터 기록 제어 장치 KR100545979B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002226741 2002-08-02
JPJP-P-2002-00226741 2002-08-02
JPJP-P-2003-00153872 2003-05-30
JP2003153872A JP2004127483A (ja) 2002-08-02 2003-05-30 Ｐｌｌ回路及びデータ記録制御装置

Publications (2)

Publication Number Publication Date
KR20040012586A KR20040012586A (ko) 2004-02-11
KR100545979B1 true KR100545979B1 (ko) 2006-01-25

Family

ID=32032832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053352A KR100545979B1 (ko) 2002-08-02 2003-08-01 Ｐｌｌ 회로 및 데이터 기록 제어 장치

Country Status (5)

Country Link
US (1) US6914465B2 (ko)
JP (1) JP2004127483A (ko)
KR (1) KR100545979B1 (ko)
CN (1) CN1228769C (ko)
TW (1) TWI231487B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598355B2 (ja) * 2002-10-10 2010-12-15 ソニー株式会社 ディスクドライブ装置、プリピット検出方法
JP2008159265A (ja) * 2003-02-12 2008-07-10 Sanyo Electric Co Ltd Ｐｌｌ回路
CN100365528C (zh) * 2004-04-09 2008-01-30 上海海事大学 带控制系统的双闭环数字调节器
US7587012B2 (en) * 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
TWI285472B (en) * 2005-07-21 2007-08-11 Novatek Microelectronics Corp Phase lock loop, method and apparatus for fixed output frequency of phase lock loop thereof
US8085893B2 (en) 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8373473B2 (en) * 2010-07-20 2013-02-12 Etron Technology, Inc. Dual-loop phase lock loop
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
JP2589814B2 (ja) * 1989-07-19 1997-03-12 松下電器産業株式会社 クロック抽出装置およびトラッキング誤差信号採取装置
US5072195A (en) * 1990-04-05 1991-12-10 Gazelle Microcircuits, Inc. Phase-locked loop with clamped voltage-controlled oscillator
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover
JPH1139806A (ja) * 1997-07-14 1999-02-12 Oki Electric Ind Co Ltd クロック逓倍回路
US6215835B1 (en) * 1997-08-22 2001-04-10 Lsi Logic Corporation Dual-loop clock and data recovery for serial data communication
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth

Also Published As

Publication number Publication date
JP2004127483A (ja) 2004-04-22
TW200405309A (en) 2004-04-01
US6914465B2 (en) 2005-07-05
CN1480926A (zh) 2004-03-10
CN1228769C (zh) 2005-11-23
TWI231487B (en) 2005-04-21
US20040062161A1 (en) 2004-04-01
KR20040012586A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
KR100545980B1 (ko) 전압 제어 발진기
KR100414628B1 (ko) Ｐｌｌ 회로
US6909678B2 (en) Method of consecutive writing on recordable disc
JPH1173645A (ja) 光ディスク装置
JPH11122099A (ja) Ｐｌｌ回路
KR100585899B1 (ko) Ｐｌｌ 회로
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
KR100545979B1 (ko) Ｐｌｌ 회로 및 데이터 기록 제어 장치
US7203149B1 (en) PLL circuit and data read-out circuit
US20080290916A1 (en) System Clock Generation Circuit
US20080292629A1 (en) System Clock Generation Circuit
KR100307125B1 (ko) 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로
US6081492A (en) Disc player reproduction circuit with reproduction speed dependent VFO
JP2008159265A (ja) Ｐｌｌ回路
JP2002246901A (ja) 位相比較器
JP2002252551A (ja) 電圧制御発振器
JP2004152361A (ja) システムクロック発生回路
JP2002534760A (ja) Ｄａｓｄのｐｒｍｌチャネル用読み出し／書き込み複合型ｖｃｏ
JPH05347074A (ja) 光ディスクのクロック生成回路
KR20070026543A (ko) 시스템 클록 발생 회로
JP2001184805A (ja) クロック抽出装置
KR19990084921A (ko) 트랙킹 서보 시스템에 의한 위상동기루프 홀드방법 및 이를 수행하는 장치
JPH10255408A (ja) クロック発生装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee