JP2008159265A - Ｐｌｌ回路 - Google Patents

Abstract

【課題】ウォブル信号にランドプリピット信号が重畳された第１の基準信号と、ウォブル信号からなる第２の基準信号とのいずれかに同期したクロックを生成するＰＬＬ回路の回路規模の増大を好適に抑制する。
【解決手段】光ディスク１がＤＶＤ−Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。また、第２のループＢでは、電圧制御発振器１１０の発振クロックの分周クロックをＬＰＰ信号に位相同期させる。一方、光ディスク１がＤＶＤ＋Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。また、第２のループＢでは、電圧制御発振器１１０の制御電圧入力端子ｂに一定電圧を印加する。
【選択図】 図１

Description

本発明は、ウォブル信号にランドプリピット信号が重畳された第１の基準信号と、ウォブル信号からなる第２の基準信号とのいずれか一方を取り込んで、第１の基準信号及び第２の基準信号のいずれかに同期したクロックを生成するＰＬＬ回路に関する。

近年、記録媒体として光ディスク等、ディスク媒体が普及してきている。こうした状況下、ディスク媒体に記録されるデータのフォーマットを共通としつつもディスク媒体に形成されているディスク位置情報の記録方式が互いに異なるものも市場に出回りつつある。

例えば、ＤＶＤ-Ｒ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ−Ｒｅｃｏｒｄａｂｌｅ）及びＤＶＤ−ＲＷ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ−Ｒｅｗｒｉｔａｂｌｅ）と、ＤＶＤ＋Ｒ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ＋Ｒｅｃｏｒｄａｂｌｅ）及びＤＶＤ＋ＲＷ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ＋Ｒｅｗｒｉｔａｂｌｅ）とがそれである。これらＤＶＤ-Ｒ及びＤＶＤ-ＲＷ（以下、ＤＶＤ-Ｒ／ＲＷ）とＤＶＤ＋Ｒ及びＤＶＤ＋ＲＷ（以下、ＤＶＤ＋Ｒ／ＲＷ）とは、図１３に示す互いに共通したフォーマットに従ったデータを記録すべく規格化されたディスク媒体である。

図１３に示すデータである上記各ディスク媒体への記録対象となるＤＶＤデータは、８ビットのデータが１６ビットのデータに変調され、更に同期信号等が付与されたものである。詳しくは、３２ビットの同期信号（図中、「シンク」と表記）と、１４５６ビットの変調されたデータとからなる。すなわち、７２８ビット分のデータが８−１６変調されることで１４５６ビットのデータとなり、これら各変調された１４５６ビットのデータ毎に、その先頭に３２ビットの同期信号（シンク）が付与されて１フレーム分の記録データが生成されている。ＤＶＤでは、この１フレーム分の記録データが２６個で１セクタとして取り扱われる。この図１３には、ＤＶＤにおける１セクタ分の記録データの構造が示されている。

このような所定のフォーマットを有するＤＶＤデータを記録する上記各ディスク媒体は、それぞれ以下のような記録方式にてそのディスク位置情報を記録する。

上記ＤＶＤ-Ｒ／ＲＷは、ディスクの平坦面（ランド）に形成されるグルーブとよばれる溝によって構成されるトラックを備えている。このグルーブはわずかに蛇行（ウォブル）して形成されており、この蛇行から、所定の周期を有するウォブル信号が取り出される。このウォブルは、上記データフォーマットの２フレーム分のデータ記録領域に１６周期の割合で形成されている（図１４（ａ））。

また、このディスク媒体には、ウォブルに加えてランドプリピット（ＬＰＰ）とよばれるディスク位置情報を含む領域が、トラック上に所定の間隔で設けられている。詳しくは、このＬＰＰは、上記データフォーマットの２フレームに対応したデータの記録領域毎に設けられている。そして、このＬＰＰから取り出されるＬＰＰ信号は、上記データフォーマットの各１６セクタ分の記録領域に設けられるＬＰＰ信号の集合によって、そのディスク位置情報を示すものとなっている。

一方、ＤＶＤ＋Ｒ／ＲＷも、ディスクの平坦面（ランド）に形成されるグルーブとよばれる溝によって構成されるトラックを備えている。また、このグルーブもわずかに蛇行（
ウォブル）して形成されており、この蛇行から、所定の周期を有するウォブル信号が取り出される。

ただし、このウォブルは、上記データフォーマットの２フレーム分の記録領域に９３周期で形成されている（図１４（ｂ））。また、ＤＶＤ＋Ｒ／ＲＷには、上記ディスク位置情報を含むＬＰＰが形成されていない。これに代えて、上記グルーブは、上記ウォブル信号に上記所定の周期に対しＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）と呼ばれるディスク位置情報に応じた位相変調が施されるようにして形成されている。詳しくは、このウォブルには、上記データフォーマットの２フレームのデータの記録領域毎に1度位相変調がなされている。そして、上記データフォーマットの各４セクタ分の記録領域から得られるＡＤＩＰによって、そのディスク位置情報が示されるものとなっている。

これら各ディスク媒体にデータを記録する際には、ディスク媒体を回転制御するとともに同回転制御されるディスク媒体へレーザを照射することで行うデータの記録動作を、ディスク媒体の回転動作に対応した基準クロックに基づいて行うことが望ましい。このように、回転制御されるディスク媒体の回転動作に対応した基準クロックを用いることで、例えばディスク媒体上に記録される１ビットのデータの記録領域を一定にすることができる等、データの記録制御を的確に行うことができる。

この回転制御されるディスク媒体の回転動作に対応した基準クロックは、上記ウォブル信号やＬＰＰ信号を再生するとともに、ＰＬＬ回路を用いてこれらウォブル信号やＬＰＰ信号と同期したパルス信号を生成することで取得することができる。こういったＰＬＬ回路の一例として、例えば下記特許文献１に示されるものがある。こうしたＰＬＬ回路においては、電圧制御発振器を通じて発振制御されるクロックとウォルブ信号やＬＰＰ信号とを位相比較し、これら２つの信号の周波数差に応じた電圧を電圧制御発振器にフィードバックすることで、同電圧制御発振器から発振出力されるクロックをウォブル信号やＬＰＰ信号に同期させている。
特開２００２−２３０９１５号公報

ところで、ディスク媒体としてのＤＶＤ-Ｒ／ＲＷとＤＶＤ＋Ｒ／ＲＷとは、上述したようにそのディスク位置情報の記録方式が異なるために、これらに対しデータを記録する装置は、ＤＶＤ-Ｒ／ＲＷとＤＶＤ＋Ｒ／ＲＷとで各別の回路を備えることとなる。そしてこの際、上記回転制御されるディスク媒体の回転動作に対応した基準クロックを生成するクロック生成回路は、回路規模が大きいために、これらＤＶＤ-Ｒ／ＲＷとＤＶＤ＋Ｒ／ＲＷとで各別のクロック生成回路を備えると、データ記録制御装置の回路規模が大きくなる問題が特に顕著となる。

本発明はこうした実情に鑑みてなされたものであり、その目的は、ウォブル信号にランドプリピット信号が重畳された第１の基準信号と、ウォブル信号からなる第２の基準信号とのいずれかに同期したクロックを生成するＰＬＬ回路の回路規模の増大を好適に抑制することにある。

この発明は、第１の周期を有する第１のウォブル信号にランドプリピット信号が重畳された第１の基準信号と、前記第１の周期よりも短い第２の周期を有する第２のウォブル信号からなる第２の基準信号とのいずれか一方を取り込んで、前記第１の基準信号及び第２の基準信号のいずれかに同期したクロックを生成するＰＬＬ回路において、制御電圧に応じた発振クロックを出力する電圧制御発振器と、前記第１のウォブル信号及び前記第２の
ウォブル信号のいずれかに応じて前記電圧制御発振器の発振クロックの周波数及び位相の少なくとも一方を制御する第１のループと、前記ランドプリピット信号に応じて前記電圧制御発振器の発振クロックの周波数及び位相の少なくとも一方を制御する第２のループと、を備え、前記第１の基準信号が与えられたとき、前記第１及び第２のループを動作させて前記発振クロックを制御し、前記第２の基準信号が与えられたとき、前記第１のループを動作させると共に、前記第２のループを無効とし、前記第１のループによって前記発振クロックを制御することで、回路規模の増大を好適に抑制する。

本願によれば、ウォブル信号にランドプリピット信号が重畳された第１の基準信号と、ウォブル信号からなる第２の基準信号とのいずれかに同期したクロックを生成するＰＬＬ回路の回路規模の増大を好適に抑制することができるようになる。

以下、本発明にかかるＰＬＬ回路をＤＶＤ-Ｒ／ＲＷとＤＶＤ＋Ｒ／ＲＷとをディスク媒体としてこれにデータを記録するための制御を行うデータ記録制御装置のＰＬＬ回路に適用した一実施形態について、図面を参照しつつ説明する。

図１は、上記データ記録制御装置の構成を示すブロック図である。

上記データ記録制御装置の記録対象となるディスク媒体である光ディスク１は、データを書き込む（記録する）ことが可能なディスク媒体であるＤＶＤ-Ｒ／ＲＷ又はＤＶＤ＋Ｒ／ＲＷディスクである。

一方、上記データ記録制御装置は、光学ヘッド１０やＲＦアンプ２０、クロック生成装置１００を備えている。ここで、光学ヘッド１０は、光ディスク１へレーザを照射すると共に、光ディスク１に照射されたレーザの反射光を受光する回路である。また、ＲＦアンプ２０は、光学ヘッド１０において受光された反射光から２値のディジタル信号を生成し、上記ウォブル信号やＬＰＰ信号を生成する回路である。

そして、本実施形態にかかるクロック生成装置１００は、こうしたウォブル信号やＬＰＰ信号に基づき、上記光ディスク１がＤＶＤ-Ｒ／ＲＷであるか、ＤＶＤ＋Ｒ／ＲＷであるかに応じて、記録動作に適切なクロックをそれぞれ生成するＰＬＬ回路である。

以下では、説明の便宜上、光ディスク１としてＤＶＤ-Ｒ／ＲＷを想定して、このクロック生成装置１００の構成について説明する。

この光ディスク１としてのＤＶＤ-Ｒ／ＲＷには、同ディスク内の案内溝として機能するプリグルーブが螺旋状に形成されているとともに、螺旋状に形成されたプリグルーブに近接してランドプリピット（以下、ＬＰＰ）が形成されている。このうち、上記プリグルーブは、光ディスク１上を蛇行しつつ形成されている。この蛇行（ウォブル）成分の有する信号は、「１４０．６ｋＨｚ」の周波数を有する。一方、上記ＬＰＰは、光ディスク１に螺旋状に形成されているプリグルーブに沿って所定の間隔で形成されている。この間隔は、上記ウォブル信号の約１６パルスに１パルスの割合の信号が得られる間隔に設定されている。このＬＰＰの再生に基づいて得られる信号がＬＰＰ信号である。

そして、上記クロック生成装置１００では、ＬＰＰ信号の周波数の分周比「１／２９７６」で分周されたクロックを、換言すれば各ＬＰＰ信号のパルス間に２９７６のパルスを有するクロックを生成する。これにより、クロックは、「２６．１６ＭＨｚ」の周波数を有する信号となる。

詳しくは、上記クロック生成装置１００では、発振クロックを、ウォブル信号とほぼ周波数同期させる処理を行った後、ＬＰＰ信号に基づいて同クロックの位相を調整する処理を行うという２段階の処理にて、こうしたＬＰＰ信号に位相同期したクロックの生成を行う。具体的には、ウォブル信号と発振クロックとの周波数の差が所定の範囲内に収まる程度に小さくなった後に、ＬＰＰ信号に基づく発振クロックの位相制御を行うようにする。これは、ＬＰＰ信号の頻度がウォブル信号の頻度と比較して低いことやデータ記録時においてディスク媒体に形成されているＬＰＰが欠落するなどにより、このＬＰＰ信号に同期したクロックを生成することが困難であることによる。このため本実施形態では、ウォブル信号に基づいてクロックの粗調整を行った後に、ＬＰＰ信号に基づいて微調整を行うことで、ＬＰＰ信号に位相同期したクロックを生成する。

こうした制御を行う上記クロック生成装置１００は、図示するように、その出力するクロックの分周器１０５による分周クロックをウォブル信号と周波数同期させる第１のループＡと、同じく出力するクロックの分周クロックをＬＰＰ信号に位相同期させる第２のループＢとの２つの位相ロックループを備えている。そして、これら第１のループＡと第２のループＢとは、当該クロック生成装置１００において生成される上記クロックを出力する電圧制御発振器１１０を共有している。この電圧制御発振器１１０は、２つの制御電圧入力端子ａ、ｂを備えており、これら各制御電圧入力端子には、上記分周クロックとウォブル信号との周波数差に応じた電圧と、同分周クロックとＬＰＰ信号との位相差に応じた電圧とがそれぞれ印加される。

ここで、上記第１のループＡと第２のループＢとで共有される電圧制御発振器１１０について説明する。

図２は、電圧制御発振器１１０の構成を示す回路図である。

同図２に示すように、この電圧制御発振器１１０は、第1の電流源１１２、第２の電流源１１４、ゲイン制御回路１１５、制御電圧発生回路１１６、及びリングオシレータ１１８を備えている。

ここで、第１の電流源１１２は、制御電圧入力端子ａから入力される制御電圧に対応した制御電流にてリングオシレータ１１８を駆動するに際してのゲイン調整を行う部分である。詳しくは、この第１の電流源１１２は、ＰチャネルトランジスタＴｉｐからなる出力側電流経路及びこれに直列に接続されたスイッチＳＷｉを複数備え、これらが電源電圧ＶＤＤの電源と第１の電流源１１２の出力との間に互いに並列接続されている。ここで、スイッチＳＷｉは、上記ゲイン制御回路１１５によって電源及び出力間の導通及び遮断を制御する回路である。そして、これにより、互いに並列接続されている出力側電流経路の使用段数が設定される。

更に、第１の電流源１１２は、電源電圧ＶＤＤ及び接地間に直列接続されているＮチャネルトランジスタＴａｎ及びＰチャネルトランジスタＴａｐからなる入力側電流経路を備えている。そして、制御電圧入力端子ａを介して上記ＮチャネルトランジスタＴａｎのゲートに印加される制御電圧の大きさに応じて、これと直列に接続されたＰチャネルトランジスタＴａｐを流れる電流量を決定し、ゲートの電圧が決定する。そして、ＰチャネルトランジスタＴａｐとカレントミラー接続されたＰチャネルトランジスタＴｉｐのゲートにＰチャネルトランジスタＴａｐのゲート電圧と同じ電圧が印加される。更に、このＰチャネルトランジスタＴｉｐと並列接続されたＰチャネルトランジスタＴｉｐのゲートにも同じ電圧が印加され、ソース及びドレイン間を流れる電流量が決定される。したがって、制御電圧入力端子ａに印加される制御電圧の大きさに応じて、第１の電流源１１２から出力
される電流量が制御される。

また、第２の電流源１１４も、上記第１の電流源１１２と同様の構成を有する回路である。ただし、この第２の電流源１１４は、制御電圧入力端子ｂから入力される制御電圧に対応した制御電流にてリングオシレータ１１８を駆動するに際してのゲイン調整を行う部分である。このため、制御電圧入力端子ｂに印加される制御電圧の大きさに応じて、その出力する電流量が制御される。

ゲイン制御回路１１５は、レジスタ１１５ａに格納されるモードデータに応じて第１の電流源１１２や第２の電流源１１４を切替制御する回路である。すなわち、ゲイン制御回路１１５は、第１の電流源１１２のスイッチＳＷｉ及び第２の電流源１１４のスイッチＳＷｋを選択的に開閉することで、各制御電圧入力端子ａ、ｂへの印加電圧の変化に対する第１及び第２の電流源１１２、１１４の出力電流の変化度合いを変更する。

制御電圧発生回路１１６は、第１の電流源１１２及び第２の電流源１１４から出力される電流信号を電圧信号に変換する回路である。この制御電圧発生回路１１６は、ＮチャネルトランジスタＴ１ｎ、Ｔ２ｎ及びＰチャネルトランジスタＴ３ｐ及びＴ４ｐからなる２段のカレントミラー回路から構成されている。そして、ＰチャネルトランジスタＴ４ｐ及び２段目のカレントミラー回路に直列接続されるＮチャネルトランジスタＴ５ｎのゲートバイアス電圧をリングオシレータ１１８に出力する。

リングオシレータ１１８は、電源電圧ＶＤＤと接地との間で給電可能に接続されたインバータＩＶが奇数段直列に接続されて構成された回路である。そして、これら各インバータＩＶへ供給される電流量が、上記制御電圧入力端子ａ及び制御電圧入力端子ｂに印加される制御電圧に応じて制御される。詳しくは、上記電源電圧ＶＤＤと各インバータＩＶとの間には、ＰチャネルトランジスタＴｊｐがそれぞれ接続されており、また、各インバータＩＶと接地点との間にはＮチャネルトランジスタＴｊｎがそれぞれ接続されている。そして、上記第１の電流源１１２及び第２の電流源１１４の出力電流に応じた電圧が制御電圧発生回路１１６を介してこれらインバータＩＶへ流れ込む電流量を制御するトランジスタＴｊｐ、Ｔｊｎに印加される。

ここで、電圧制御発振器１１０の特性について説明する。

図３は、上記制御電圧入力端子ａへ印加される制御電圧と電圧制御発振器１１０の発振周波数との関係を示す図である。図３において、曲線ｆ１は、制御電圧入力端子ｂに印加される電圧が「０」とされたときの曲線である。同図３に示されるように、制御電圧入力端子ａへ印加される制御電圧が大きいほど発振周波数が上昇する。

また、曲線ｆ２〜ｆ４は、制御電圧入力端子ｂへ電源電圧ＶＤＤを印加したときについて、先の図２にした第２の電流源１１４において使用される出力側電流経路の段数がそれぞれ「１」個〜「３」個であるときについての曲線である。同図３に示すように、制御電圧入力端子ａへ印加される制御電圧が一定であるときには、第２の電流源１１４における上記出力側電流経路の使用段数が多いほど発振周波数が上昇する。

そして、制御電圧入力端子ａへ印加する制御電圧が一定という条件の下、制御電圧入力端子ｂへ印加する電圧を可変としたときの発振周波数の帯域幅は、先の図２に示した第２の電流源１１４において能動とされる出力側電流経路の段数が多いほど広くなる（ΔＡ＜ΔＢ＜ΔＣ）。

したがって、先の図２に示した第２の電流源１１４において能動とされる出力側電流経
路の段数を所定個「ｎ」に固定した場合、制御電圧入力端子ａ及び制御電圧入力端子ｂに印加される電圧を可変としたときの電圧制御発振器１１０の発振周波数帯域は、図４に斜線で示す帯域となる。

更に、制御電圧入力端子ｂに印加される電圧を「０」とする条件の下、先の図２に示した第１の電流源１１２において能動とされる出力側電流経路の段数を変更した場合の制御電圧入力端子ａへ印加する電圧と発振周波数との関係は図５に例示されるようになる。ここで、第１の電流源１１２において使用される出力側電流経路の段数は、曲線ｆ１’、曲線ｆ１、曲線ｆ１’’の順で多くなっている。同図５に示すように、第１の電流源１１２において使用される上記出力側電流経路の段数が多いほど、制御電圧入力端子aに印加する電圧の変化に対する発振周波数の上昇度合いが大きくなる。

なお、これら図３〜図５において模式的に示す性質は、制御電圧入力端子aと制御電圧入力端子ｂとの役割を逆にしたときにも同様となる。

こうした２つの制御電圧入力端子aと制御電圧入力端子ｂとを備える電圧制御発振器１１０において、本実施形態では、制御電圧入力端子ａには、先の図１に示したローパスフィルタ１４２の出力電圧Ｖａを、また、制御電圧入力端子ｂには、同図1に示したローパスフィルタ１７０の出力電圧Ｖｂをそれぞれ印加する。そしてこれにより、制御電圧入力端子ａを通じて電圧制御発振器１１０の発振するクロック（正確にはその分周クロック）をウォブル信号に周波数同期させるとともに、制御電圧入力端子ｂを通じて上記クロック（正確にはその分周クロック）をＬＰＰ信号に位相同期させる。すなわち、図６（ａ）に示すように制御電圧入力端子ａ側にて発振周波数の粗調整を行うとともに、図６（ｂ）に示すように制御電圧入力端子ｂ側にて発振周波数の微調整を行う。

次に、この電圧制御発振器１１０の発振周波数についての第１のループＡによる粗調整、及び第２のループＢによる微調整を行う回路について更に説明する。

ここではまず、上記第１のループＡについて更に説明する。

この第１のループＡでは、電圧制御発振器１１０の発振するクロックの分周クロックとウォブル信号との立ち上がりエッジ及び立ち下がりエッジのそれぞれを比較し、この比較結果に基づいて電圧制御発振器１１０を制御するものである。このように立ち上がりエッジ及び立ち下がりエッジの双方を用いるのは、以下の理由による。

図７に示されるように、レーザによって読み取られる上記ディスク媒体のウォブルに対応した信号（図７（ａ））は、上記ＲＦアンプ２０にて２値化されウォブル信号となる（図７（ｂ））。このウォブル信号はそのデューティ比が変化するため、上記分周クロックとウォブル信号との位相差に基づいて上記電圧制御発振器１１０を制御する際に、同制御がこのデューティ比の変化の影響を受けるおそれがある。

しかしながら、ウォルブ信号は、図７（ｄ）に示されるように、パルス幅Ｗｈが変化するにもかかわらず、各パルスの中心間の周期Ｔｗや位相は保持される。したがって、このパルス中心の周期Ｔｗ及び位相と、上記分周クロックのパルス中心の周期及び位相とに基づいて同電圧制御発振器１１０を制御することで、デューティ比の変化の影響を回避することができる。

具体的には、先の図１に示す第１のループＡにおいては、まず、立ち上がり比較部１２０ａ及び立ち下がり比較部１２０ｂにおいて、ウォブル信号と上記分周クロックとの立ち上がり及び立ち下がりが比較される。そして、これら比較結果に基づく信号が、チャージ
ポンプ１３０ａ及びチャージポンプ１３０ｂにて所定の出力に変換される。これら出力の変換された信号は、加算器１４０で合成され、ローパスフィルタ１４２にて平滑化された後、制御電圧として電圧制御発振器１１０の制御電圧入力端子ａに印加される。この制御電圧を通じて制御される電圧制御発振器１１０の発振するクロックの周波数は、上記分周器１０５にて分周された後、上記立ち上がり比較部１２０ａ及び立ち下がり比較部１２０ｂに入力される。こうして電圧制御発振器１１０の発振するクロック（の分周クロック）がウォブル信号に周波数同期するよう制御される。なお、この分周器１０５の分周比は「１／１８６」であり、これにより、電圧制御発振器１１０の出力信号は、「２６．１６ＭＨｚ」に制御される。

ここで、チャージポンプ１３０ａは、図８に示すように、ゲインを可変制御することのできる構成となっている。すなわち、チャージポンプ１３０ａは、上記立ち上がり比較部１２０ａの出力信号に応じた電流を出力する複数のチャージポンプユニットＣＰと、同チャージポンプユニットＣＰのうちのいくつかを選択的に駆動するゲイン切替回路１３１ａとを備える。そして、駆動されるチャージポンプユニットＣＰの段数が、このゲイン切替回路１３１ａによって切り替えられることで、チャージポンプ１３０ａのゲイン、すなわち、位相比較出力に対するチャージポンプ１３０ａの出力電流量の度合いを切り替えることができる。

図９に、立ち上がり比較部１２０ａ及びチャージポンプユニットＣＰの回路構成を例示する。図９に示されるように、チャージポンプユニットＣＰは、上記立ち上がり比較部１２０ａから出力される信号に応じた信号を出力する出力部１３２ａと、同出力部１３２ａの出力を調整するバイアス回路１３３ａとを備えている。ここで、出力部１３２ａは、ウォブル信号のパルスの立ち上がりタイミングが上記分周クロックのパルスの立ち上がりタイミングよりも早い場合に、同ウォブル信号が立ち上がったときから分周クロックが立ち上がるときまでの期間、高電位の信号を出力する（チャージ動作）。また、上記分周クロックのパルスの立ち上がりタイミングがウォブル信号のパルスの立ち上がりタイミングよりも早い場合に、分周クロックのパルスが立ち上がったときからウォブル信号が立ち上がるときまでの期間、低電位の信号を出力する（ディスチャージ動作）。

なお、チャージポンプ１３０ａにおいて、上記チャージ動作及びディスチャージ動作を行う期間が等しいときには、これらチャージ電流及びディスチャージ電流は互いに等しくなるように設定される。

一方、立ち上がり比較部１２０ａでは、上記入力されるウォブル信号及び分周クロックのパルスのいずれか一方が立ち上がってから他方が立ち上がるまでの期間、チャージポンプ１３０ａを介して所定の出力信号を出力するための制御を行う。まず、ウォブル信号及び分周クロックはそれぞれ別のフリップフロップ（Ｆ／Ｆ）に入力される。そして、入力されるパルスの立ち上がりに同期してこれらフリップフロップから「Ｈ」レベル信号が出力される。また、２つのフリップフロップに入力されるパルスが両方とも立ち上がったときに、これら２つのフリップフロップをリセットすることで、チャージポンプ１３０ａから上記信号の出力が中断される。

なお、先の図１に示した立ち下がり比較部１２０ｂ及びチャージポンプ１３０ｂは、上記立ち上がり比較部１２０ａ及びチャージポンプ１３０ａとそれぞれ同一の構成を有している。そして、図１に示されるように、立ち下がり比較部１２０ｂには、立ち上がり比較部１２０ａに入力される信号がインバータを介して反転されて入力されることで、立ち下がりが検出される。

図１０に、立ち上がり比較部１２０ａ及び立ち下がり比較部１２０ｂに入力される信号
と、加算器１４０の出力との関係を示す。図１０に示されるように、分周クロックの立ち上がり及び立ち下がり（図１０（ｂ））とウォブル信号のパルスの立ち上がり及び立ち下がりとが等しい場合（図１０（ａ）のβ）には、上記加算器１４０からの出力はほぼ「０」となる。

これに対して、分周クロックのパルス幅よりもウォブル信号のパルス幅が狭まった場合（図１０（ａ）のα）には、分周クロックが立ち上がってからウォブル信号のパルスが立ち上がるまでの期間、上記加算器１４０から低電位の信号が出力される（ディスチャージ動作がなされる）（図１０（ｃ）のα）。また、ウォブル信号のパルスが立ち下がってから分周クロックが立ち下がるまでの期間、上記加算器１４０から高電位の信号が出力される（チャージ動作がなされる）（図１０（ｃ）のα）。そして、これら分周クロックが立ち上がってからウォブル信号のパルスが立ち上がるまでの期間と、ウォブル信号のパルスが立ち下がってから分周クロックが立ち下がるまでの期間とは互いに等しいため、これらディスチャージ電流とチャージ電流とは互いに等しくなる。

一方、分周クロックのパルス幅よりもウォブル信号のパルス幅が広がった場合（図１０（ａ）のγ）には、ウォブル信号のパルスの立ち上がりから分周クロックの立ち上がるまでの期間、上記加算器１４０から高電位の信号が出力される（チャージ動作がなされる）（図１０（ｃ）のγ）。また、分周クロックの立ち下がりからウォブル信号のパルスが立ち下がるまでの期間、上記加算器１４０から低電位の信号が出力される（ディスチャージ動作がなされる）（図１０（ｃ）のγ）。そして、これらウォブル信号のパルスの立ち上がりから分周クロックの立ち上がるまでの期間と、分周クロックの立ち下がりからウォブル信号のパルスが立ち下がるまでの期間とは互いに等しいため、これらチャージ電流とディスチャージ電流とは互いに等しくなる。

このように、パルス中心が等しい場合には、チャージポンプ１３０ａ及び１３０ｂにおいて、チャージ電流及びディスチャージ電流は等しくなる。したがって、ウォブル信号のパルス及び分周クロックのパルスの各パルス幅の差異に関係なく、ウォブル信号及び分周クロックのパルスの中心が一致するように制御される。

次に、上記電圧制御発振器１１０の発振するクロックの分周クロックをＬＰＰ信号に位相同期させる回路である先の図１に示した第２のループＢについて更に説明する。

この第２のループＢにあっては、まず、ＬＰＰ信号が検出されるであろう時期を予測することで、クロック生成装置１００に入力されるＬＰＰ信号とノイズとを区別する処理がなされる。すなわち、指令部１７２において、記録開始時にＬＰＰ信号がはじめて検出された時が記憶されるとともに、例えばクロック生成装置１００の出力するクロックをカウントするなどして、ＬＰＰ信号が検出されてから次のＬＰＰ信号が検出されるまでの期間を推定する。そして指令部１７２では、ＬＰＰ信号が検出されるであろう時期に同期して所定周期毎にウィンドウパルスを出力する。このウィンドウパルスのパルス幅は、ＬＰＰ信号が検出される可能性のある時期をカバーする時間幅を有している。一方、ＬＰＰ出力部１７４では、このウィンドウパルスの入力されている期間において、ＬＰＰ信号が検出されたときにのみ同ＬＰＰ信号が出力される。これによりノイズをＬＰＰ信号と誤検出することを回避することができるようになる。

このＬＰＰ出力部１７４から出力されたＬＰＰ信号は、電圧制御発振器１１０の発振するクロックが分周器１７６にて分周された分周クロックと位相比較回路１５０にてその位相が比較される。この比較結果に基づく信号は、チャージポンプ１６０にて所定の出力レベルに変換された後、ローパスフィルタ１７０で平滑化される。そして、ローパスフィルタ１７０の出力する制御電圧信号は、上記電圧制御発振器１１０の制御電圧入力端子ｂに
印加される。

上記分周器１７６の分周比は、「１／２９７６」であるものの、上記ＬＰＰ信号と比較して所定の位相だけずれたクロックを生成出力するようになっている。そして、位相比較回路１５０では、上記ＬＰＰ出力部１７４からＬＰＰ信号が出力されているときのみ、同ＬＰＰ信号と分周器１７６によって分周された分周クロックとの比較に基づく信号を出力する。このため、位相比較回路１５０では、電圧制御発振器１１０の発振するクロックを分周比「１／２９７６」にて分周した分周クロックとＬＰＰ信号とを比較することとなる。そしてこれにより、電圧制御発振器１１０の発振するクロックの周波数が「２６．１６ＭＨｚ」に制御される。

これらＬＰＰ信号と分周クロックとの比較は、詳しくは、上記分周器１７６を介して電圧制御発振器１１０から位相比較回路１５０に入力されるパルスの立ち上がりが、同位相比較回路１５０に入力されるＬＰＰ信号のパルスの中心と一致するように制御される。ちなみに、このような制御を行うためのＬＰＰ出力部１７４や、位相比較回路１５０等は、図１１に例示されるような構成を有する。なお、図１１において位相比較回路１５０の出力側に接続されるチャージポンプユニットＣＰは、上記チャージポンプ１６０内に備えられるものである。このチャージポンプ１６０は、先の図８に示したチャージポンプ１３０ａと同様の構成を有する。

ここで、先の図１に示したウィンドウパルスやＬＰＰ信号、更には分周器１７６から出力される分周クロック、チャージポンプ１６０の出力の関係を図１２に示す。

すなわち、上記ＬＰＰ出力部１７４にウィンドウパルスが入力されていない期間（図１２（ａ））おいては、ノイズが混入した（図１２（ｂ））としてもこれが位相比較回路１５０に出力されることはない。これに対して、ウィンドウパルス（図１２（ａ））がＬＰＰ出力部１７４に入力されているときに、ＬＰＰ信号が入力される（図１２（ｂ））と、同ＬＰＰ信号が上記位相比較回路１５０に出力される。これにより、上記チャージポンプ１６０では、位相比較回路１５０にＬＰＰ信号が入力されてから分周クロック（図１２（ｃ））のパルスが立ち上がるまでの期間、高電位の信号を出力する（図１２（ｄ））。そして、ＬＰＰ信号のパルスが入力されている期間であって、且つ分周クロックのパルスが立ち上がっている（図１２（ｃ））期間、上記チャージポンプ１６０は低電位の信号を出力する。

ちなみに、このチャージポンプ１６０は、チャージ動作及びディスチャージ動作を行う時間が等しいときには、これらチャージ電流及びディスチャージ電流が等しくなるように設定されている。これにより、分周クロックの立ち上がりエッジがＬＰＰ信号の中心にきたときにチャージ時間及びディスチャージ時間が等しくなるために、これらチャージ電流及びディスチャージ電流が等しくなることとなる。こうして、チャージポンプ１６０の出力信号に基づいて、電圧制御発振器１１０は、分周器１７６の分周クロックのパルスの立ち上がりがＬＰＰ信号のパルスの中心と一致するように制御される。

特に、この第２のループＢによる微調整によって、電圧制御発振器１１０の発振するクロックは、ウォブル信号とほぼ周波数同期しつつも、ＬＰＰ信号に位相同期したものとなる。このため、先の図７（ｃ）に示すＬＰＰ信号と図７（ｂ）に示したウォブル信号の中心とが図７（ｄ）に示すように変動したとしても、電圧制御発振器１１０の発振するクロックは、ＬＰＰ信号に位相同期したものに制御されることとなる。

次に、これら第１のループＡ及び第２のループＢを用いて、ウォブル信号とほぼ周波数同期させた後、ＬＰＰ信号に位相同期させるという粗調整及び微調整の２段階の処理を行
う回路について説明する。

図１に示すように、上記粗調整及び微調整を行うための回路として、本実施形態では、第１のモニタ回路１８０、第２のモニタ回路１８２、制御回路１８６を備えている。

ここで、第１のモニタ回路１８０は、ウォブル信号と分周器１０５にて分周された分周クロックとを取り込み、第１のループＡによるこれらウォブル信号と分周クロックとの周波数同期が完了したか否かをモニタする回路である。

また、第２のモニタ回路１８２は、ＬＰＰ信号及び分周器１７６にて分周された分周クロックとを取り込み、第２のループＢによるこれらＬＰＰ信号と分周クロックとの状態をモニタする回路である。

更に、制御回路１８６は、これら第１のモニタ回路１８０、第２のモニタ回路１８２からの信号に応じて、上記粗調整及び微調整を行うべく、第１のモニタ回路１８０、第２のモニタ回路１８２を制御する回路である。

次に、こうした構成を有するデータ記録制御装置にあって、光ディスク１がＤＶＤ＋Ｒ／ＲＷであるときに、データの記録動作を行う際に用いる回路について説明する。

この光ディスク１としてのＤＶＤ＋Ｒ／ＲＷには、同ディスク内の案内溝として機能するプリグルーブが螺旋状に形成されている。このプリグルーブは、光ディスク１上を蛇行しつつ形成されている。この蛇行（ウォブル）成分の有する信号は、「８１７．５ｋＨｚ」の周波数を有する。そして、上記クロック生成装置１００では、ウォブル信号の周波数が分周比「１／３２」で分周されたクロックを生成する。

すなわち、本実施形態では、光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合には、上記第１のループＡを用いて、電圧制御発振器１１０の出力するクロックをＤＶＤ＋Ｒ／ＲＷのウォブル信号に同期させる。詳しくは、分周器１０５の分周比を「１／３２」に設定することで、「８１７．５ｋＨｚ」のウォブル信号に基づき電圧制御発振器１１０の発振するクロックの周波数を「２６．１６ＭＨｚ」に制御する。そして、この際、上記第２のループＢにおいては、電圧制御発振器１１０の制御電圧入力端子ｂに一定電圧を印加することで開ループ制御とする。

こうした制御を行うべく、本実施形態では、上記第２のループＢのローパスフィルタ１７０へ一定電圧を出力する電圧発生回路１８４と、同電圧発生回路１８４及びローパスフィルタ１７０間を導通及び遮断する切替回路１８５とを備えている。ここで、電圧発生回路１８４は、所定の直流電圧を発生する回路である。また、切替回路１８５は、上記制御回路１８６によって制御される回路である。

ここで、光ディスク１がＤＶＤ−Ｒ／ＲＷであるとき、及びＤＶＤ＋Ｒ／ＲＷであるときのそれぞれについて、クロック生成装置１００におけるクロックの生成にかかる制御を、上記制御回路１８６による制御を中心に説明する。

この一連の処理においては、まず当該クロック生成装置１００の外部にあって、データ記録制御装置の各部制御を統括するマイクロコンピュータ等から制御回路１８６に、光ディスク１がＤＶＤ−Ｒ／ＲＷであるかＤＶＤ＋Ｒ／ＲＷであるかを示すモード信号が入力される。更に、このマイクロコンピュータ等から、先の図２に示した電圧制御発振器１１０のゲイン制御回路１１５内のレジスタ１１５ａに、モードデータが書き込まれる。このモードデータに基づき、電圧制御発振器１１０では、光ディスク１がＤＶＤ−Ｒ／ＲＷで
あるかＤＶＤ＋Ｒ／ＲＷであるかに応じてそれに適したゲイン（駆動能力）となるように第１の電流源１１２及び第２の電流源１１４の出力側電流経路の使用段数が設定されることとなる。

また、図１に示す制御回路１８６では、チャージポンプ１３０ａ、１３０ｂ、を、光ディスク１に適した駆動能力に設定する。この制御回路１８６による各チャージポンプ１３０ａ、１３０ｂの駆動能力の設定は、先の図８に示したゲイン切替回路やそれに相当する回路に対して指令信号を出力することで行う。

更に、制御回路１８６では、電圧発生回路１８４の出力する電圧をローパスフィルタ１７０に印加するように切替回路１８５を切り替えると共に、チャージポンプ１６０を非駆動状態とする。すなわち、先の図８に示す構成と同様の構成を有するチャージポンプ１６０において、全てのチャージポンプユニットＣＰへイネーブル信号を印加しないことにより、これら全てを非駆動状態とする。

これら一連の処理によってクロック生成装置１００における初期設定が終了される。以下、こうした初期設定の後に行われる発振クロックの生成態様について、光ディスク１がＤＶＤ−Ｒ／ＲＷである場合と、ＤＶＤ＋Ｒ／ＲＷである場合とについてそれぞれ説明する。
＜光ディスク１がＤＶＤ−Ｒ／ＲＷである場合＞
まず、ウォブル信号が当該クロック生成装置１００に入力されると、上記第１のループＡでは、電圧制御発振器１１０の発振するクロック（実際にはそれが分周器１０５にて分周された分周クロック）とウォブル信号との周波数同期が取られる。この際、第２のループＢにおいてはチャージポンプ１６０が非駆動状態とされており、電圧制御発振器１１０の制御電圧入力端子ｂには上記電圧発生回路１８４からの直流電圧、すなわち、一定電圧が印加される。このため、この時点では第２のループＢは開ループ制御となり、無効とされている。

そして、第１のループＡにおいて、電圧制御発振器１１０の発振するクロックの分周クロックとウォブル信号との周波数の差が所定の範囲内に収まったことが第１のモニタ回路１８０を通じて検知されると、制御回路１８６では、第２のループＢを閉ループ制御に切り替え有効に動作させる。すなわち、チャージポンプ１６０内の所定個のチャージポンプユニットＣＰを駆動状態とするとともに、上記ローパスフィルタ１７０へ電圧発生回路１８４からの電圧が印加されないように切替回路１８５を切り替える。これにより、電圧制御発振器１１０の制御電圧入力端子ｂに電圧制御発振器１１０の発振するクロック（実際にはそれが分周器１７６にて分周された分周クロック）とＬＰＰ信号との位相差に応じた電圧が印加されるようになる。

また、制御回路１８６では、この切り替えとともに、上記チャージポンプ１３０ａ、１３０ｂの駆動能力を下げる制御を行う。これは、ウォブル信号と発振クロックとの周波数の差が小さくなった後に、第１のループＡ側の重みを第２のループＢ側よりも軽くするためである。すなわち、ウォルブ信号に対する周期がほぼ完了した後は、第１のループＡ側の影響を受けにくくなり、第２のループＢによる発振クロックの微調整を適切に行うことができる。

更に、上述のように第１のループＡに基づく粗調整が行われている間、電圧発生回路１８４からの電圧を電圧制御発振器１１０の制御電圧入力端子ｂに印加することで、第２のループＢによる微調整への切替の円滑化を図る。すなわち、チャージポンプ１６０を非駆動状態から駆動状態へ切り替えることで電圧制御発振器１１０の制御電圧入力端子ｂに印加される電圧値が急変することによる発振周波数の急変を回避する。

なお、電圧発生回路１８４に基づく制御電圧入力端子ｂへの印加電圧は、第２のループＢによって電圧制御発振器１１０の発振するクロックとＬＰＰ信号との位相同期が取られたときに制御電圧入力端子ｂに印加されると想定される電圧と略等しくなるように設定することが望ましい。これにより、チャージポンプ１６０を非駆動状態から駆動状態へ切り替えることに起因する電圧制御発振器１１０の制御電圧入力端子ｂに印加される電圧値の変化を極力抑制することができる。

また、この電圧発生回路１８４に基づく制御電圧入力端子ｂへの印加電圧は、制御電圧入力端子ｂに印加される電圧の最大値と最小値との略中間とされることが望ましい。
＜光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合＞
まず、ウォブル信号が当該クロック生成装置１００に入力されると、上記第１のループＡでは、電圧制御発振器１１０の発振するクロック（実際にはそれが分周器１０５にて分周された分周クロック）とウォブル信号との周波数同期が取られる。一方、第２のループＢにおいてはチャージポンプ１６０が非駆動状態とされており、電圧制御発振器１１０の制御電圧入力端子ｂには上記電圧発生回路１８４からの直流電圧、すなわち、一定電圧が印加される。こうして、光ディスク１がＤＶＤ＋Ｒ／ＲＷであると、第２のループＢは開ループ制御となる。

なお、この光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合には、光ディスク１がＤＶＤ―Ｒ／ＲＷである場合と比較して、第１のループＡのゲインを異ならしめる。すなわち、これらのウォブル信号にはその周波数等に差異があるために、異なるゲインによってより適切な制御を行うことができる。例えば、ＤＶＤ―Ｒ／ＲＷのウォブル信号はＤＶＤ＋Ｒ／ＲＷのウォブル信号よりも周波数が低いために、上記第１のループＡの周波数差が所定の範囲に収まるまでのゲインは、ＤＶＤ―Ｒ／ＲＷの場合をＤＶＤ＋Ｒ／ＲＷの場合より高くすることが望ましい。

このゲイン調整は、上記電圧制御発振器１１０やチャージポンプ１３０ａ、１３０ｂのゲイン（駆動能力）の調整によって行うことができる。

更に、電圧発生回路１８４では、異なる複数の電圧を発生するようにしてもよい。これにより、光ディスク１がＤＶＤ―Ｒ／ＲＷであるか、ＤＶＤ＋Ｒ／ＲＷであるかに応じてより適切な制御を行うことができる。

以上説明した本実施形態によれば以下の効果が得られるようになる。

（１）光ディスク１がＤＶＤ―Ｒ／ＲＷであるときには第１のループＡ及び第２のループＢを用いて記録クロックを生成するとともに、光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合には、第１のループＡを用いて記録クロックを生成した。これにより、光ディスク１に応じてそれぞれ適切なクロックを生成することができるようになる。

（２）光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合には、電圧制御発振器１１０の制御電圧入力端子ｂに一定電圧を加えた。これにより、光ディスク１がＤＶＤ―Ｒ／ＲＷである場合に適用されるクロック生成装置を用いて、光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合にもクロックを適切に生成することができるようになる。しかも、この電圧制御発振器１１０の制御電圧入力端子ｂに印加する電圧を調整することで、光ディスク１がＤＶＤ＋Ｒ／ＲＷである場合のクロックの生成に際しての制御パラメータを増加させることができ、ひいては同クロック生成に際しての自由度を高めることもできる。

（３）光ディスク１がＤＶＤ―Ｒ／ＲＷであるときとＤＶＤ＋Ｒ／ＲＷであるときとで
、電圧制御発振器１１０の駆動能力やチャージポンプ１３０ａの駆動能力を異ならしめた。これにより、これらのウォブル信号の周波数等に差があっても、クロック生成に際してそれぞれ適切なフィードバック制御を行うことができる。

（４）光ディスク１がＤＶＤ―Ｒ／ＲＷであるときとＤＶＤ＋Ｒ／ＲＷであるときとで、分周器１０５や分周器１７６の分周比を異ならしめた。詳しくは、光ディスク１がＤＶＤ―Ｒ／ＲＷであるときに、ＤＶＤ＋Ｒ／ＲＷであるときよりも分周器１０５や分周器１７６の分周比を小さく設定した。これにより、各ウォブル信号から適切な記録クロックを生成することができる。

（５）第１のループＡと第２のループＢとで電圧制御発振器１１０を共有した。これにより、回路規模を低減することができる。

（６）電圧制御発振器１１０が第１の電流源１１２や第２の電流源１１４を備える構成とすることで、当該電圧制御発振器１１０の特性を可変とすることができる。

（７）第１のループＡの備えるチャージポンプ１３０ａ、１３０ｂのゲインを可変とする構成とするとともに、このゲインを粗調整から微調整へ切り替える際に低下させるようにした。これにより、第２のループＢによる微調整を好適に行うことができるようになる。

（８）ＬＰＰ信号が検出される時期を指令部１７２で予測し、この予測される時期にのみ位相比較回路１５０での処理が許可されるために、ノイズをＬＰＰ信号と誤認することを回避することができるようになる。

（９）電圧制御発振器１１０の発振するクロックの分周クロックとウォブル信号との両パルスの立ち上がり及び立ち下がりをそれぞれ比較することで、再生されるウォブル信号のデューティ比の変化の影響を排除して電圧制御発振器１１０を制御することができる。

なお、上記実施形態は、以下のように変更して実施してもよい。

・上記第１のループＡに入力される信号としては、ウォブル信号に限らず、その分周信号でもよい。

・上記第２のループＢに入力される信号としては、ＬＰＰ信号に限らず、その分周信号でもよい。

・電圧制御発振器１１０の構成は、図２に例示したものに限らない。例えばリングオシレータ１１８の各インバータＩＶへの給電量を制御する電流制御素子としては、Ｎチャネルトランジスタ及びＰチャネルトランジスタからなるものに限らない。

・電圧制御発振器１１０のゲインをレジスタ１１５ａによる初期設定としたが、これに限らず、クロック生成装置の動作中においても可変とする構成としてもよい。こうした構成は、クロック生成装置を、角速度一定のデータ記録装置に適用する場合には、特に有効である。

・立ち上がり比較部１２０ａ及び立ち下がり比較部１２０ｂ、位相比較回路１５０、チャージポンプ１３０ａ、１３０ｂ、１６０の構成としては、先の図８及び図９及び図１１に例示したものに限られない。

・ウォブル信号に周波数同期したクロックを生成する第１のループＡにおけるウォブル信号と電圧制御発振器１１０の発振するクロックとの比較態様は、上記立ち上がり及び立ち下がりの両方を比較するものに限られない。例えば、立ち上がりのみを用いて、ウォブル信号とほぼ同期した信号を生成するようにしてもよい。

・例えばノイズをＬＰＰ信号と誤検出することがない場合等においては、先の図１に示した指令部１７２においてウィンドウパルスを生成する処理を省略してもよい。

・第１のループＡと第２のループＢとで電圧制御発振器を共有する構成にも限らない。すなわち、第１のループＡと第２のループＢとで各別の電圧制御発振器を備える構成としてもよい。こうした場合であれ、上記実施形態に準じた態様にて第２のループＢの制御電圧入力端子へ印加する電圧を切り替えることで、第２のループＢを開ループ制御から閉ループ制御に切り替える際の電圧制御発振器の発振周波数の変化を抑制することはできる。

・分周器１０５、１７６の分周比は、上記実施形態で例示したものに限らない。例えば記録動作を制御する実際のクロックとしてウォブルの１周期に「１８６」パルスが要求されているときであっても、例えば分周比を「３７２」に設定することもできる。こうした設定を行うことで、データの記録制御に際しての様々な要求に的確に応じることができる。

・データ記録制御装置の構成は、図１に例示するものに限らない。

本発明にかかるＰＬＬ回路の一実施形態の構成を示すブロック図。 同実施形態における電圧制御発振器の構成を示す回路図。 同実施形態における電圧制御発振器の特性を示す図。 同実施形態における電圧制御発振器の特性を示す図。 同実施形態における電圧制御発振器の特性を示す図。 同実施形態における電圧制御発振器の特性を示す図。 ウォブル信号及びＬＰＰ信号の特性を示すタイムチャート。 同実施形態のチャージポンプの構成を示す図。 同実施形態の立ち上がり比較部及びチャージポンプユニットの構成を示す回路図。 同実施形態においてウォブル信号と周波数同期したクロックの生成態様を示すタイムチャート。 同実施形態の位相比較回路及びチャージポンプユニットの構成を示す回路図。 同実施形態におけるＬＰＰ信号と位相同期したクロックの生成態様を示すタイムチャート。 ＤＶＤにおいて変調されたデータのフォーマットを示す図。 ＤＶＤ―Ｒ及びＤＶＤ＋Ｒのウォブル信号を示すタイムチャート。

符号の説明

１…光ディスク、１０…光学ヘッド、２０…ＲＦアンプ、１００…クロック生成装置、１０５…分周器、１１０…電圧制御発振器、１１２、１１４…電流源、１１５…ゲイン制御回路１１５ａ…レジスタ、１１６…制御電圧発生回路、１１８…リングオシレータ、１２０ａ、１２０ｂ…比較部、１３０ａ、１３０ｂ…チャージポンプ、１３１ａ…ゲイン切替回路、１３２ａ…出力部、１３３ａ…バイアス回路、１４０…加算器、１４２…ローパスフィルタ、１５０…位相比較回路、１６０…チャージポンプ、１７２…指令部、１７４…ＬＰＰ出力部、１７６…分周器、１８０、１８２…モニタ回路、１８４…電圧発生回路
、１８５…切替回路、１８６…制御回路。

Claims (6)

1. 第１ディスクより取り出される第１ウォブル信号にランドプリピット信号が重畳された第１の基準信号と、第２ディスクより取り出される第２ウォブル信号に位相変調が施された第２の基準信号とのいずれか一方を取り込んで、発振クロックを出力する電圧制御発振器（１１０）と、
   前記第１ウォブル信号及び前記第２ウォブル信号のいずれかに応じて前記電圧制御発振器の発振クロックの周波数及び位相の少なくとも一方を制御する第１のループと、
   前記ランドプリピット信号に応じて前記電圧制御発振器の発振クロックの周波数及び位相の少なくとも一方を制御する第２のループと、
   を備えるＰＬＬ回路であって、
   前記第１の基準信号が与えられたとき、前記第の１ループは、前記第１ウォブル信号に応じて前記発振クロックの周波数および位相の少なくとも一方を制御し、前記第２のループは、前記ランドプリピット信号に応じて前記発振クロックの周波数および位相の少なくとも一方を制御し、
   前記第２の基準信号が与えられたとき、前記第の１ループは、前記第２ウォブル信号に応じて前記発振クロックの周波数および位相の少なくとも一方を制御し、前記第２のループは、無効とされていることを特徴とするＰＬＬ回路。
2. 請求項１に記載のＰＬＬ回路において、
   前記第２のループは、
   前記第１の基準信号が与えられたとき、前記第１の基準信号と前記発振クロックとの位相差に応じた電圧を前記電圧制御発振器へ与え、
   前記第２の基準信号が与えられたとき、一定の電圧を前記電圧制御発振器へ与えることを特徴とするＰＬＬ回路。
3. 請求項１又は２に記載のＰＬＬ回路において、
   前記第１のループは、
   前記第１ウォブル信号と前記発振クロックとの位相差、及び前記第２ウォブル信号と前記発振クロックとの位相差のいずれかに応じた信号を出力する位相比較回路と、
   前記位相比較回路の出力に応じて電流を制御するチャージポンプと、を備え、
   前記チャージポンプは、駆動能力の切り替えが可能な構成を有することを特徴とするＰＬＬ回路。
4. 請求項１〜３のいずれかに記載のＰＬＬ回路において、
   前記発振クロックを分周する分周器を更に備え、
   前記第１の基準信号が与えられたときと前記第２の基準信号が与えられたときとで前記分周器の分周比率を変更することを特徴とするＰＬＬ回路。
5. 請求項１〜４のいずれかに記載のＰＬＬ回路において、
   前記電圧制御発振器は、
   前記制御電圧の変化に対する前記発振クロックの周波数及び位相の少なくとも一方の変化の度合いが変更可能に設定されてなることを特徴とするＰＬＬ回路。
6. 請求項１〜５のいずれかに記載のＰＬＬ回路において、
   前記電圧制御発振器は、
   前記第１及び第２のループに対応した２つの入力端子と、
   これら２つの入力端子への印加電圧に応じて発振出力するリングオシレータと、を有し、
   前記第１のループは、前記第１ウォブル信号と前記発振クロックとの位相差、及び前記
   第２ウォブル信号と前記発振クロックとの位相差のいずれかに応じた電圧を前記電圧制御発振器の一方の入力端子に与え、
   前記第２のループは、前記ランドプリピット信号と前記発振クロックとの位相差に応じた電圧を前記電圧制御発振器の他方の入力端子に与えることを特徴とするＰＬＬ回路。

Images