JP2002252551A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】 【課題】汎用性に優れた電圧制御発振器を提供する。 【解決手段】奇数個のインバータＩＶによって構成され
るリングオシレータ１７１は、電源ＶＤＤ及び接地間で
給電されるとともに、その給電量がＶＣＯ１７０へ入力
される２つの制御信号によって制御される。すなわち、
入力端子ａからの制御信号によってトランジスタＴ１ａ
及びトランジスタＴ２ａが制御されることで、各インバ
ータＩＶ及び電源間と各インバータＩＶ及び接地間との
導通が制御される。一方、入力端子ｂからの制御信号に
よってトランジスタＴ１ｂ及びトランジスタＴ２ｂが制
御されることで、各インバータＩＶ及び電源間と各イン
バータＩＶ及び接地間との導通が制御される。これらト
ランジスタＴ１ａ及びＴ２ａは、トランジスタＴ１ｂ及
びＴ２ｂよりも電流の駆動能力の大きなトランジスタで
構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＰＬＬ（Ph
ased Locked Loop）等で用いられる電圧制御発振器に関
する。

【０００２】

【従来の技術】周知のように、基準となるパルス信号に
同期したクロックを生成する手法としてＰＬＬが用いら
れている。このＰＬＬは、基準となるパルス信号とこの
ＰＬＬによって生成されるクロックとを比較する位相比
較器と、同位相比較器の比較結果に応じた直流電圧を出
力するローパスフィルタと、同ローパスフィルタから出
力される直流電流を制御電圧として上記クロックを生成
する電圧制御発振器とを備えている。そして、電圧制御
発振器の生成するクロックと基準信号との周波数及び位
相差に基づく信号が上記制御電圧として、同電圧制御発
振器に印加されることでフィードバック制御がなされ
る。

【０００３】ここで用いられる電圧制御発振器は、上記
制御電圧に応じてその発振するクロックの周波数を可変
とすることのできる発振器である。こうした電圧制御発
振器を用いて様々な周波数信号と同期したクロックを生
成することができるようになる。

【０００４】

【発明が解決しようとする課題】ところで、上記電圧制
御発振器を用いることで、基準となるパルス信号に同期
したクロックを生成することができるようになるとはい
え、用いられる状況に応じて適宜設定された電圧制御発
振器を用いる必要があり、電圧制御発振器としての汎用
性に乏しいきらいがあった。

【０００５】すなわち、広帯域の電圧制御発振器を用い
ると、様々な周波数のクロックを生成することができる
とはいえ、狭帯域における微妙な周波数及び位相調整の
所望される状況においては、その使用が不適切なものと
なる。一方、狭帯域の電圧制御発振器は、同帯域内での
微妙な周波数及び位相調整には適しているものの、広帯
域の周波数及び位相調整には適さない。

【０００６】特に、近年、１つの回路内に様々な機能を
持たせる集積回路が製造されている状況において、同電
圧制御発振器をこうした集積回路に作り込む場合には、
こうした電圧制御発振器の汎用性の問題は無視できない
ものとなってきている。

【０００７】本発明は上記実情に鑑みてなされたもので
あり、その目的は、汎用性に優れた電圧制御発振器を提
供することにある。

【０００８】

【課題を解決するための手段】この発明は、制御電圧入
力端子に入力される直流電圧に応じてその出力パルスの
周波数を可変制御する電圧制御発振器において、前記制
御電圧入力端子としての２つの各別の制御電圧入力端子
と、リングオシレータとを備え、該リングオシレータ
は、前記２つの制御電圧入力端子に各々対応して異なる
駆動電流にて制御されることで、汎用性に優れた電圧制
御発振器を実現するものである。

【０００９】

【発明の実施の形態】以下、本発明にかかる電圧制御発
振器をＤＶＤ−Ｒ（Digital Versatile DiscRecordabl
e）のデータ記録装置に備えられたシステムクロック発
生部に適用した一実施形態について、図面を参照しつつ
説明する。

【００１０】図１は、上記データ記録装置の全体構成を
示すブロック図である。

【００１１】このデータ記録装置の記録媒体となる光デ
ィスク１は、データを書き込む（記録する）ことが可能
な光ディスクであるＤＶＤ−Ｒディスクである。この光
ディスク１には、光ディスク１内の案内溝として機能す
るプリグルーブが螺旋状に形成されているとともに、螺
旋状に形成されたプリグルーブに近接してランドプリピ
ット（以下、ＬＰＰ）が形成されている。

【００１２】このうち、上記プリグルーブは、光ディス
ク１上を蛇行しつつ形成されている。この蛇行（ウォブ
ル）成分の有する信号は、「１４０．６ｋＨｚ」の周波
数を有し、このウォブル信号には、絶対時間やディスク
の仕様等の情報が含まれている。これにより、光ディス
ク１へのデータの記録時には、この絶対時間情報を読み
出すことで、光ディスク１上での位置を把握しつつデー
タの記録を行うことが可能となる。

【００１３】また、上記ＬＰＰは、光ディスク１に螺旋
状に形成されている各プリグルーブに沿って所定の間隔
で形成されている。この間隔は、上記ウォブル信号の約
１６パルスに１パルスの割合の信号が得られる間隔に設
定されている。このＬＰＰの再生に基づいて得られる信
号がＬＰＰ信号である。

【００１４】一方、この光ディスク１を対象とした上記
データ記録装置は、外部から入力されたデータを所定の
フォーマットにエンコードするエンコーダ１０、同エン
コーダ１０でエンコードされたデータに対応したレーザ
を出力するための駆動信号を生成するレーザ駆動部２
０、同駆動信号に基づいて光ディスク１にレーザを照射
する光学ヘッド３０を備えている。

【００１５】ここで、光学ヘッド３０は、記録時のデー
タに応じてそれぞれ高出力レーザ及び低出力レーザを光
ディスク１に形成された上記プリグルーブの中心（記録
層）に選択的に照射する１本のレーザ源と、同プリグル
ーブの両端に低出力のレーザを照射する再生専用の２本
のレーザ源とを備えている。そして、記録時には、これ
ら３本のレーザ源のうち、出力の切替可能な１本のレー
ザ源によって、記録を所望するデータに応じて上記レー
ザ駆動部２０によって生成される駆動信号に基づいたレ
ーザが照射される。

【００１６】更に、光学ヘッド３０は、これらレーザの
光ディスク１上での反射光を受光する受光部を備えてい
る。これら受光部は、上記切替可能なレーザ源からプリ
グルーブの中心に照射されたレーザの反射光を受光する
素子と、上記２本の再生専用のレーザの反射光を受光す
る素子とからなる。そして、２本の再生専用のレーザの
反射光を受光する素子では、プリグルーブの両端から反
射されるレーザが受光され、これに基づいて上記ウォブ
ル信号やＬＰＰ信号が検出される。

【００１７】また、上記データ記録装置は、光ディスク
１を回転させるスピンドルモータ４０や、同スピンドル
モータ４０を線速度一定に制御するスピンドルサーボ４
１を備えている。このスピンドルサーボ４１によるスピ
ンドルモータ４０の線速度一定制御は、例えば、光ディ
スク１上に形成されている上記ウォブル信号に基づいて
行われる。

【００１８】こうしたウォブル信号等、光ディスク１上
に予め記録されている情報を読み出すべく、上記データ
記録装置は、光学ヘッド３０において受光された反射光
から２値のディジタル信号を生成するＲＦアンプ５０
や、同ＲＦアンプ５０において生成されたディジタル信
号をデコードするデコーダ５１を備えている。そして、
このデコーダ５１においてデコードされたウォブル信号
に基づいてスピンドルサーボ４１では、スピンドルモー
タ４０を線速度一定にて制御する。

【００１９】また、光ディスク１の回転の微妙な変化等
に追従してデータの記録を行うために、上記データ記録
装置では、上記エンコーダ１０からレーザ駆動部２０へ
のデータの出力動作等のタイミングをとるために用いる
システムクロックを、上記ＬＰＰ信号に同期したものに
している。詳しくは、ＬＰＰ信号の周波数を分周比「１
／５９５２」で分周することで、各ＬＰＰ信号のパルス
間に、５９５２のパルスを有するシステムクロックを生
成する。これにより、システムクロックは、「５２．３
２ＭＨｚ」の周波数を有する信号となる。

【００２０】ただし、上述したように、ＬＰＰ信号は、
ウォブル信号の約１６パルスに１パルスの割合で得られ
るものであるため、その頻度が低く、このＬＰＰ信号に
同期したシステムクロックを生成することは困難なもの
となる。更には、データ記録時において光ディスク１に
形成されているＬＰＰが欠落することがある。このた
め、上記ウォブル信号の約１６パルスに１パルスの割合
で定期的に上記ＬＰＰ信号が得られるわけではないた
め、同ＬＰＰ信号に同期したクロックを生成することは
いっそう困難なものとなる。

【００２１】そこで、上記データ記録装置では、システ
ムクロックの生成を次の２段階で行う。すなわち、シス
テムクロックを、ウォブル信号とほぼ周波数同期させた
後、ＬＰＰ信号に基づいて同クロックの位相調整を行
う。このように、ウォブル信号に基づいて大きく同期を
とった後に、ＬＰＰ信号に基づいて微調整を行うこと
で、システムクロックを光ディスク１の回転を正確に反
映したクロックとすることができる。

【００２２】具体的には、上記データ記録装置は、ウォ
ブル信号と周波数同期したクロックを生成する第１のＰ
ＬＬ部Ａと、ＬＰＰ信号と位相同期したクロックを生成
する第２のＰＬＬ部Ｂとの２つのＰＬＬを備える。そし
て、ウォブル信号と周波数同期したクロックを生成する
第１のＰＬＬ部Ａにおいて用いられる電圧制御発振器
（以下、ＶＣＯ）の制御電圧は、ＬＰＰ信号と位相同期
したクロックを生成する第２のＰＬＬ部Ｂにおいて用い
られるＶＣＯの制御電圧としても用いられる。詳しく
は、この第２のＰＬＬ部Ｂにおいて用いられるＶＣＯの
制御電圧として、自身の発振制御するクロックとＬＰＰ
信号との位相差に基づく信号及び、上記第１のＰＬＬ部
Ａにおける制御電圧との合成信号が用いられる。

【００２３】更に、上記データ記録装置では、上記第１
のＰＬＬ部Ａにおいて、ＶＣＯの発振制御するクロック
とウォブル信号との両パルスの立ち上がり及び立ち下が
りがそれぞれ比較され、これら２つの比較結果に基づい
て同ＶＣＯが制御される。これは以下の理由による。

【００２４】図２に示されるように、上記光ディスク１
からレーザによって読み取られたウォブル信号（図２
（ａ））は、上記ＲＦアンプ５０にて２値化される（図
２（ｂ））。この２値化信号は、そのデューティ比が変
化するため、上記第１のＰＬＬ部Ａの生成するクロック
とウォブル信号との位相差及び周波数差に基づいて制御
されるＶＣＯは、このデューティ比の変化の影響を受け
るおそれがある。

【００２５】しかしながら、２値化されたウォブル信号
は、図２（ｄ）に示されるように、そのパルス幅Ｗｈや
デューティ比が変化するにもかかわらず、各パルスの中
心間の周期Ｔｗや位相は保持される。したがって、この
パルス中心の周期Ｔｗ及び位相と、ＶＣＯの生成するク
ロックのパルス中心の周期及び位相とに基づいて同ＶＣ
Ｏを制御することで、デューティ比の変化の影響を回避
することができる。そして、ウォブル信号及び上記ＶＣ
Ｏの各パルスの中心の周期及び位相を比較するために、
上記データ記録装置では、両者の立ち上がり及び立ち下
がりを比較する。

【００２６】なお、同様に、上記光ディスク１からレー
ザによって読み取られたＬＰＰ信号（図２（ａ））も、
上記ＲＦアンプ５０にて２値化される（図２（ｃ））。
そして、この２値化されたＬＰＰ信号の位相は、図２
（ｄ）に示されるように、２値化されたウォブル信号の
位相と必ずしも一致せず、微妙にずれることがある。し
たがって、上記データ記録装置では、ウォブル信号に略
同期したクロックを生成した後、同クロックをＬＰＰ信
号に位相同期させるようにしている。

【００２７】ここで、上記データ記録装置における先の
図１に示すシステムクロック発生部１００について説明
する。

【００２８】このシステムクロック発生部１００におい
て、上記ウォブル信号と周波数同期したクロックを生成
する第１のＰＬＬ部Ａでは、次のような信号処理がなさ
れる。まず、立ち上がり比較部１１０ａ及び立ち下がり
比較部１１０ｂにおいて、ウォブル信号及びＶＣＯ１３
２の発振制御するクロックの立ち上がり及び立ち下がり
が比較される。そして、これら比較結果に基づく信号
が、チャージポンプ１２０ａ及びチャージポンプ１２０
ｂにて所定の出力に変換される。これら出力の変換され
た信号は、加算器１３０で合成され、ローパスフィルタ
１３１にて平滑化された後、制御電圧としてＶＣＯ１３
２に印加される。この制御電圧を通じて制御されるＶＣ
Ｏ１３２の出力クロックの周波数は、分周器１３３にて
分周され上記立ち上がり比較部１１０ａ及び立ち下がり
比較部１１０ｂに入力される。こうしてＶＣＯ１３２の
出力クロックがウォブル信号に周波数同期するよう制御
される。なお、この分周器１３３の分周比は「１／３７
２」であり、これにより、ＶＣＯ１３２の出力信号は、
「５２．３２ＭＨｚ」に制御される。

【００２９】ここで、立ち上がり比較部１１０ａ及びチ
ャージポンプ１２０ａは、例えば図３に例示されるよう
な回路構成を有する。図３に示されるように、チャージ
ポンプ１２０ａは、ウォブル信号のパルスの立ち上がり
タイミングがＶＣＯ出力クロックのパルスの立ち上がり
タイミングよりも早い場合に高電位の信号を出力し（チ
ャージ動作）、ＶＣＯ出力クロックのパルスの立ち上が
りタイミングがウォブル信号のパルスの立ち上がりタイ
ミングよりも早い場合に低電位の信号を出力する（ディ
スチャージ動作）出力部１２１を備えている。そして、
この出力部１２１の出力は、バイアス回路１２２によっ
て調整される。なお、同チャージポンプ１２０ａにおい
て、上記ローパスフィルタ１３１に対するチャージ電流
及びディスチャージ電流は等しく設定される。

【００３０】一方、立ち上がり比較部１１０ａでは、上
記入力されるウォブル信号及びＶＣＯ出力クロックのパ
ルスのいずれか一方が立ち上がってから他方が立ち上が
るまでの期間、チャージポンプ１２０ａを介して所定の
出力信号を出力するための制御を行う。まず、ウォブル
信号及びＶＣＯの出力クロック（実際には、その周波数
が分周されたクロック）はそれぞれ別のフリップフロッ
プ（Ｆ／Ｆ）に入力される。そして、これらフリップフ
ロップが入力されるパルスの立ち上がりに同期して
「Ｈ」レベル信号を出力する。また、２つのフリップフ
ロップに入力されるパルスが両方とも立ち上がったとき
に、これら２つのフリップフロップをリセットすること
で、チャージポンプ１２０ａから上記信号の出力を中断
する。

【００３１】なお、先の図１に示した立ち下がり比較部
１１０ｂ及びチャージポンプ１２０ｂは、上記立ち上が
り比較部１１０ａ及びチャージポンプ１２０ａとそれぞ
れ同一の構成を有している。そして、図１に示されるよ
うに、立ち下がり比較部１１０ｂには、立ち上がり比較
部１１０ａに入力される信号がインバータを介して反転
されて入力されることで、立ち下がりが検出される。

【００３２】図４に、立ち上がり比較部１１０ａ及び立
ち下がり比較部１１０ｂに入力される信号と、加算器１
３０の出力との関係を示す。図４に示されるように、Ｖ
ＣＯ出力パルスの立ち上がり及び立ち下がり（図４
（ｂ））とウォブル信号のパルスの立ち上がり及び立ち
下がりとが等しい場合（図４（ａ）のβ）には、上記加
算器１３０からの出力はほぼ「０」となる。

【００３３】これに対して、ＶＣＯの出力するパルスの
パルス幅よりもウォブル信号のパルスのパルス幅が狭ま
った場合（図４（ａ）のα）には、ＶＣＯの出力するパ
ルスの立ち上がりからウォブル信号のパルスが立ち上が
るまでの期間、上記加算器１３０から低電位の信号が出
力される（ディスチャージ動作がなされる）（図４
（ｃ））。また、ウォブル信号のパルスの立ち下がりか
らＶＣＯの出力するパルスの立ち下がりまでの期間、上
記加算器１３０から高電位の信号が出力される（チャー
ジ動作がなされる）（図４（ｃ））。このため、ウォブ
ル信号のパルスの立ち上がりがＶＣＯの出力するパルス
の立ち上がりよりも遅れていることを反映した信号が上
記加算器１３０から出力されたとしても、それら各パル
スの立ち下がりを反映した信号が上記加算器１３０から
出力されることで、上記ローパスフィルタ１３１の出力
からはその影響が相殺されるようになる。

【００３４】一方、ＶＣＯの出力するパルスのパルス幅
よりもウォブル信号のパルスのパルス幅が広がった場合
（図４（ａ）のγ）には、ウォブル信号のパルスの立ち
上がりからＶＣＯの出力するパルスの立ち上がるまでの
期間、上記加算器１３０から高電位の信号が出力される
（チャージ動作がなされる）（図４（ｃ））。また、Ｖ
ＣＯの出力するパルスの立ち下がりからウォブル信号の
パルスが立ち下がるまでの期間、上記加算器１３０から
低電位の信号が出力される（ディスチャージ動作がなさ
れる）（図４（ｃ））。このため、ウォブル信号のパル
スの立ち上がりがＶＣＯの出力するパルスの立ち上がり
よりも進んでいることを反映した信号が上記加算器１３
０から出力されたとしても、それら各パルスの立ち下が
りを反映した信号が上記加算器１３０から出力されるこ
とで、上記ローパスフィルタ１３１の出力からはその影
響が相殺されるようになる。

【００３５】したがって、ウォブル信号のパルス及びＶ
ＣＯの出力するパルスの各パルス幅の差異に関係なく、
ウォブル信号及びＶＣＯ出力信号のパルスの中心の周波
数及び位相が一致するように固定制御される。

【００３６】次に、ＬＰＰ信号と位相同期したクロック
を生成する第２のＰＬＬ部Ｂでなされる信号処理につい
て説明する。

【００３７】この第２のＰＬＬ部Ｂは、自身の発振する
クロック及びＬＰＰ信号の位相差に基づく信号と、上記
第１のＰＬＬ部Ａにおける制御電圧とに基づいて制御さ
れるＶＣＯとして、これらが各別に入力される２つの入
力端子を備えたＶＣＯ１７０を備える。そして、このＶ
ＣＯ１７０に上記第１のＰＬＬ部Ａにおける制御電圧が
印加されることで、同ＶＣＯ１７０の発振する信号の周
波数がウォブル信号の周波数帯域に制御される。更に、
ＶＣＯ１７０の発振するクロックとＬＰＰ信号との位相
差に基づく信号が同ＶＣＯ１７０に印加されることで、
ＶＣＯ１７０の出力信号がＬＰＰ信号に同期したものに
制御される。

【００３８】更に、本実施形態では、ＬＰＰ信号が検出
されるであろう時期を予測することで、ノイズをＬＰＰ
信号と誤検出することによるフィードバック制御への影
響を回避する。

【００３９】図１に示されるように、ここでは、まず、
デコーダ５１からシステムクロック発生部１００に入力
されるＬＰＰ信号とノイズとを区別する処理がなされ
る。まず、指令部１６５において、記録開始時にＬＰＰ
信号がはじめて検出された時が記憶されるとともに、例
えばシステムクロック発生部１００の出力するシステム
クロックをカウントするなどして、ＬＰＰ信号が検出さ
れてから次のＬＰＰ信号が検出されるまでの期間を推定
する。こうして、ＬＰＰ信号が検出されるであろう時期
に同期して所定周期毎にウィンドウパルスが出力され
る。このウィンドウパルスのパルス幅は、ＬＰＰ信号が
検出される可能性のある時期をカバーする時間幅を有し
ている。一方、ＬＰＰ出力部１６４では、このウィンド
ウパルスの入力されている期間において、ＬＰＰ信号が
検出されたときにのみ同ＬＰＰ信号が出力される。これ
によりノイズをＬＰＰ信号と誤検出することを回避する
ことができるようになる。

【００４０】こうしてＬＰＰ出力部１６４から出力され
たＬＰＰ信号と、ＶＣＯ１７０の出力するクロックの周
波数が分周器１６３で分周された信号とが位相比較部１
４０にて比較される。この比較結果に基づく信号は、チ
ャージポンプ１５０にて所定の出力レベルに変換された
後、ローパスフィルタ１６０で平滑化される。更に、ロ
ーパスフィルタ１６０の出力する制御電圧信号と、上記
ＶＣＯ１３２の制御電圧信号とがＶＣＯ１７０に入力さ
れる。

【００４１】上記分周器１６３の分周比は「１／５９５
２」であり、これにより、ＶＣＯ１７０の出力するクロ
ックの周波数が、上記ＶＣＯ１３２の周波数同様、「５
２．３２ＭＨｚ」に制御される。

【００４２】詳しくは、上記分周器１６３を介してＶＣ
Ｏ１７０から位相比較部１４０に入力されるパルスの立
ち上がりが、位相比較部１４０に入力されるＬＰＰ信号
のパルスの中心と一致するように制御される。ちなみ
に、このような制御を行うためのＬＰＰ出力部１６４
や、位相比較部１４０、チャージポンプ１５０は、図５
に例示されるような構成を有する。

【００４３】ここで、先の図１に示した位相比較部１４
０に入力されたウィンドウパルスやＬＰＰ信号、更には
分周器１６３から出力される分周クロック、チャージポ
ンプ１５０の出力の関係を図６に示す。

【００４４】すなわち、上記ＬＰＰ出力部１６４にウィ
ンドウパルスが入力されていない期間（図６（ａ））お
いては、ノイズが混入した（図６（ｂ））としてもこれ
が位相比較部１４０に出力されることはない。これに対
して、ウィンドウパルス（図６（ａ））がＬＰＰ出力部
１６４に入力されているときに、ＬＰＰ信号が入力され
る（図６（ｂ））と、同ＬＰＰ信号が上記位相比較部１
４０に出力される。これにより、上記チャージポンプ１
５０では、位相比較部１４０にＬＰＰ信号が入力されて
から分周クロック（図６（ｃ））のパルスが立ち上がる
までの期間、高電位の信号を出力する（図６（ｄ））。
そして、ＬＰＰ信号のパルスが入力されている期間であ
って、且つ分周クロックのパルスが立ち上がっている
（図６（ｃ））期間、上記チャージポンプ１５０は低電
位の信号を出力する。

【００４５】同チャージポンプ１５０は、上記ローパス
フィルタ１６０に対するチャージ電流及びディスチャー
ジ電流が等しく設定され、分周クロックの立ち上がりエ
ッジがＬＰＰ信号の中心にきたときにチャージ及びディ
スチャージ時間が等しくなる構成を有する。こうして、
チャージポンプ１５０の出力信号に基づいて、ＶＣＯ１
７０は、分周器１６３の分周クロックのパルスの立ち上
がりがＬＰＰ信号のパルスの中心となるように制御され
る。

【００４６】ここで、本実施形態にかかる２つの入力端
子を備えたＶＣＯ１７０について説明する。

【００４７】図７に示されるように、このＶＣＯ１７０
は、奇数個のインバータＩＶによって構成されるリング
オシレータ１７１を備えている。これら各インバータＩ
Ｖは、電源ＶＤＤ及び接地間で給電されるとともに、そ
の給電量がＶＣＯ１７０へ入力される２つの制御信号Ｓ
ａ、Ｓｂによって制御される。

【００４８】詳しくは、入力端子ａからの制御信号Ｓａ
によってｐチャネルトランジスタＴ１ａ及びｎチャネル
トランジスタＴ２ａが制御されることで、各インバータ
ＩＶ及び電源間と各インバータＩＶ及び接地間との電流
が制御される。一方、入力端子ｂからの制御信号Ｓｂに
よってｐチャネルトランジスタＴ１ｂ及びｎチャネルト
ランジスタＴ２ｂが制御されることで、各インバータＩ
Ｖ及び電源間と各インバータＩＶ及び接地間との電流が
制御される。このリングオシレータ１７１の出力信号の
周波数は、各インバータＩＶを流れる電流量「Ｉａ＋Ｉ
ｂ」に比例するため、入力端子ａ及びｂから入力される
制御信号Ｓａ、Ｓｂに基づいてリングオシレータ１７１
の出力信号の周波数を調整することができる。

【００４９】こうしたリングオシレータ１７１の出力信
号の周波数の調整は、実際には、上記入力端子ａ及びｂ
から入力される制御信号Ｓａ、Ｓｂがバイアス回路１７
２及び１７３を介して所定の変換を受けることで行われ
る。換言すれば、上記トランジスタＴ１ａ及びＴ２ａ
と、トランジスタＴ１ｂ及びＴ２ｂとの各ゲート端子に
印加される制御電圧Ｖ１ａ、Ｖ２ａ、Ｖ１ｂ、Ｖ２ｂ
は、それぞれバイアス回路１７２及び１７３にて生成さ
れる。これらバイアス回路１７２及び１７３は同一の回
路であり、入力される制御信号をレベル変換した後、カ
レントミラー回路を通じて電圧信号を出力する回路であ
る。

【００５０】更に、上記リングオシレータ１７１は、こ
れら入力端子ａ及びｂから入力される信号のうち、入力
端子ａから入力される信号によって広帯域制御が、入力
端子ｂから入力される信号によって狭帯域制御が行われ
るように設定されている。これは、電源及びリングオシ
レータ１７１間や、リングオシレータ１７１及び接地間
において導通制御される電流量を、入力端子ａから入力
される制御信号Ｓａによるものの方が入力端子ｂから入
力される制御信号Ｓｂによるものよりも大きくすること
で実現できる。具体的には、入力端子ａから入力される
制御信号Ｓａによって制御されるトランジスタＴ１ａ及
びＴ２ａのトランジスタサイズを、入力端子ｂから入力
される制御信号Ｓｂによって制御されるトランジスタＴ
１ｂ及びＴ２ｂのサイズよりも大きく設定する。

【００５１】ここで、このＶＣＯ１７０の出力特性につ
いて、図８を用いて更に説明する。すなわち、図８
（ａ）に示されるように、ＶＣＯの出力信号の周波数
は、入力端子ａに入力される制御信号Ｓａの電位レベル
を可変制御することで大きく変化する。これに対して、
図８（ｂ）に示されるように、同ＶＣＯの出力信号の周
波数は、入力端子ｂに入力される制御信号Ｓｂの電位レ
ベルを可変制御することで微調整される。

【００５２】したがって、同図８に例示されるように、
入力端子ａに入力される制御信号Ｓａの電位レベルをＶ
０に設定してＶＣＯの出力を所望の周波数帯に概ね制御
した後、入力端子ｂに入力される制御信号Ｓｂを可変制
御することで、微調整を行うことができる。

【００５３】なお、こうした特徴を有するＶＣＯ１７０
は、先の図１に示したように、広帯域制御を行う信号の
入力される入力端子ａにウォブル信号に同期させるため
の制御信号が、また、狭帯域制御を行う信号の入力され
る入力端子ｂにＬＰＰに同期させるための制御信号が、
それぞれ入力される。これにより、ウォブル信号の周波
数帯への制御を迅速に行うことができ、且つＬＰＰ信号
に基づいた微調整を的確に行うことができる。

【００５４】そして、ウォブル信号に周波数同期したク
ロックを生成する第１のＰＬＬ部Ａにおいて用いられる
ＶＣＯ１３２として、上記ＶＣＯ１７０と同一のものを
用いる。これにより、ＶＣＯ１３２の出力信号がウォブ
ル信号に同期したときの同ＶＣＯ１３２の制御信号を直
接用いて、ＶＣＯ１７０の出力をウォブル信号に同期さ
せることが可能となる。なお、ＶＣＯ１３２の入力端子
ｂは、一定の基準電圧にて常時給電された状態としてお
く。

【００５５】なお、上記２つのＰＬＬにおけるフィード
バック周期を最適化するために、データ記録装置では、
チャージポンプ１２０ａ、１２０ｂ、１５０のゲインを
調整する。具体的には、各ＶＣＯ１３２及びＶＣＯ１７
０の入力端子ａに入力される信号を生成するチャージポ
ンプ１２０ａ及び１２０ｂを、ＶＣＯ１７０の入力端子
ｂに入力される信号を生成するチャージポンプ１５０よ
りも低ゲインに設定する。これは、ウォブル信号の周波
数がＬＰＰ信号の周波数よりも高いことに起因して、ウ
ォブル信号に周波数同期するクロックを生成する第１の
ＰＬＬ部Ａのフィードバック周期が短くなるためであ
る。

【００５６】こうしたゲイン調整は、基本的には、先の
図１において例示したチャージポンプ１２０ａ、１２０
ｂの各トランジスタ特性や、チャージポンプ１５０の各
トランジスタ特性を適宜設定することなどで行うことが
できる。

【００５７】以上説明した本実施形態によれば、以下の
効果が得られるようになる。

【００５８】（１）図８に示されるＶＣＯ１７０の広帯
域制御用の入力端子及び狭帯域用の入力端子を用いるこ
とで、ウォブル信号に周波数同期させた後、ＬＰＰ信号
によって位相同期させたシステムクロックを生成するこ
とができる。

【００５９】なお、上記実施形態は以下のように変更し
て実施してもよい。

【００６０】・２入力のＶＣＯの構成については、入力
端子ａ及びｂから入力される電圧信号によって上記トラ
ンジスタＴ１ａ及びＴ２ａ、Ｔ１ｂ及びＴ２ｂを的確に
制御できるなら、先の図７に示したバイアス回路を省略
することもできる。

【００６１】・また、上記トランジスタＴ１ａ及びＴ２
ａの特性とトランジスタＴ１ｂ及びＴ２ｂの特性とを異
ならしめる代わりに、これらを同一特性とし、バイアス
回路１７２及び１７３の出力電圧特性を変更するように
してもよい。

【００６２】・また、電源及びリングオシレータ間やリ
ングオシレータ及び接地間の導通を制御する手段につい
ては、先の図７に例示したトランジスタＴ１ａ、Ｔ２
ａ、Ｔ１ｂ、Ｔ２ｂにも限られず、可変抵抗等、任意の
手段を用いてよい。

【００６３】・リングオシレータの各インバータへの給
電態様を可変制御する代わりに、一部のインバータへの
給電態様のみを可変制御するようにしてもよい。

【００６４】・リングオシレータの構成は、先の図７に
例示したように奇数個のインバータから構成されるもの
に限られない。例えば、給電量によってその遅延量が可
変制御される遅延回路の入力側又は出力側に奇数個のイ
ンバータを備える構成としてもよい。

【００６５】・ＤＶＤ−Ｒにも限られず、ＣＤ−Ｒ（Co
mpact Disc-Recordable）等の光ディスク、あるいはＭ
Ｏ（Magneto-Optical disk）や、ＭＤ(Mini Disc)等の
光磁気ディスク（本明細書においては特にことわりのな
い限りこの光磁気ディスクも含めて光ディスクという）
などの任意の光ディスクのデータ記録装置の備えるシス
テムクロックにおいて、本発明の電圧制御発振器を適用
することもできる。

【００６６】・更に、本発明にかかる電圧制御発振器
は、光ディスクのデータ記録装置に備えられるシステム
クロック発生部へ適用されるものにも限られない。互い
に異なる周波数を有する信号が混在する状況下、そのパ
ルス頻度が低いために正確な同期をとることが困難な信
号に正確に位相同期したクロックを生成することが望ま
れる場合において上記２つのＰＬＬを用いる場合に本発
明の電圧制御発振器は有効である。

【００６７】・電圧制御発振器の２つの入力端子に印加
される制御信号は、２つのＰＬＬを用いることで得られ
る２つの制御信号を用いるものにも限られない。

【００６８】・また、トランジスタＴ１ａ及びＴ２ａの
サイズとトランジスタＴ２ａ及びＴ２ｂのサイズとを必
ずしも異なるように設定しなくても、２つの入力端子を
備える電圧制御発振器を用いることで、２つの信号を反
映した出力信号を生成することはできる。

【００６９】・また、変動する２つの制御信号が印加さ
れる場合以外にも、先の図１に示したＶＣＯ１３２のよ
うに、片方の入力端子に一定の直流電圧を印加するよう
な態様にて本発明にかかる電圧制御発振器を適用するこ
とも有効である。これについては、狭帯域にて微調整の
望まれる状況下、先の図７に示した広帯域の入力端子ａ
にて当該電圧制御発振器の発振するクロックの周波数帯
域を、所望に制御すべく、所定の電圧にて常時給電され
るような設定とすればよい。こうすることで、各周波数
帯域にて狭帯域制御ができる。

【００７０】

【発明の効果】請求項１〜３記載の発明によれば、電圧
制御発振器としての汎用性をより高めることが可能とな
る。特に、請求項２又は３記載の構成によるように、イ
ンバータを各異なる制御電流にて駆動する電流制御素子
に第１及び第２の制御電圧を適宜印加することで、当該
電圧制御発振器の発振するクロックに所望の特性を付与
することができる。すなわち、大きな制御電流にてイン
バータを駆動する側の電流制御素子を用いることで、同
クロックを広帯域にて制御することができる。また、小
さな制御電流にてインバータを駆動する側の電流制御素
子を用いることで、同クロックを狭帯域にて制御するこ
とができる。更に、２つの異なる信号を入力すること
で、それら２つの信号を反映させた周波数の信号を生成
することもできる。

【図面の簡単な説明】

【図１】本発明にかかる電圧制御発振器の一実施形態及
び、同実施形態を適用した光ディスクのデータ記録装置
の全体構成を示すブロック図。

【図２】ウォブル信号及びＬＰＰ信号の特性を示す図。

【図３】同データ記録装置における立ち上がり比較部及
びチャージポンプの構成を例示する回路図。

【図４】同データ記録装置におけるウォブル信号と周波
数同期したクロックを生成するＰＬＬの制御態様を示す
タイムチャート。

【図５】同データ記録装置におけるＬＰＰ信号に位相同
期したクロックを生成するＰＬＬの一部の構成を例示す
る回路図。

【図６】同ＬＰＰ信号に位相同期するクロックを生成す
るＰＬＬの制御態様を示すタイムチャート。

【図７】同実施形態におけるＶＣＯの構成を示す回路
図。

【図８】同ＶＣＯの出力特性を示す図。

【符号の説明】 １…光ディスク、１０…エンコーダ、２０…レーザ駆動
部、３０…光学ヘッド、４０…スピンドルモータ、４１
…スピンドルサーボ、５０…ＲＦアンプ、５１…デコー
ダ、１１０ａ…立ち上がり比較部、１１０ｂ…立ち下が
り比較部、１２０ａ、１２０ｂ、１５０…チャージポン
プ、１３２，１７０…ＶＣＯ、１７１…リングオシレー
タ、１７２、１７３…バイアス回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】制御電圧に応じてその出力パルスの周波数
   を可変制御する電圧制御発振器において、 奇数段直列に接続されてリングオシレータを成し、第１
   及び第２の電位の間で動作する複数のインバータと、 前記複数のインバータのそれぞれと前記第１及び第２の
   電位の少なくとも一方との間に並列に接続される第１及
   び第２の電流制御素子と、を備え、 前記第１及び第２の電流制御素子は、前記第１及び第２
   の制御電圧にそれぞれ応答して前記複数のインバータに
   供給する電流を制御することを特徴とする電圧制御発振
   器。
2. 【請求項２】前記第１及び第２の電流制御素子は、前記
   第１及び第２の制御電圧に応答して前記インバータに流
   れる制御電流を変化させ、且つ、互いに異なる範囲で前
   記制御電流を変化させることを特徴とする請求項１又は
   ２記載の電圧制御発振器。
3. 【請求項３】前記第１及び第２の電流制御素子は、前記
   第１及び第２の制御電圧をゲートに受け、前記複数のイ
   ンバータのそれぞれと前記第１及び第２の電位の少なく
   とも一方との間に接続される絶縁ゲート型トランジスタ
   であることを特徴とする請求項２記載の電圧制御発振
   器。