JP3605023B2 - クロック生成回路 - Google Patents
クロック生成回路 Download PDFInfo
- Publication number
- JP3605023B2 JP3605023B2 JP2000305839A JP2000305839A JP3605023B2 JP 3605023 B2 JP3605023 B2 JP 3605023B2 JP 2000305839 A JP2000305839 A JP 2000305839A JP 2000305839 A JP2000305839 A JP 2000305839A JP 3605023 B2 JP3605023 B2 JP 3605023B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- recording
- phase difference
- read
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
- G11B2020/10814—Data buffering arrangements, e.g. recording or playback buffers involving specific measures to prevent a buffer underrun
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、クロック生成回路に関し、より詳細には、光ディスクにデータを追記して記録する光ディスク記録装置に搭載するクロック生成回路に関するものである。
【０００２】
【従来の技術】
光ディスクは、他の記録媒体に比して記憶容量が大きいことから、広範囲に利用されるようになって来た。特に、現行の再生専用ディスクとの互換性が得られるＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）は、音楽用やデータ保存用に広く用いられている。光ディスク記録装置では、データを光ディスク（ＣＤ−Ｒ）に記録する際に、データの書込み速度に比してデータ転送速度が遅くなるバッファアンダーランが発生することが知られている。光ディスク記録装置は、バッファアンダーランが発生すると、バッファアンダーラン状態が解除するまで、記録動作を中断して待機する。
【０００３】
光ディスク記録装置は、バッファアンダーラン状態が解除すると、既に記録されたデータを再生することで得られるリードクロックに同期した読出しクロックに基づいて、既に記録済みのデータを再生し、その終端を追記を行う記録開始位置として検出する。記録開始位置を検出すると、水晶発振器等からの基準クロックに同期した記録クロックに基づいて、記録開始位置から記録動作を開始する。
【０００４】
既に記録されたデータのチャネルクロック精度で、記録開始位置の検出が実行されるので、前回の記録動作が中断した記録開始位置の前後でデータの継ぎ目が所定の誤差範囲内に維持される。
【０００５】
光ディスク記録装置の誤り訂正処理は、記録したデータを再生する際に使用され、追記動作等によりデータの継ぎ目が存在しても、前記所定の誤差範囲内であれば、これを訂正することでデータを再生する。
【０００６】
クロック生成回路は、リードクロックに基づいて読出しクロックを発生し、基準クロックに基づいて記録クロックを発生する。光ディスク記録装置には、読出しクロックと記録クロックとの切替え時に、所定の誤差範囲内に維持できるクロック生成回路が必要になる。
【０００７】
図６は、特開平１１−１２０７１１に記載のクロック生成回路のブロック図である。クロック生成回路は、データを再生することにより得られるリードクロック１２１に基づいて、読出しクロック１２２を発生する。位相比較器９１及び周波数比較器９２は、リードクロック１２１と読出しクロック１２２との位相差信号を比較モード選択手段９３に夫々入力する。位相比較器９１は、ＥＸ−ＯＲ回路やＲＳフリップフロップ回路等から成る位相比較回路であり、周波数比較器９２は、分周器及び位相比較回路を有する。
【０００８】
比較モード選択手段９３は、所定の条件で選択期間設定手段９６から入力される選択期間信号１２３に基づいて、何れかの位相差信号を選択しループフィルタ９４に入力する。ループフィルタ９４は、選択した位相差信号を電圧に変換し、ＶＣＯ９５に入力する。ＶＣＯ９５は、変換した電圧に基づいて読出しクロック１２２を発生する。
【０００９】
リードクロック１２１と読出しクロック１２２との周波数が異なる場合、比較モード選択手段９３は、周波数比較器９２からの位相差信号を選択し、クロック生成回路は、読出しクロック１２２とリードクロック１２１との周波数差を零にするＰＬＬの引込み動作を実行する。
【００１０】
リードクロック１２１と読出しクロック１２２の周波数が等しい場合、比較モード選択手段９３は、位相比較器９１からの位相差信号を選択する。クロック生成回路は、読出しクロック１２２とリードクロック１２１との位相差を零にするＰＬＬのロック動作を実行する。
【００１１】
【発明が解決しようとする課題】
上記従来の光ディスク装置では、比較モード選択手段９３が位相差信号を所定の条件で選択することにより、クロック生成回路がＰＬＬの引込み動作を確実で高速にし、ＰＬＬのロック動作を安定化するものである。
【００１２】
追記動作は、読出し動作から記録動作へ動作クロックの周波数を切り替えて実行する。光ディスク装置は、光ディスクに記録されたデータを読み出すことで、リードクロックが得られ、得られたリードクロックを再生処理に利用する。
【００１３】
しかし、上記従来のデータ生成回路の技術を用い、追記動作が可能な光ディスク記憶装置のデータ生成回路に応用しようとすると、追記動作による切替え直後の追従性能や発生する動作クロックの周波数の安定性が充分ではないので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれない。
【００１４】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれるデータ生成回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明のクロック生成回路は、データを追記する記録開始位置を検出するための読出し動作と、前記記録開始位置からデータを追記する記録動作とを、夫々読出しクロック及び記録クロックに基づいて実行する光ディスク記録装置に搭載され、前記読出しクロック及び記録クロックを生成するクロック生成回路であって、読出しデータから再生されるリードクロックと前記クロック生成回路の出力クロックの位相差に対応する第１の位相差信号を発生する第１の位相比較器と、前記第１の位相差信号を入力する第１のチャージポンプと、書込みのための所定の基準クロックと前記クロック生成回路の出力クロックの位相差に対応する第２の位相差信号を発生する第２の位相比較器と、前記第２の位相差信号を入力する第２のチャージポンプと、前記読出し動作時に前記第１のチャージポンプの出力を選択し、前記記録動作時に前記第２のチャージポンプの出力を選択して夫々制御電圧信号として出力する切替え回路と、前記制御電圧信号に基づいて発振する電圧制御発振器とを備え、前記第１のチャージポンプの電流駆動能力が、前記第２のチャージポンプの電流駆動能力よりも大きく、前記読出しクロックから書込みクロックの切換えが所定の時定数に従って行われることを特徴とする。
【００１６】
本発明のクロック生成回路は、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。また、基準クロックからの位相差信号を入力する第２のチャージポンプに比して、リードクロックからの位相差信号を入力する第１のチャージポンプの電流駆動能力が大きいため、記録動作から読出し動作に移る時の追従速度に比して、読出し動作から記録動作に移る時の追従速度が遅くなるので、追記動作により記録されたデータの連続性が向上する。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明のクロック生成回路について図面を参照して説明する。図１は、本発明の第１実施形態例のクロック生成回路を搭載する光ディスク記録装置のブロック図である。光ディスク記録装置は、スピンドルモータ１、光学ヘッド２、ＲＦアンプ３、サーボ回路４、再生ロジック回路５、レーザ駆動回路６、記録ロジック回路７、ＣＰＵインターフェイス８、及び、記録再生制御回路１０で構成される。パーソナルコンピュータ９は、光ディスク記録装置を制御して、光ディスクへのデータの記録及び再生を実行する。
【００２１】
スピンドルモータ１は、サーボ回路４からの制御信号に基づいて、光ディスクの回転を制御する。光学ヘッド２は、サーボ回路４からの制御信号に基づいて、レーザ光の出射を制御し、書込みデータを光ディスクに記録し、また、光ディスクからの読出しデータをＲＦアンプ３に入力する。ＲＦアンプ３は、高周波信号である読出し信号を増幅して、サーボ回路４及び再生ロジック回路５に入力する。
【００２２】
サーボ回路４は、ＲＦアンプ３からの読出し信号、及び、記録再生制御回路１０からの制御信号に基づいて、スピンドルモータ１の回転制御、レーザービームを光ディスクの信号面に合焦させるフォーカシング制御、レーザービームを光ディスクの信号トラックに追従させるトラッキング制御、及び、光学ヘッド２をディスクの径方向に動かすスレッド制御を実行する。再生ロジック回路５は、ＲＦアンプ３からの読出し信号に対して、ＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調、ＣＩＲＣ（Ｃｒｏｓｓ Ｉｎｔｅｒｌｅａｖｅｄ Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｃｏｄｅ）デコード処理、及び、誤り訂正を実行し、読出し情報を記録再生制御回路１０に入力する。
【００２３】
ＣＰＵインターフェイス８は、パーソナルコンピュータ９と伝送路で接続され、データ、要求、及び、応答から成る情報が送受信される。記録ロジック回路７は、パーソナルコンピュータ９からＣＰＵインターフェイス８を経由して入力される書込み情報を、ＣＩＲＣエンコード処理、サブコードの付加、誤り訂正符号の付加、及び、ＥＦＭ変調等の処理を実行して書込みデータを生成し、レーザ駆動回路６に入力する。レーザ駆動回路６は、記録ロジック回路７からの書込みデータに基づいて、光学ヘッド２のレーザ光源の駆動制御を実行する。
【００２４】
記録再生制御回路１０は、本実施形態例のクロック生成回路１１を有する。記録再生制御回路１０は、パーソナルコンピュータ９からの命令、及び、再生ロジック回路５からの読出し情報に基づいて、記録処理及び再生処理を制御する。クロック生成回路１１は、再生処理に必要な読出しクロックと記録処理に必要な記録クロックとを発生する。
【００２５】
図２は、本発明の上記クロック生成回路１１の構成を示す。クロック生成回路１１は、位相比較器２１、２２、切替え回路２３、ローパスフィルタ２４、及び、電圧制御発振器２５で構成される。位相比較器２１は、リードクロック１０１の位相と出力クロック１０７の位相とを比較し、その位相差に対応する第１位相差信号１０３を発生して切替え回路２３の第１入力端子に入力する。位相比較器２２は、書込みのための基準クロック１０２の位相と出力クロック１０７の位相とを比較し、その位相差に対応する第２位相差信号１０４を発生して切替え回路２３の第２入力端子に入力する。
【００２６】
切替え回路２３は、読出し動作時に第１位相差信号１０３を選択し、記録動作時に第２位相差信号１０４を選択して、出力端子から選択位相差信号１０５としてローパスフィルタ２４に入力する。ローパスフィルタ２４は、選択位相差信号１０５を平滑化することでこれを制御電圧信号１０６に変換し、電圧制御発振器２５に入力する。ローパスフィルタ２４を通過した制御電圧信号１０６は、電位が時定数Ｔｘで変化する。電圧制御発振器２５は、この制御電圧信号１０６に基づいて、出力クロック１０７を発生する。
【００２７】
図３は、切替え時の出力クロック１０７の周波数の変化を示す。リードクロック１０１の周波数は、ｆ１である。基準クロック１０２の周波数ｆ２は、リードクロック１０１の周波数ｆ１に比して低い。
【００２８】
時刻ｔ１より以前に、切替え回路２３は、第１位相差信号１０３を選択する状態を維持する。制御電圧信号１０６は、第１位相差信号１０３に基づいて第１電位に維持される。電圧制御発振器２５は、第１電位の制御電圧信号１０６に基づいて、周波数ｆ１の出力クロック１０７を安定に発振する。
【００２９】
時刻ｔ１に、切替え回路２３は、第１位相差信号１０３を選択する状態から第２位相差信号１０４を選択する状態に変化する。選択位相差信号１０５は、パルス幅や周期等のパルス波形が急激に変化する。
【００３０】
時刻ｔ１から時刻ｔ２までの間に、切替え回路２３は、第２位相差信号１０４を選択する状態を維持する。制御電圧信号１０６は、第２位相差信号１０４に基づいて、第１電位から第２電位まで直線的に電位が下降する。電圧制御発振器２５は、電位が下降する制御電圧信号１０６に基づいて、出力クロック１０７を周波数ｆ１から周波数ｆ２まで直線的に変化させて発振する。
【００３１】
時刻ｔ２より以後に、切替え回路２３は、第２位相差信号１０４を選択する状態を維持する。制御電圧信号１０６は、第２位相差信号１０４に基づいて、第２電位を維持する。電圧制御発振器２５は、第２電位の制御電圧信号１０６に基づいて、周波数ｆ２の出力クロック１０７を安定に発振する。
【００３２】
時刻ｔ１から時刻ｔ２までの時間は、ローパスフィルタ２４の時定数Ｔｘである。時定数Ｔｘは、光ディスクへのデータの追記動作を実行する際、データの継ぎ目が所定の誤差範囲内に抑えられるように、所定の値に設定される。
【００３３】
リードクロック１０１は、光ディスクに既に記録したデータを読み出すことにより、得られるクロックである。基準クロック１０２は、追記動作以外の記録処理時に用いる水晶発振器からの出力を逓倍したクロックである。
【００３４】
また、基準クロック１０２は、線速度一定方式によりスピンドルモータ１を回転制御する場合、水晶発振器からの出力を逓倍したクロックを用いる。角速度一定方式によりスピンドルモータ１を回転制御する場合、ＲＦアンプ３を経由して得られるプリグルーブ（Ｐｒｅ−ｇｒｏｏｖｅ）信号から、２２．０５ＫＨｚのウォブル成分を抽出し、そのウォブル成分に同期したクロックを用いても良い。
【００３５】
クロック生成回路１１は、基準クロック１０２の周波数ｆ２がリードクロック１０１の周波数ｆ１に比して高い場合にも対応可能であり、効果は上記と同様になる。
【００３６】
ここで、図１の光ディスク記録装置が既に光ディスクに記録されたデータに連続してデータを記録する追記動作について説明する。光ディスクには、直前に実行されていた記録動作が中断した記録開始位置まで、データが既に記録されている。光ディスク記録装置は、パーソナルコンピュータ９から追記動作の要求を受信すると、記録再生制御回路１０が追記動作のための処理を開始する。
【００３７】
サーボ回路４は、光学ヘッド２に対するフォーカシング制御及びトラッキング制御を実行し、スピンドルモータ１に対する回転制御を実行する。記録ロジック回路７は、パーソナルコンピュータ９からの書込み情報を受信し、書き込みデータを生成する。
【００３８】
光ディスク記録装置は、フォーカシング制御、トラッキング制御、及び、回転制御の状態が良好と判断され、且つ、記録ロジック回路７の準備動作が終了すると、記録開始位置の読出し動作を開始する。切替え回路２３は、第１位相差信号１０３を選択し、電圧制御発振器２５は、リードクロック１０１に同期した出力クロック１０７である読出しクロックを発生する。光ディスク記録装置は、読出しクロックに基づいて、読出し動作を実行し、既に記録済のデータの終端を記録開始位置として検出する。
【００３９】
記録開始位置を検出すると、切替え回路２３は、第２位相差信号１０４を選択する。電圧制御発振器２５は、基準クロック１０２に同期した出力クロック１０７である書込みクロックを発生する。記録ロジック回路７は、書込みクロックに基づいて、記録動作を実行する。光ディスク記録装置は、レーザ駆動回路６及び記録ロジック回路７を経由して、光ディスクにデータを記録する。
【００４０】
記録動作終了後、光ディスク記録装置は、パーソナルコンピュータ９から追記動作の要求を受信すると、上記と同様にして、光ディスクへのデータの記録を再開する。
【００４１】
読出し動作から記録動作に切り替わる時、選択位相差信号１０５のパルス波形は、急激に変化する。制御電圧信号１０６の電位は、時定数Ｔｘの効果により、急激な変化は抑えられ、徐々に変化する。電圧制御発振器２５からの出力クロック１０７の周波数は、緩やかに変化し、リードクロック１０１又は基準クロック１０２に確実に同期する。
【００４２】
上記実施形態例によれば、読出し動作又は記録動作の切替え後に、読出しクロックから書込みクロックに所定の時定数で切り換わるので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれる。
【００４３】
図５は、本発明の第２実施形態例のクロック生成回路の構成を示す。本実施形態例は、位相差信号を制御電圧信号に変換する際に、ローパスフィルタに代えてチャージポンプを用いる点が異なる。クロック生成回路１１Ａは、チャージポンプ３１、３２、及び、キャパシタＣ２を有する。
【００４４】
図４を参照し、図５のクロック生成回路に利用されるチャージポンプについて説明する。チャージポンプは、ＰチャネルＭＯＳトランジスタＱ１、ＮチャネルＭＯＳトランジスタＱ２、及び、キャパシタＣ１で構成される。トランジスタＱ１のソースは、電源電圧Ｖｃｃに接続される。トランジスタＱ１のゲートは、入力端子ａに接続される。トランジスタＱ１及びＱ２のドレインは、キャパシタＣ１の一端に接続される。トランジスタＱ２のゲートは、入力端子ｂに接続される。トランジスタＱ２のソース、及び、キャパシタＣ１の他端は、グランドに接続される。
【００４５】
入力端子ａがＬレベル、且つ、入力端子ｂがＬレベルの場合、チャージポンプは、トランジスタＱ１がオンし、トランジスタＱ２がオフする。キャパシタＣ１は、電流が電源電圧Ｖｃｃから流入し充電するので、電位が上昇する。
【００４６】
入力端子ａがＨレベル、且つ、入力端子ｂがＨレベルの場合、チャージポンプは、トランジスタＱ１がオフし、トランジスタＱ２がオンする。キャパシタＣ１は、電流がグランドに流出し放電するので、電位が下降する。
【００４７】
入力端子ａがＨレベル、且つ、入力端子ｂがＬレベルの場合、チャージポンプは、トランジスタＱ１がオフし、トランジスタＱ２がオフする。キャパシタＣ１は、電流が流れないので、電位が変化しない。
【００４８】
入力端子ａがＬレベル、且つ、入力端子ｂがＨレベルの場合、チャージポンプは、トランジスタＱ１がオンし、トランジスタＱ２がオンする。過大な電流が電源電圧Ｖｃｃとグランド間に流れるので、入力端子ａ及びｂに対してこの条件は禁止される。
【００４９】
図５のクロック生成回路は、図４に示したチャージポンプ３１及び３２を有する。チャージポンプ３１は、図４のトランジスタＱ１に相当するトランジスタＱ３、及び、図４のトランジスタＱ２に相当するトランジスタＱ４を有する。チャージポンプ３２は、図４のトランジスタＱ１に相当するトランジスタＱ５、及び、図４のトランジスタＱ２に相当するトランジスタＱ６を有する。キャパシタＣ２は、図４のキャパシタＣ１に相当する。
【００５０】
位相比較器２１は、第１位相差信号１０３をチャージポンプ３１に入力する。チャージポンプ３１は、第１位相差信号１０３に基づいて、出力クロック１０７の位相がリードクロック１０１の位相に比して、進み又は遅れの何れであるのか判定する。チャージポンプ３１は、この判定結果に基づいて、入力端子ａ及びｂのレベルを設定する。
【００５１】
判定結果が進みの場合、入力端子ａをＨレベルに設定し、入力端子ｂをＨレベルに設定する。判定結果が遅れの場合、入力端子ａをＬレベルに設定し、入力端子ｂをＬレベルに設定する。判定結果が等しい場合、入力端子ａをＨレベルに設定し、入力端子ｂをＬレベルに設定する。
【００５２】
位相比較器２２は、第２位相差信号１０４をチャージポンプ３２に入力する。チャージポンプ３２は、第２位相差信号１０４に基づいて、出力クロック１０７の位相が基準クロック１０２の位相に比して、進み又は遅れの何れであるのか判定する。チャージポンプ３２は、この判定結果に基づいて、チャージポンプ３１と同様に入力端子ａ及びｂのレベルを設定する。
【００５３】
クロック生成回路１１Ａは、切替え回路２３がチャージポンプ３１又は３２からの流入又は流出する電流を選択し、キャパシタＣ２を充電又は放電することで、制御電圧信号１０６を発生する。
【００５４】
チャージポンプ３１及びチャージポンプ３２は、キャパシタＣ２を充電又は放電する電流駆動能力が相互に異なるように設計され、チャージポンプ３２に比して、チャージポンプ３１の電流駆動能力が大きい。読出しクロックの追従速度は、書込みクロックの追従速度に比して、速くなる。この場合、記録動作から読出し動作に移る時の追従速度に比して、読出し動作から記録動作に移る時の追従速度が遅くなるので、追記動作により記録されたデータの連続性が向上する。
【００５５】
上記実施形態例によれば、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。
【００５６】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のクロック生成回路は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施したクロック生成回路も、本発明の範囲に含まれる。
【００５７】
【発明の効果】
以上説明したように、本発明のクロック生成回路では、読出し動作又は記録動作の切替え後に、読出しクロックから書込みクロックに所定の時定数で切り換わるので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれる。この場合、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれるので、リードクロックに基づく再生処理が安定して実行される。
【００５８】
また、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例のクロック生成回路を搭載する光ディスク記録装置のブロック図である。
【図２】本発明の上記クロック生成回路１１の構成を示す。
【図３】切替え時の出力クロック１０７の周波数の変化を示す。
【図４】チャージポンプの回路図である。
【図５】本発明の第２実施形態例のクロック生成回路の構成を示す。
【図６】特開平１１−１２０７１１に記載のクロック生成回路のブロック図である。
【符号の説明】
１ スピンドルモータ
２ 光学ヘッド
３ ＲＦアンプ
４ サーボ回路
５ 再生ロジック回路
６ レーザ駆動回路
７ 記録ロジック回路
８ ＣＰＵインターフェイス
９ パーソナルコンピュータ
１０ 記録再生制御回路
１１ クロック生成回路
２１、２２ 位相比較器
２３ 切替え回路
２４ ローパスフィルタ
２５ 電圧制御発振器
３１、３２ チャージポンプ
９１ 位相比較器
９２ 周波数比較器
９３ 比較モード選択手段
９４ ループフィルタ
９５ ＶＣＯ
９６ 選択期間設定手段
Ｑ１、Ｑ３、Ｑ５ ＰチャネルＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ６ ＮチャネルＭＯＳトランジスタ
Ｃ１、Ｃ２ キャパシタ
１０１ リードクロック
１０２ 基準クロック
１０３ 第１位相差信号
１０４ 第２位相差信号
１０５ 選択位相差信号
１０６ 制御電圧信号
１０７ 出力クロック
１２１ リードクロック
１２２ 出力クロック
１２３ 選択期間信号
【発明の属する技術分野】
本発明は、クロック生成回路に関し、より詳細には、光ディスクにデータを追記して記録する光ディスク記録装置に搭載するクロック生成回路に関するものである。
【０００２】
【従来の技術】
光ディスクは、他の記録媒体に比して記憶容量が大きいことから、広範囲に利用されるようになって来た。特に、現行の再生専用ディスクとの互換性が得られるＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）は、音楽用やデータ保存用に広く用いられている。光ディスク記録装置では、データを光ディスク（ＣＤ−Ｒ）に記録する際に、データの書込み速度に比してデータ転送速度が遅くなるバッファアンダーランが発生することが知られている。光ディスク記録装置は、バッファアンダーランが発生すると、バッファアンダーラン状態が解除するまで、記録動作を中断して待機する。
【０００３】
光ディスク記録装置は、バッファアンダーラン状態が解除すると、既に記録されたデータを再生することで得られるリードクロックに同期した読出しクロックに基づいて、既に記録済みのデータを再生し、その終端を追記を行う記録開始位置として検出する。記録開始位置を検出すると、水晶発振器等からの基準クロックに同期した記録クロックに基づいて、記録開始位置から記録動作を開始する。
【０００４】
既に記録されたデータのチャネルクロック精度で、記録開始位置の検出が実行されるので、前回の記録動作が中断した記録開始位置の前後でデータの継ぎ目が所定の誤差範囲内に維持される。
【０００５】
光ディスク記録装置の誤り訂正処理は、記録したデータを再生する際に使用され、追記動作等によりデータの継ぎ目が存在しても、前記所定の誤差範囲内であれば、これを訂正することでデータを再生する。
【０００６】
クロック生成回路は、リードクロックに基づいて読出しクロックを発生し、基準クロックに基づいて記録クロックを発生する。光ディスク記録装置には、読出しクロックと記録クロックとの切替え時に、所定の誤差範囲内に維持できるクロック生成回路が必要になる。
【０００７】
図６は、特開平１１−１２０７１１に記載のクロック生成回路のブロック図である。クロック生成回路は、データを再生することにより得られるリードクロック１２１に基づいて、読出しクロック１２２を発生する。位相比較器９１及び周波数比較器９２は、リードクロック１２１と読出しクロック１２２との位相差信号を比較モード選択手段９３に夫々入力する。位相比較器９１は、ＥＸ−ＯＲ回路やＲＳフリップフロップ回路等から成る位相比較回路であり、周波数比較器９２は、分周器及び位相比較回路を有する。
【０００８】
比較モード選択手段９３は、所定の条件で選択期間設定手段９６から入力される選択期間信号１２３に基づいて、何れかの位相差信号を選択しループフィルタ９４に入力する。ループフィルタ９４は、選択した位相差信号を電圧に変換し、ＶＣＯ９５に入力する。ＶＣＯ９５は、変換した電圧に基づいて読出しクロック１２２を発生する。
【０００９】
リードクロック１２１と読出しクロック１２２との周波数が異なる場合、比較モード選択手段９３は、周波数比較器９２からの位相差信号を選択し、クロック生成回路は、読出しクロック１２２とリードクロック１２１との周波数差を零にするＰＬＬの引込み動作を実行する。
【００１０】
リードクロック１２１と読出しクロック１２２の周波数が等しい場合、比較モード選択手段９３は、位相比較器９１からの位相差信号を選択する。クロック生成回路は、読出しクロック１２２とリードクロック１２１との位相差を零にするＰＬＬのロック動作を実行する。
【００１１】
【発明が解決しようとする課題】
上記従来の光ディスク装置では、比較モード選択手段９３が位相差信号を所定の条件で選択することにより、クロック生成回路がＰＬＬの引込み動作を確実で高速にし、ＰＬＬのロック動作を安定化するものである。
【００１２】
追記動作は、読出し動作から記録動作へ動作クロックの周波数を切り替えて実行する。光ディスク装置は、光ディスクに記録されたデータを読み出すことで、リードクロックが得られ、得られたリードクロックを再生処理に利用する。
【００１３】
しかし、上記従来のデータ生成回路の技術を用い、追記動作が可能な光ディスク記憶装置のデータ生成回路に応用しようとすると、追記動作による切替え直後の追従性能や発生する動作クロックの周波数の安定性が充分ではないので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれない。
【００１４】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれるデータ生成回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明のクロック生成回路は、データを追記する記録開始位置を検出するための読出し動作と、前記記録開始位置からデータを追記する記録動作とを、夫々読出しクロック及び記録クロックに基づいて実行する光ディスク記録装置に搭載され、前記読出しクロック及び記録クロックを生成するクロック生成回路であって、読出しデータから再生されるリードクロックと前記クロック生成回路の出力クロックの位相差に対応する第１の位相差信号を発生する第１の位相比較器と、前記第１の位相差信号を入力する第１のチャージポンプと、書込みのための所定の基準クロックと前記クロック生成回路の出力クロックの位相差に対応する第２の位相差信号を発生する第２の位相比較器と、前記第２の位相差信号を入力する第２のチャージポンプと、前記読出し動作時に前記第１のチャージポンプの出力を選択し、前記記録動作時に前記第２のチャージポンプの出力を選択して夫々制御電圧信号として出力する切替え回路と、前記制御電圧信号に基づいて発振する電圧制御発振器とを備え、前記第１のチャージポンプの電流駆動能力が、前記第２のチャージポンプの電流駆動能力よりも大きく、前記読出しクロックから書込みクロックの切換えが所定の時定数に従って行われることを特徴とする。
【００１６】
本発明のクロック生成回路は、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。また、基準クロックからの位相差信号を入力する第２のチャージポンプに比して、リードクロックからの位相差信号を入力する第１のチャージポンプの電流駆動能力が大きいため、記録動作から読出し動作に移る時の追従速度に比して、読出し動作から記録動作に移る時の追従速度が遅くなるので、追記動作により記録されたデータの連続性が向上する。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明のクロック生成回路について図面を参照して説明する。図１は、本発明の第１実施形態例のクロック生成回路を搭載する光ディスク記録装置のブロック図である。光ディスク記録装置は、スピンドルモータ１、光学ヘッド２、ＲＦアンプ３、サーボ回路４、再生ロジック回路５、レーザ駆動回路６、記録ロジック回路７、ＣＰＵインターフェイス８、及び、記録再生制御回路１０で構成される。パーソナルコンピュータ９は、光ディスク記録装置を制御して、光ディスクへのデータの記録及び再生を実行する。
【００２１】
スピンドルモータ１は、サーボ回路４からの制御信号に基づいて、光ディスクの回転を制御する。光学ヘッド２は、サーボ回路４からの制御信号に基づいて、レーザ光の出射を制御し、書込みデータを光ディスクに記録し、また、光ディスクからの読出しデータをＲＦアンプ３に入力する。ＲＦアンプ３は、高周波信号である読出し信号を増幅して、サーボ回路４及び再生ロジック回路５に入力する。
【００２２】
サーボ回路４は、ＲＦアンプ３からの読出し信号、及び、記録再生制御回路１０からの制御信号に基づいて、スピンドルモータ１の回転制御、レーザービームを光ディスクの信号面に合焦させるフォーカシング制御、レーザービームを光ディスクの信号トラックに追従させるトラッキング制御、及び、光学ヘッド２をディスクの径方向に動かすスレッド制御を実行する。再生ロジック回路５は、ＲＦアンプ３からの読出し信号に対して、ＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調、ＣＩＲＣ（Ｃｒｏｓｓ Ｉｎｔｅｒｌｅａｖｅｄ Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｃｏｄｅ）デコード処理、及び、誤り訂正を実行し、読出し情報を記録再生制御回路１０に入力する。
【００２３】
ＣＰＵインターフェイス８は、パーソナルコンピュータ９と伝送路で接続され、データ、要求、及び、応答から成る情報が送受信される。記録ロジック回路７は、パーソナルコンピュータ９からＣＰＵインターフェイス８を経由して入力される書込み情報を、ＣＩＲＣエンコード処理、サブコードの付加、誤り訂正符号の付加、及び、ＥＦＭ変調等の処理を実行して書込みデータを生成し、レーザ駆動回路６に入力する。レーザ駆動回路６は、記録ロジック回路７からの書込みデータに基づいて、光学ヘッド２のレーザ光源の駆動制御を実行する。
【００２４】
記録再生制御回路１０は、本実施形態例のクロック生成回路１１を有する。記録再生制御回路１０は、パーソナルコンピュータ９からの命令、及び、再生ロジック回路５からの読出し情報に基づいて、記録処理及び再生処理を制御する。クロック生成回路１１は、再生処理に必要な読出しクロックと記録処理に必要な記録クロックとを発生する。
【００２５】
図２は、本発明の上記クロック生成回路１１の構成を示す。クロック生成回路１１は、位相比較器２１、２２、切替え回路２３、ローパスフィルタ２４、及び、電圧制御発振器２５で構成される。位相比較器２１は、リードクロック１０１の位相と出力クロック１０７の位相とを比較し、その位相差に対応する第１位相差信号１０３を発生して切替え回路２３の第１入力端子に入力する。位相比較器２２は、書込みのための基準クロック１０２の位相と出力クロック１０７の位相とを比較し、その位相差に対応する第２位相差信号１０４を発生して切替え回路２３の第２入力端子に入力する。
【００２６】
切替え回路２３は、読出し動作時に第１位相差信号１０３を選択し、記録動作時に第２位相差信号１０４を選択して、出力端子から選択位相差信号１０５としてローパスフィルタ２４に入力する。ローパスフィルタ２４は、選択位相差信号１０５を平滑化することでこれを制御電圧信号１０６に変換し、電圧制御発振器２５に入力する。ローパスフィルタ２４を通過した制御電圧信号１０６は、電位が時定数Ｔｘで変化する。電圧制御発振器２５は、この制御電圧信号１０６に基づいて、出力クロック１０７を発生する。
【００２７】
図３は、切替え時の出力クロック１０７の周波数の変化を示す。リードクロック１０１の周波数は、ｆ１である。基準クロック１０２の周波数ｆ２は、リードクロック１０１の周波数ｆ１に比して低い。
【００２８】
時刻ｔ１より以前に、切替え回路２３は、第１位相差信号１０３を選択する状態を維持する。制御電圧信号１０６は、第１位相差信号１０３に基づいて第１電位に維持される。電圧制御発振器２５は、第１電位の制御電圧信号１０６に基づいて、周波数ｆ１の出力クロック１０７を安定に発振する。
【００２９】
時刻ｔ１に、切替え回路２３は、第１位相差信号１０３を選択する状態から第２位相差信号１０４を選択する状態に変化する。選択位相差信号１０５は、パルス幅や周期等のパルス波形が急激に変化する。
【００３０】
時刻ｔ１から時刻ｔ２までの間に、切替え回路２３は、第２位相差信号１０４を選択する状態を維持する。制御電圧信号１０６は、第２位相差信号１０４に基づいて、第１電位から第２電位まで直線的に電位が下降する。電圧制御発振器２５は、電位が下降する制御電圧信号１０６に基づいて、出力クロック１０７を周波数ｆ１から周波数ｆ２まで直線的に変化させて発振する。
【００３１】
時刻ｔ２より以後に、切替え回路２３は、第２位相差信号１０４を選択する状態を維持する。制御電圧信号１０６は、第２位相差信号１０４に基づいて、第２電位を維持する。電圧制御発振器２５は、第２電位の制御電圧信号１０６に基づいて、周波数ｆ２の出力クロック１０７を安定に発振する。
【００３２】
時刻ｔ１から時刻ｔ２までの時間は、ローパスフィルタ２４の時定数Ｔｘである。時定数Ｔｘは、光ディスクへのデータの追記動作を実行する際、データの継ぎ目が所定の誤差範囲内に抑えられるように、所定の値に設定される。
【００３３】
リードクロック１０１は、光ディスクに既に記録したデータを読み出すことにより、得られるクロックである。基準クロック１０２は、追記動作以外の記録処理時に用いる水晶発振器からの出力を逓倍したクロックである。
【００３４】
また、基準クロック１０２は、線速度一定方式によりスピンドルモータ１を回転制御する場合、水晶発振器からの出力を逓倍したクロックを用いる。角速度一定方式によりスピンドルモータ１を回転制御する場合、ＲＦアンプ３を経由して得られるプリグルーブ（Ｐｒｅ−ｇｒｏｏｖｅ）信号から、２２．０５ＫＨｚのウォブル成分を抽出し、そのウォブル成分に同期したクロックを用いても良い。
【００３５】
クロック生成回路１１は、基準クロック１０２の周波数ｆ２がリードクロック１０１の周波数ｆ１に比して高い場合にも対応可能であり、効果は上記と同様になる。
【００３６】
ここで、図１の光ディスク記録装置が既に光ディスクに記録されたデータに連続してデータを記録する追記動作について説明する。光ディスクには、直前に実行されていた記録動作が中断した記録開始位置まで、データが既に記録されている。光ディスク記録装置は、パーソナルコンピュータ９から追記動作の要求を受信すると、記録再生制御回路１０が追記動作のための処理を開始する。
【００３７】
サーボ回路４は、光学ヘッド２に対するフォーカシング制御及びトラッキング制御を実行し、スピンドルモータ１に対する回転制御を実行する。記録ロジック回路７は、パーソナルコンピュータ９からの書込み情報を受信し、書き込みデータを生成する。
【００３８】
光ディスク記録装置は、フォーカシング制御、トラッキング制御、及び、回転制御の状態が良好と判断され、且つ、記録ロジック回路７の準備動作が終了すると、記録開始位置の読出し動作を開始する。切替え回路２３は、第１位相差信号１０３を選択し、電圧制御発振器２５は、リードクロック１０１に同期した出力クロック１０７である読出しクロックを発生する。光ディスク記録装置は、読出しクロックに基づいて、読出し動作を実行し、既に記録済のデータの終端を記録開始位置として検出する。
【００３９】
記録開始位置を検出すると、切替え回路２３は、第２位相差信号１０４を選択する。電圧制御発振器２５は、基準クロック１０２に同期した出力クロック１０７である書込みクロックを発生する。記録ロジック回路７は、書込みクロックに基づいて、記録動作を実行する。光ディスク記録装置は、レーザ駆動回路６及び記録ロジック回路７を経由して、光ディスクにデータを記録する。
【００４０】
記録動作終了後、光ディスク記録装置は、パーソナルコンピュータ９から追記動作の要求を受信すると、上記と同様にして、光ディスクへのデータの記録を再開する。
【００４１】
読出し動作から記録動作に切り替わる時、選択位相差信号１０５のパルス波形は、急激に変化する。制御電圧信号１０６の電位は、時定数Ｔｘの効果により、急激な変化は抑えられ、徐々に変化する。電圧制御発振器２５からの出力クロック１０７の周波数は、緩やかに変化し、リードクロック１０１又は基準クロック１０２に確実に同期する。
【００４２】
上記実施形態例によれば、読出し動作又は記録動作の切替え後に、読出しクロックから書込みクロックに所定の時定数で切り換わるので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれる。
【００４３】
図５は、本発明の第２実施形態例のクロック生成回路の構成を示す。本実施形態例は、位相差信号を制御電圧信号に変換する際に、ローパスフィルタに代えてチャージポンプを用いる点が異なる。クロック生成回路１１Ａは、チャージポンプ３１、３２、及び、キャパシタＣ２を有する。
【００４４】
図４を参照し、図５のクロック生成回路に利用されるチャージポンプについて説明する。チャージポンプは、ＰチャネルＭＯＳトランジスタＱ１、ＮチャネルＭＯＳトランジスタＱ２、及び、キャパシタＣ１で構成される。トランジスタＱ１のソースは、電源電圧Ｖｃｃに接続される。トランジスタＱ１のゲートは、入力端子ａに接続される。トランジスタＱ１及びＱ２のドレインは、キャパシタＣ１の一端に接続される。トランジスタＱ２のゲートは、入力端子ｂに接続される。トランジスタＱ２のソース、及び、キャパシタＣ１の他端は、グランドに接続される。
【００４５】
入力端子ａがＬレベル、且つ、入力端子ｂがＬレベルの場合、チャージポンプは、トランジスタＱ１がオンし、トランジスタＱ２がオフする。キャパシタＣ１は、電流が電源電圧Ｖｃｃから流入し充電するので、電位が上昇する。
【００４６】
入力端子ａがＨレベル、且つ、入力端子ｂがＨレベルの場合、チャージポンプは、トランジスタＱ１がオフし、トランジスタＱ２がオンする。キャパシタＣ１は、電流がグランドに流出し放電するので、電位が下降する。
【００４７】
入力端子ａがＨレベル、且つ、入力端子ｂがＬレベルの場合、チャージポンプは、トランジスタＱ１がオフし、トランジスタＱ２がオフする。キャパシタＣ１は、電流が流れないので、電位が変化しない。
【００４８】
入力端子ａがＬレベル、且つ、入力端子ｂがＨレベルの場合、チャージポンプは、トランジスタＱ１がオンし、トランジスタＱ２がオンする。過大な電流が電源電圧Ｖｃｃとグランド間に流れるので、入力端子ａ及びｂに対してこの条件は禁止される。
【００４９】
図５のクロック生成回路は、図４に示したチャージポンプ３１及び３２を有する。チャージポンプ３１は、図４のトランジスタＱ１に相当するトランジスタＱ３、及び、図４のトランジスタＱ２に相当するトランジスタＱ４を有する。チャージポンプ３２は、図４のトランジスタＱ１に相当するトランジスタＱ５、及び、図４のトランジスタＱ２に相当するトランジスタＱ６を有する。キャパシタＣ２は、図４のキャパシタＣ１に相当する。
【００５０】
位相比較器２１は、第１位相差信号１０３をチャージポンプ３１に入力する。チャージポンプ３１は、第１位相差信号１０３に基づいて、出力クロック１０７の位相がリードクロック１０１の位相に比して、進み又は遅れの何れであるのか判定する。チャージポンプ３１は、この判定結果に基づいて、入力端子ａ及びｂのレベルを設定する。
【００５１】
判定結果が進みの場合、入力端子ａをＨレベルに設定し、入力端子ｂをＨレベルに設定する。判定結果が遅れの場合、入力端子ａをＬレベルに設定し、入力端子ｂをＬレベルに設定する。判定結果が等しい場合、入力端子ａをＨレベルに設定し、入力端子ｂをＬレベルに設定する。
【００５２】
位相比較器２２は、第２位相差信号１０４をチャージポンプ３２に入力する。チャージポンプ３２は、第２位相差信号１０４に基づいて、出力クロック１０７の位相が基準クロック１０２の位相に比して、進み又は遅れの何れであるのか判定する。チャージポンプ３２は、この判定結果に基づいて、チャージポンプ３１と同様に入力端子ａ及びｂのレベルを設定する。
【００５３】
クロック生成回路１１Ａは、切替え回路２３がチャージポンプ３１又は３２からの流入又は流出する電流を選択し、キャパシタＣ２を充電又は放電することで、制御電圧信号１０６を発生する。
【００５４】
チャージポンプ３１及びチャージポンプ３２は、キャパシタＣ２を充電又は放電する電流駆動能力が相互に異なるように設計され、チャージポンプ３２に比して、チャージポンプ３１の電流駆動能力が大きい。読出しクロックの追従速度は、書込みクロックの追従速度に比して、速くなる。この場合、記録動作から読出し動作に移る時の追従速度に比して、読出し動作から記録動作に移る時の追従速度が遅くなるので、追記動作により記録されたデータの連続性が向上する。
【００５５】
上記実施形態例によれば、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。
【００５６】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のクロック生成回路は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施したクロック生成回路も、本発明の範囲に含まれる。
【００５７】
【発明の効果】
以上説明したように、本発明のクロック生成回路では、読出し動作又は記録動作の切替え後に、読出しクロックから書込みクロックに所定の時定数で切り換わるので、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれる。この場合、追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれるので、リードクロックに基づく再生処理が安定して実行される。
【００５８】
また、位相差信号を制御電圧信号に変換する際に、チャージポンプ回路を経由することにより、ローパスフイルタを経由することに比して、制御電圧信号に含まれるリプル等が少ないので、出力クロックと位相比較できる入力クロックの周波数範囲が広がる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例のクロック生成回路を搭載する光ディスク記録装置のブロック図である。
【図２】本発明の上記クロック生成回路１１の構成を示す。
【図３】切替え時の出力クロック１０７の周波数の変化を示す。
【図４】チャージポンプの回路図である。
【図５】本発明の第２実施形態例のクロック生成回路の構成を示す。
【図６】特開平１１−１２０７１１に記載のクロック生成回路のブロック図である。
【符号の説明】
１ スピンドルモータ
２ 光学ヘッド
３ ＲＦアンプ
４ サーボ回路
５ 再生ロジック回路
６ レーザ駆動回路
７ 記録ロジック回路
８ ＣＰＵインターフェイス
９ パーソナルコンピュータ
１０ 記録再生制御回路
１１ クロック生成回路
２１、２２ 位相比較器
２３ 切替え回路
２４ ローパスフィルタ
２５ 電圧制御発振器
３１、３２ チャージポンプ
９１ 位相比較器
９２ 周波数比較器
９３ 比較モード選択手段
９４ ループフィルタ
９５ ＶＣＯ
９６ 選択期間設定手段
Ｑ１、Ｑ３、Ｑ５ ＰチャネルＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ６ ＮチャネルＭＯＳトランジスタ
Ｃ１、Ｃ２ キャパシタ
１０１ リードクロック
１０２ 基準クロック
１０３ 第１位相差信号
１０４ 第２位相差信号
１０５ 選択位相差信号
１０６ 制御電圧信号
１０７ 出力クロック
１２１ リードクロック
１２２ 出力クロック
１２３ 選択期間信号
Claims (1)
- データを追記する記録開始位置を検出するための読出し動作と、前記記録開始位置からデータを追記する記録動作とを、夫々読出しクロック及び記録クロックに基づいて実行する光ディスク記録装置に搭載され、前記読出しクロック及び記録クロックを生成するクロック生成回路であって、
読出しデータから再生されるリードクロックと前記クロック生成回路の出力クロックの位相差に対応する第１の位相差信号を発生する第１の位相比較器と、前記第１の位相差信号を入力する第１のチャージポンプと、書込みのための所定の基準クロックと前記クロック生成回路の出力クロックの位相差に対応する第２の位相差信号を発生する第２の位相比較器と、前記第２の位相差信号を入力する第２のチャージポンプと、前記読出し動作時に前記第１のチャージポンプの出力を選択し、前記記録動作時に前記第２のチャージポンプの出力を選択して夫々制御電圧信号として出力する切替え回路と、前記制御電圧信号に基づいて発振する電圧制御発振器とを備え、前記第１のチャージポンプの電流駆動能力が、前記第２のチャージポンプの電流駆動能力よりも大きく、前記読出しクロックから書込みクロックの切換えが所定の時定数に従って行われることを特徴とするクロック生成回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305839A JP3605023B2 (ja) | 2000-10-05 | 2000-10-05 | クロック生成回路 |
| US09/969,999 US20020061088A1 (en) | 2000-10-05 | 2001-10-04 | Clock signal generator having improved switching characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000305839A JP3605023B2 (ja) | 2000-10-05 | 2000-10-05 | クロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002117631A JP2002117631A (ja) | 2002-04-19 |
| JP3605023B2 true JP3605023B2 (ja) | 2004-12-22 |
Family
ID=18786629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000305839A Expired - Fee Related JP3605023B2 (ja) | 2000-10-05 | 2000-10-05 | クロック生成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020061088A1 (ja) |
| JP (1) | JP3605023B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252681A (ja) | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 光ディスク装置及びｐｌｌ回路 |
| US20100149940A1 (en) * | 2005-09-29 | 2010-06-17 | Kohei Nakata | Clock signal generation device |
| US7282973B1 (en) * | 2005-12-07 | 2007-10-16 | Altera Corporation | Enhanced DLL phase output scheme |
| DE102006024470B4 (de) * | 2006-05-24 | 2015-07-09 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| US7443250B2 (en) * | 2006-09-29 | 2008-10-28 | Silicon Laboratories Inc. | Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics |
| US7405628B2 (en) * | 2006-09-29 | 2008-07-29 | Silicon Laboratories Inc. | Technique for switching between input clocks in a phase-locked loop |
| GB0821772D0 (en) * | 2008-11-28 | 2009-01-07 | Zarlink Semiconductor Inc | Soft reference switch for phase locked loop |
| JP6582771B2 (ja) * | 2015-09-09 | 2019-10-02 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
| JP6772477B2 (ja) | 2016-02-18 | 2020-10-21 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
| JP6724619B2 (ja) | 2016-07-15 | 2020-07-15 | 富士通株式会社 | 信号再生回路、電子装置及び信号再生方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560525B1 (en) * | 1992-03-11 | 1997-10-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP2760225B2 (ja) * | 1992-08-13 | 1998-05-28 | 日本電気株式会社 | Ｆｓｋ変調器 |
| JPH08213901A (ja) * | 1995-02-02 | 1996-08-20 | Fujitsu Ltd | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 |
| JP2809206B2 (ja) * | 1995-06-26 | 1998-10-08 | 松下電器産業株式会社 | 光ディスク記録再生方法及び光ディスク装置 |
| US5982239A (en) * | 1995-08-14 | 1999-11-09 | Hitachi, Ltd. | Phase locked loop circuit and a picture reproducing device |
| JP2001053601A (ja) * | 1999-08-11 | 2001-02-23 | Oki Micro Design Co Ltd | 位相同期発振回路 |
| JP4198303B2 (ja) * | 2000-06-15 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ |
-
2000
- 2000-10-05 JP JP2000305839A patent/JP3605023B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-04 US US09/969,999 patent/US20020061088A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020061088A1 (en) | 2002-05-23 |
| JP2002117631A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6584053B1 (en) | Disk recording system | |
| JP4319259B2 (ja) | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 | |
| US6909678B2 (en) | Method of consecutive writing on recordable disc | |
| JP3605023B2 (ja) | クロック生成回路 | |
| KR100644983B1 (ko) | 기록 장치, 재생 장치, 기록 방법 및 재생 방법 | |
| US7394748B2 (en) | Method and apparatus for optical disk recording capable of reducing settling time and generating an accurate channel clock signal | |
| JPH11149731A (ja) | ディスク再生装置及びトラッキングサーボ回路 | |
| JPH11317018A (ja) | ディスク再生装置及びｒｆアンプ制御回路 | |
| JP2004127483A (ja) | Ｐｌｌ回路及びデータ記録制御装置 | |
| JP3759650B2 (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JP2002197657A (ja) | データ記録装置及びデータ記録制御装置 | |
| JPH10269694A (ja) | ディスク再生装置の信号処理回路 | |
| JP2001357620A (ja) | 光ディスク記録装置とその半導体集積回路 | |
| JP3014779B2 (ja) | 光ビーム位置制御装置 | |
| US6563774B1 (en) | Drive apparatus for optical recording medium capable of reducing resonance | |
| JP2002269926A (ja) | ディスク記録方法及びディスク記録装置 | |
| JP4494941B2 (ja) | データ記録用クロック信号発生回路 | |
| JPH05189889A (ja) | ディジタルディスク再生装置 | |
| JP3032568B2 (ja) | 情報記録装置 | |
| JP2001236722A (ja) | ディスク再生装置 | |
| JP2001256718A (ja) | 情報記録再生装置と情報記録媒体の回転速度制御装置 | |
| JPH0896500A (ja) | ディスク駆動装置 | |
| KR20020057440A (ko) | 광디스크 구동장치의 피엘엘 제어장치 및 제어방법 | |
| JP2001274683A (ja) | 信号発生装置及び再生装置 | |
| JP2003157537A (ja) | 光ディスク駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |