JPH08213901A - 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 - Google Patents
位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置Info
- Publication number
- JPH08213901A JPH08213901A JP7016268A JP1626895A JPH08213901A JP H08213901 A JPH08213901 A JP H08213901A JP 7016268 A JP7016268 A JP 7016268A JP 1626895 A JP1626895 A JP 1626895A JP H08213901 A JPH08213901 A JP H08213901A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- output signal
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1203—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier being a single transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
Abstract
(57)【要約】
【目的】 応答速度を位相差に応じて変化できる位相同
期回路を提供する。 【構成】 基準信号と発振器が出力する発振信号に応じ
た比較信号との位相を比較し、位相差に応じた位相比較
出力信号をフィルタを介して前記発振器に供給すること
で該発振器を制御する位相同期回路において、前記位相
比較出力信号の出力値を位相差に応じて非線形に変化さ
せる制御回路を具備する構成である。
期回路を提供する。 【構成】 基準信号と発振器が出力する発振信号に応じ
た比較信号との位相を比較し、位相差に応じた位相比較
出力信号をフィルタを介して前記発振器に供給すること
で該発振器を制御する位相同期回路において、前記位相
比較出力信号の出力値を位相差に応じて非線形に変化さ
せる制御回路を具備する構成である。
Description
【０００１】
【産業上の利用分野】本発明は、出力信号の位相を基準
信号の位相に同期させる位相同期回路に関し、より特定
すれば、音声信号などの変調信号に応じて出力信号の周
波数を変化させる構成の変調回路に適用して好適な位相
同期回路に関する。更に、本発明は、このような位相同
期回路を構成する回路装置及びこれを用いた携帯電話機
等の電子装置に関する。
信号の位相に同期させる位相同期回路に関し、より特定
すれば、音声信号などの変調信号に応じて出力信号の周
波数を変化させる構成の変調回路に適用して好適な位相
同期回路に関する。更に、本発明は、このような位相同
期回路を構成する回路装置及びこれを用いた携帯電話機
等の電子装置に関する。
【０００２】
【従来の技術】従来より、種々の電子装置で、出力信号
の位相を基準信号の位相に同期させる位相同期回路が用
いられている。このような位相同期回路は、通常ＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を具備
し、安定な出力信号が得られるように構成されている。
ＰＬＬ回路は電圧制御発振器を有し、通常、位相差に応
じた制御信号で電圧制御発振器の発振周波数を線形に制
御する。
の位相を基準信号の位相に同期させる位相同期回路が用
いられている。このような位相同期回路は、通常ＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を具備
し、安定な出力信号が得られるように構成されている。
ＰＬＬ回路は電圧制御発振器を有し、通常、位相差に応
じた制御信号で電圧制御発振器の発振周波数を線形に制
御する。
【０００３】図１５は、変調回路を構成する従来の位相
同期回路である。位相同期回路は、位相比較器１０、チ
ャージポンプ１１、ループフィルタ１２、ローパスフィ
ルタ１３、電圧制御発振器（ＶＣＯ）１４、分周器１
５、基準信号入力端子１６及び発振信号出力端子１７を
有して構成されている。上記構成の位相同期回路に、変
調信号入力端子１８及び、ＶＣＯ１４の入力端子（ロー
パスフィルタ１３の出力信号を受ける）に接続される信
号線１９を設けることで、変調回路が構成される。
同期回路である。位相同期回路は、位相比較器１０、チ
ャージポンプ１１、ループフィルタ１２、ローパスフィ
ルタ１３、電圧制御発振器（ＶＣＯ）１４、分周器１
５、基準信号入力端子１６及び発振信号出力端子１７を
有して構成されている。上記構成の位相同期回路に、変
調信号入力端子１８及び、ＶＣＯ１４の入力端子（ロー
パスフィルタ１３の出力信号を受ける）に接続される信
号線１９を設けることで、変調回路が構成される。
【０００４】位相比較器１０は、端子１６に与えられる
基準信号の位相と分周器１５の出力信号（比較信号）の
位相とを比較し、位相差に応じた位相比較出力信号をチ
ャージポンプ１１に出力する。比較信号の位相が基準信
号の位相よりも進んでいるときは、チャージポンプ１１
はループフィルタ１２を駆動する駆動信号の振幅を小さ
く設定し、遅れているときは駆動信号の振幅を大きく設
定する。ループフィルタ１２は、抵抗Ｒ１、Ｒ２とキャ
パシタＣ１とから構成され、駆動信号に応じた電荷をキ
ャパシタＣ１に蓄積して、ローパスフィルタ１３を介し
てＶＣＯ１４を制御する。ローパスフィルタ１３の出力
信号に変調信号が重畳され、ＶＣＯ１４の発振周波数が
制御される。この発振出力は出力端子１７を介して外部
に出力されるとともに、分周器１５で分周される。
基準信号の位相と分周器１５の出力信号（比較信号）の
位相とを比較し、位相差に応じた位相比較出力信号をチ
ャージポンプ１１に出力する。比較信号の位相が基準信
号の位相よりも進んでいるときは、チャージポンプ１１
はループフィルタ１２を駆動する駆動信号の振幅を小さ
く設定し、遅れているときは駆動信号の振幅を大きく設
定する。ループフィルタ１２は、抵抗Ｒ１、Ｒ２とキャ
パシタＣ１とから構成され、駆動信号に応じた電荷をキ
ャパシタＣ１に蓄積して、ローパスフィルタ１３を介し
てＶＣＯ１４を制御する。ローパスフィルタ１３の出力
信号に変調信号が重畳され、ＶＣＯ１４の発振周波数が
制御される。この発振出力は出力端子１７を介して外部
に出力されるとともに、分周器１５で分周される。
【０００５】上記の変調回路を構成する位相同期回路の
応答時間及び変調特性は、下記の通り定義される自然周
波数（ωｎ）に依存する。
応答時間及び変調特性は、下記の通り定義される自然周
波数（ωｎ）に依存する。
【０００６】
【数１】
【０００７】ここで、 Ｋφ：位相比較感度 Ｋｖｃｏ：ＶＣＯ制御感度 Ｒ１、Ｒ２、Ｃ１：ループフィルタ１２の抵抗値及び容
量値 位相比較感度Ｋφは、位相比較器１０及びチャージポン
プ１１で決まる値であり、位相差の変化に対するチャー
ジポンプ１１の出力電圧の変化を示す。ＶＣＯ制御感度
Ｋｖｃｏは、ＶＣＯ１４の制御電圧の変化に対する発振
周波数の変化を示す。
量値 位相比較感度Ｋφは、位相比較器１０及びチャージポン
プ１１で決まる値であり、位相差の変化に対するチャー
ジポンプ１１の出力電圧の変化を示す。ＶＣＯ制御感度
Ｋｖｃｏは、ＶＣＯ１４の制御電圧の変化に対する発振
周波数の変化を示す。
【０００８】
【発明が解決しようとする課題】このように、位相同期
回路の応答時間及び変調特性は自然周波数に依存するた
め、応答の高速性を満足させかつ、変調信号の低速変化
に応じた発振周波数の低域での変化を可能とすることと
は両立しない。すなわち、高速で応答する場合には、ゆ
っくりした変調信号の振幅変化に対して位相同期回路が
応答して発振周波数が固定（ロック）してしまい、変調
信号の振幅変化に対する発振周波数の変化を得ることが
できないという問題点がある。
回路の応答時間及び変調特性は自然周波数に依存するた
め、応答の高速性を満足させかつ、変調信号の低速変化
に応じた発振周波数の低域での変化を可能とすることと
は両立しない。すなわち、高速で応答する場合には、ゆ
っくりした変調信号の振幅変化に対して位相同期回路が
応答して発振周波数が固定（ロック）してしまい、変調
信号の振幅変化に対する発振周波数の変化を得ることが
できないという問題点がある。
【０００９】また、チャージポンプ１１の出力信号は電
源電圧とグランド間で振幅するため、発振出力信号に側
波が発生する可能性があり、この側波を除去するために
ローパスフィルタ１３が通常用いられる。しかしなが
ら、ローパスフィルタ１３で効果的に側波を取り除くた
めには、複数段（図１５の例では２段）を必要とし、コ
スト高となり、大きな占有面積が必要になるという問題
点がある。
源電圧とグランド間で振幅するため、発振出力信号に側
波が発生する可能性があり、この側波を除去するために
ローパスフィルタ１３が通常用いられる。しかしなが
ら、ローパスフィルタ１３で効果的に側波を取り除くた
めには、複数段（図１５の例では２段）を必要とし、コ
スト高となり、大きな占有面積が必要になるという問題
点がある。
【００１０】従って、本発明は上記従来技術の問題点を
解消し、応答速度を位相差に応じて変化できる位相同期
回路及びこれを構成するための回路装置並びに位相同期
回路を用いた電子装置を提供することを目的とする。
解消し、応答速度を位相差に応じて変化できる位相同期
回路及びこれを構成するための回路装置並びに位相同期
回路を用いた電子装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載の発明
は、基準信号と発振器が出力する発振信号に応じた比較
信号との位相を比較し、位相差に応じた位相比較出力信
号をフィルタを介して前記発振器に供給することで該発
振器を制御する位相同期回路において、前記位相比較出
力信号の出力値を位相差に応じて非線形に変化させる制
御回路を具備する構成である。
は、基準信号と発振器が出力する発振信号に応じた比較
信号との位相を比較し、位相差に応じた位相比較出力信
号をフィルタを介して前記発振器に供給することで該発
振器を制御する位相同期回路において、前記位相比較出
力信号の出力値を位相差に応じて非線形に変化させる制
御回路を具備する構成である。
【００１２】請求項２に記載の発明では、前記制御回路
は、位相差に対する前記位相比較出力信号の出力値を規
定する位相比較感度が、位相差が小さくなるに従い小さ
くなるように、前記位相比較出力信号を制御する構成で
ある。請求項３に記載の発明では、前記制御回路は、位
相差が小さくなるに従い前記位相比較出力信号の振幅値
の変化が小さくなるように、前記位相比較出力信号を制
御する構成である。
は、位相差に対する前記位相比較出力信号の出力値を規
定する位相比較感度が、位相差が小さくなるに従い小さ
くなるように、前記位相比較出力信号を制御する構成で
ある。請求項３に記載の発明では、前記制御回路は、位
相差が小さくなるに従い前記位相比較出力信号の振幅値
の変化が小さくなるように、前記位相比較出力信号を制
御する構成である。
【００１３】請求項４に記載の発明では、前記制御回路
は、前記位相比較出力信号を平滑する平滑回路と、該平
滑回路の出力信号を切り替え信号で選択的に出力するス
イッチ回路と、前記基準信号を遅延させた信号と前記比
較信号との位相差に応じた前記切り替え信号を出力する
位相比較器とを有する構成である。
は、前記位相比較出力信号を平滑する平滑回路と、該平
滑回路の出力信号を切り替え信号で選択的に出力するス
イッチ回路と、前記基準信号を遅延させた信号と前記比
較信号との位相差に応じた前記切り替え信号を出力する
位相比較器とを有する構成である。
【００１４】請求項５に記載の発明では、前記発振信号
は変調信号を含む構成である。請求項６に記載の発明で
は、基準信号と発振器が出力する発振信号に応じた比較
信号との位相を比較し、位相差に応じた位相比較出力信
号を出力する位相比較器と、前記位相比較出力信号の出
力値を位相差に応じて非線形に変化させる制御回路と、
該制御回路の出力に接続されるとともに、前記発振器に
接続される外付けフィルタが接続される端子とを有する
構成である。
は変調信号を含む構成である。請求項６に記載の発明で
は、基準信号と発振器が出力する発振信号に応じた比較
信号との位相を比較し、位相差に応じた位相比較出力信
号を出力する位相比較器と、前記位相比較出力信号の出
力値を位相差に応じて非線形に変化させる制御回路と、
該制御回路の出力に接続されるとともに、前記発振器に
接続される外付けフィルタが接続される端子とを有する
構成である。
【００１５】請求項７に記載の発明では、請求項６に記
載の前記制御回路は、前記位相比較出力信号を平滑する
平滑回路と、該平滑回路の出力信号を切り替え信号で選
択的に出力するスイッチ回路と、前記基準信号を遅延さ
せた信号と前記比較信号との位相差に応じた前記切り替
え信号を出力する位相比較器とを有する構成である。
載の前記制御回路は、前記位相比較出力信号を平滑する
平滑回路と、該平滑回路の出力信号を切り替え信号で選
択的に出力するスイッチ回路と、前記基準信号を遅延さ
せた信号と前記比較信号との位相差に応じた前記切り替
え信号を出力する位相比較器とを有する構成である。
【００１６】請求項８に記載の発明では、請求項６に記
載の前記制御回路は、前記位相比較出力信号を平滑する
平滑回路が接続される端子と、該平滑回路の出力信号を
切り替え信号で選択的に出力するスイッチ回路と、前記
基準信号を遅延させた信号と前記比較信号との位相差に
応じた前記切り替え信号を出力する位相比較器とを有す
る構成である。
載の前記制御回路は、前記位相比較出力信号を平滑する
平滑回路が接続される端子と、該平滑回路の出力信号を
切り替え信号で選択的に出力するスイッチ回路と、前記
基準信号を遅延させた信号と前記比較信号との位相差に
応じた前記切り替え信号を出力する位相比較器とを有す
る構成である。
【００１７】請求項９に記載の発明では、前記制御回路
は、位相差に対する前記位相比較出力信号の出力値を規
定する位相比較感度が位相差が小さくなるに従い小さく
なるように、前記位相比較出力信号を制御する構成であ
る。請求項１０に記載の発明では、前記制御回路は、位
相差が小さくなるに従い前記位相比較出力信号の振幅値
の変化が小さくなるように、前記位相比較出力信号を制
御する構成である。
は、位相差に対する前記位相比較出力信号の出力値を規
定する位相比較感度が位相差が小さくなるに従い小さく
なるように、前記位相比較出力信号を制御する構成であ
る。請求項１０に記載の発明では、前記制御回路は、位
相差が小さくなるに従い前記位相比較出力信号の振幅値
の変化が小さくなるように、前記位相比較出力信号を制
御する構成である。
【００１８】請求項１１に記載の発明では、前記発振信
号は変調信号を含む構成である。請求項１２に記載の発
明は、変調信号に応じて出力信号の周波数が変化する変
調回路と、該変調回路からの前記出力信号を送信信号周
波数に変換するミクサ回路と、該ミクサ回路の出力信号
を増幅する増幅器と、増幅器の出力信号を送信するアン
テナとを有し、前記変調回路は位相同期回路を含み、該
位相同期回路は、基準信号と発振器が出力する前記変調
回路の出力信号に応じた比較信号との位相を比較し、位
相差に応じた位相比較出力信号をフィルタを介して前記
発振器に供給することで該発振器を制御する構成で、更
に前記位相比較出力信号の出力値を位相差に応じて非線
形に変化させる制御回路を具備する構成の電子装置であ
る。
号は変調信号を含む構成である。請求項１２に記載の発
明は、変調信号に応じて出力信号の周波数が変化する変
調回路と、該変調回路からの前記出力信号を送信信号周
波数に変換するミクサ回路と、該ミクサ回路の出力信号
を増幅する増幅器と、増幅器の出力信号を送信するアン
テナとを有し、前記変調回路は位相同期回路を含み、該
位相同期回路は、基準信号と発振器が出力する前記変調
回路の出力信号に応じた比較信号との位相を比較し、位
相差に応じた位相比較出力信号をフィルタを介して前記
発振器に供給することで該発振器を制御する構成で、更
に前記位相比較出力信号の出力値を位相差に応じて非線
形に変化させる制御回路を具備する構成の電子装置であ
る。
【００１９】請求項１３に記載の発明では、請求項１２
の前記制御回路は、位相差に対する前記位相比較出力信
号の出力値を規定する位相比較感度が位相差が小さくな
るに従い小さくなるように、前記位相比較出力信号を制
御する構成である。請求項１４に記載の発明では、請求
項１２の前記制御回路は、位相差が小さくなるに従い前
記位相比較出力信号の振幅値の変化が小さくなるよう
に、前記位相比較出力信号を制御する構成である。
の前記制御回路は、位相差に対する前記位相比較出力信
号の出力値を規定する位相比較感度が位相差が小さくな
るに従い小さくなるように、前記位相比較出力信号を制
御する構成である。請求項１４に記載の発明では、請求
項１２の前記制御回路は、位相差が小さくなるに従い前
記位相比較出力信号の振幅値の変化が小さくなるよう
に、前記位相比較出力信号を制御する構成である。
【００２０】請求項１５に記載の発明では、前記変調信
号は音声信号である構成である。
号は音声信号である構成である。
【００２１】
【作用】請求項１に記載の発明では、制御回路が前記位
相比較出力信号の出力値を位相差に応じて非線形に変化
させることで、発振周波数に応じて所望の動作状態（応
答速度）を設定できる。すなわち、請求項２に記載のよ
うに、位相差に対する前記位相比較出力信号の出力値を
規定する位相比較感度が、位相差が小さくなるに従い小
さくなるように、又は請求項３に記載のように、位相差
が小さくなるに従い前記位相比較出力信号の振幅値の変
化が小さくなるように、作用する。
相比較出力信号の出力値を位相差に応じて非線形に変化
させることで、発振周波数に応じて所望の動作状態（応
答速度）を設定できる。すなわち、請求項２に記載のよ
うに、位相差に対する前記位相比較出力信号の出力値を
規定する位相比較感度が、位相差が小さくなるに従い小
さくなるように、又は請求項３に記載のように、位相差
が小さくなるに従い前記位相比較出力信号の振幅値の変
化が小さくなるように、作用する。
【００２２】請求項４に記載の発明では、平滑回路は前
記位相比較出力信号を平滑し、スイッチ回路は該平滑回
路の出力信号を切り替え信号で選択的に出力し、位相比
較器は前記基準信号を遅延させた信号と前記比較信号と
の位相差に応じた前記切り替え信号を出力する。これに
より、位相比較出力信号を位相差に応じて非線形に変化
させることができる。また、平滑化された信号でフィル
タを駆動する構成のため、不要な側波成分が少なく、従
来必要であったローパスフィルタを省略可能である。
記位相比較出力信号を平滑し、スイッチ回路は該平滑回
路の出力信号を切り替え信号で選択的に出力し、位相比
較器は前記基準信号を遅延させた信号と前記比較信号と
の位相差に応じた前記切り替え信号を出力する。これに
より、位相比較出力信号を位相差に応じて非線形に変化
させることができる。また、平滑化された信号でフィル
タを駆動する構成のため、不要な側波成分が少なく、従
来必要であったローパスフィルタを省略可能である。
【００２３】請求項５に記載の発明では、前記発振信号
は変調信号を含む構成であり、同期を確立するときは応
答速度を高め、同期が確立した状態で変調信号に応じて
発振周波数を制御する場合には応答速度を低くする。こ
れにより、変調信号に応じて発振周波数を安定に低域ま
で変化させることができる。
は変調信号を含む構成であり、同期を確立するときは応
答速度を高め、同期が確立した状態で変調信号に応じて
発振周波数を制御する場合には応答速度を低くする。こ
れにより、変調信号に応じて発振周波数を安定に低域ま
で変化させることができる。
【００２４】請求項６に記載の発明では、フィルタを外
付けとしたことで、回路装置の小型化が可能になるとと
もに、フィルタの特性を使用者が任意に設定できる。請
求項７に記載の発明では制御回路は、請求項４の制御回
路と同様に作用する。
付けとしたことで、回路装置の小型化が可能になるとと
もに、フィルタの特性を使用者が任意に設定できる。請
求項７に記載の発明では制御回路は、請求項４の制御回
路と同様に作用する。
【００２５】請求項８に記載の発明では、制御回路を構
成する平滑回路を外付けとすることで、回路装置の小型
化が可能になるとともに、フィルタの特性を使用者が任
意に設定できる。請求項９に記載の発明では、前記制御
回路は、位相差に対する前記位相比較出力信号の出力値
を規定する位相比較感度が位相差が小さくなるに従い小
さくなるように、前記位相比較出力信号を制御する作用
を有する。
成する平滑回路を外付けとすることで、回路装置の小型
化が可能になるとともに、フィルタの特性を使用者が任
意に設定できる。請求項９に記載の発明では、前記制御
回路は、位相差に対する前記位相比較出力信号の出力値
を規定する位相比較感度が位相差が小さくなるに従い小
さくなるように、前記位相比較出力信号を制御する作用
を有する。
【００２６】請求項１０に記載の発明では、前記制御回
路は、位相差が小さくなるに従い前記位相比較出力信号
の振幅値の変化が小さくなるように、前記位相比較出力
信号を制御する作用を有する。請求項１１に記載の発明
では、前記発振信号は変調信号を含む構成であり、前述
した請求項５と同様の作用である。
路は、位相差が小さくなるに従い前記位相比較出力信号
の振幅値の変化が小さくなるように、前記位相比較出力
信号を制御する作用を有する。請求項１１に記載の発明
では、前記発振信号は変調信号を含む構成であり、前述
した請求項５と同様の作用である。
【００２７】請求項１２に記載の発明では、位相同期回
路が請求項１に記載の構成を有するため、前記位相比較
出力信号の出力値を位相差に応じて非線形に変化させる
ことができる。すなわち、請求項１３に記載のように、
位相差に対する前記位相比較出力信号の出力値を規定す
る位相比較感度が位相差が小さくなるに従い小さくなる
ように、又は請求項１４に記載のように、位相差が小さ
くなるに従い前記位相比較出力信号の振幅値の変化が小
さくなるように、前記位相比較出力信号を制御する。
路が請求項１に記載の構成を有するため、前記位相比較
出力信号の出力値を位相差に応じて非線形に変化させる
ことができる。すなわち、請求項１３に記載のように、
位相差に対する前記位相比較出力信号の出力値を規定す
る位相比較感度が位相差が小さくなるに従い小さくなる
ように、又は請求項１４に記載のように、位相差が小さ
くなるに従い前記位相比較出力信号の振幅値の変化が小
さくなるように、前記位相比較出力信号を制御する。
【００２８】請求項１５に記載の発明では、前記変調信
号は音声信号である構成である。すなわち、電話の適用
を意味している。
号は音声信号である構成である。すなわち、電話の適用
を意味している。
【００２９】
【実施例】図１は本発明の第１の実施例による位相同期
回路の構成を示すブロック図である。図１に示す位相同
期回路は、位相比較器２０、応答速度制御回路２１、ル
ープフィルタ２２、電圧制御発振器（ＶＣＯ）２４、分
周器２５、基準信号入力端子２６及び発振信号出力端子
２７を有して構成されている。上記構成の位相同期回路
に、変調信号入力端子２８及び、ＶＣＯ２４の入力端子
（ループフィルタ２２の出力信号を受ける）に接続され
る信号線３４を設けることで、位相同期回路を用いた変
調回路が構成される。
回路の構成を示すブロック図である。図１に示す位相同
期回路は、位相比較器２０、応答速度制御回路２１、ル
ープフィルタ２２、電圧制御発振器（ＶＣＯ）２４、分
周器２５、基準信号入力端子２６及び発振信号出力端子
２７を有して構成されている。上記構成の位相同期回路
に、変調信号入力端子２８及び、ＶＣＯ２４の入力端子
（ループフィルタ２２の出力信号を受ける）に接続され
る信号線３４を設けることで、位相同期回路を用いた変
調回路が構成される。
【００３０】位相比較器２０は、端子２６に与えられる
基準信号ｆｒの位相と分周器１５の出力信号（比較信
号）ｆｖの位相とを比較し、位相差に応じた位相比較出
力信号を制御回路２１に出力する。制御回路２１は、ル
ープフィルタ２２に与える制御信号を制御することで、
位相差に応じて位相同期回路の応答速度を変化させる。
換言すれば、制御回路２１は、位相差に応じたループフ
ィルタ２２への制御信号の大きさ（例えば振幅値）を表
す位相比較感度を、位相差に応じて変化させる。具体的
には、制御回路２１は、位相差の大きい時は位相比較感
度が大きく高速の応答を実現し、位相差の小さい時は位
相比較感度が小さく低速の応答を実現するように、ルー
プフィルタ２２への制御信号を制御する。これにより、
基準信号ｆｒの周波数を切り替える場合のように位相差
が大きいときには、位相同期回路は高速に同期を確立す
るとともに、同期が確立した状態で変調信号に応じて発
振信号を変化させる場合には低速で応答するため、変調
信号のゆっくりした変化に追従してＶＣＯ２４の発振周
波数を変化させることができる。
基準信号ｆｒの位相と分周器１５の出力信号（比較信
号）ｆｖの位相とを比較し、位相差に応じた位相比較出
力信号を制御回路２１に出力する。制御回路２１は、ル
ープフィルタ２２に与える制御信号を制御することで、
位相差に応じて位相同期回路の応答速度を変化させる。
換言すれば、制御回路２１は、位相差に応じたループフ
ィルタ２２への制御信号の大きさ（例えば振幅値）を表
す位相比較感度を、位相差に応じて変化させる。具体的
には、制御回路２１は、位相差の大きい時は位相比較感
度が大きく高速の応答を実現し、位相差の小さい時は位
相比較感度が小さく低速の応答を実現するように、ルー
プフィルタ２２への制御信号を制御する。これにより、
基準信号ｆｒの周波数を切り替える場合のように位相差
が大きいときには、位相同期回路は高速に同期を確立す
るとともに、同期が確立した状態で変調信号に応じて発
振信号を変化させる場合には低速で応答するため、変調
信号のゆっくりした変化に追従してＶＣＯ２４の発振周
波数を変化させることができる。
【００３１】図２に、位相差と制御回路２１の出力電圧
との関係を示す。実線は、本実施例の関係であり、点線
は図１５に示す従来回路の関係である。従来回路では、
位相差とチャージポンプ１０の出力電圧の大きさとは線
形な関係にあるのに対し、本実施例では非線形な関係に
ある。より具体的には、本実施例では、位相差φが小さ
い時には位相差の変化に対する制御回路２１の出力電圧
Ｖの変化ｄＶ／ｄφは小さい。これに対し、位相差φが
大きい時にはｄＶ／ｄφは大きい。
との関係を示す。実線は、本実施例の関係であり、点線
は図１５に示す従来回路の関係である。従来回路では、
位相差とチャージポンプ１０の出力電圧の大きさとは線
形な関係にあるのに対し、本実施例では非線形な関係に
ある。より具体的には、本実施例では、位相差φが小さ
い時には位相差の変化に対する制御回路２１の出力電圧
Ｖの変化ｄＶ／ｄφは小さい。これに対し、位相差φが
大きい時にはｄＶ／ｄφは大きい。
【００３２】以上の制御を行う制御回路２１は、平滑回
路２９と、アナログスイッチ（ＳＷ）３０と、位相比較
器３１とを具備する。平滑回路２９は、位相比較器２０
の位相比較出力信号を平滑化する。位相比較器３１は基
準信号ｆｒと比較信号ｆｖとの位相差を比較し、位相差
に応じた制御信号を切り替え信号としてアナログスイッ
チ３０に出力する。アナログスイッチ３１はチャージポ
ンプとして作用し、切り替え信号がオンのときに平滑回
路２９の出力信号をループフィルタ２２に出力する。位
相差が大きくなると、切り替え信号がオンの期間が増大
する。したがって、制御回路２１の出力信号は、位相比
較器２０の位相差に比例した電圧で、位相比較器３１の
位相差に比例した幅を有する。よって、図１の位相同期
回路の位相比較感度は、位相差に比例し、位相比較器３
１の位相差の２乗に比例する。ループフィルタ２２は制
御回路２１の出力信号を平滑化し、ＶＣＯ２４の制御電
圧を出力する。ＶＣＯ２４はこの制御電圧に応じた周波
数で発振する。
路２９と、アナログスイッチ（ＳＷ）３０と、位相比較
器３１とを具備する。平滑回路２９は、位相比較器２０
の位相比較出力信号を平滑化する。位相比較器３１は基
準信号ｆｒと比較信号ｆｖとの位相差を比較し、位相差
に応じた制御信号を切り替え信号としてアナログスイッ
チ３０に出力する。アナログスイッチ３１はチャージポ
ンプとして作用し、切り替え信号がオンのときに平滑回
路２９の出力信号をループフィルタ２２に出力する。位
相差が大きくなると、切り替え信号がオンの期間が増大
する。したがって、制御回路２１の出力信号は、位相比
較器２０の位相差に比例した電圧で、位相比較器３１の
位相差に比例した幅を有する。よって、図１の位相同期
回路の位相比較感度は、位相差に比例し、位相比較器３
１の位相差の２乗に比例する。ループフィルタ２２は制
御回路２１の出力信号を平滑化し、ＶＣＯ２４の制御電
圧を出力する。ＶＣＯ２４はこの制御電圧に応じた周波
数で発振する。
【００３３】図３は、図１のブロック構成を一部具体的
に示した図である。位相比較器２０は排他的論理和（Ｅ
ＸＯＲ）回路で構成されている。制御回路２１の平滑回
路２９は、抵抗Ｒ３とキャパシタＣ３とで構成されてい
る。位相比較回路３１は、遅延回路３２と排他的論理和
（ＥＸＯＲ）回路３３とで構成されている。遅延回路３
２は、基準信号ｆｒを所定時間遅延させ、比較信号ｆｖ
との比較のタイミングを整合させる。具体的には、基準
信号ｆｒを９０°遅延させ、基準信号ｆｒと比較信号ｆ
ｖとの位相差が９０°とき、排他的論理和回路３３の出
力信号のパルス幅がゼロとなるようにしている。排他的
論理和回路３３が出力する切り替え信号は、アナログス
イッチ３０に出力される。ループフィルタ２２は、図１
５に示すループフィルタ１２と同一構成である。
に示した図である。位相比較器２０は排他的論理和（Ｅ
ＸＯＲ）回路で構成されている。制御回路２１の平滑回
路２９は、抵抗Ｒ３とキャパシタＣ３とで構成されてい
る。位相比較回路３１は、遅延回路３２と排他的論理和
（ＥＸＯＲ）回路３３とで構成されている。遅延回路３
２は、基準信号ｆｒを所定時間遅延させ、比較信号ｆｖ
との比較のタイミングを整合させる。具体的には、基準
信号ｆｒを９０°遅延させ、基準信号ｆｒと比較信号ｆ
ｖとの位相差が９０°とき、排他的論理和回路３３の出
力信号のパルス幅がゼロとなるようにしている。排他的
論理和回路３３が出力する切り替え信号は、アナログス
イッチ３０に出力される。ループフィルタ２２は、図１
５に示すループフィルタ１２と同一構成である。
【００３４】図４は、図３に示す位相同期回路の動作を
示すタイミング図である。同図（Ａ）は、基準信号ｆｒ
と比較信号ｆｖとの位相差が小さい時の動作を示し、同
図（Ｂ）は位相差が大きいときの動作を示す。基準信号
ｆｒと比較信号ｆｖとが図４（Ａ）に示す場合、位相比
較器２０の出力信号Ｓ１は図示のようになり、これを平
滑回路２９で平滑した信号Ｓ２は図示の通りである。出
力信号Ｓ１がハイレベルにある間、平滑回路２９のキャ
パシタＣ３に電荷が蓄積されて、出力信号Ｓ１の振幅値
（電圧値）は増加する。出力信号Ｓ１がローレベルにあ
る間、キャパシタＣ３の電荷は放電し、出力電圧Ｓ１の
振幅値は減少する。
示すタイミング図である。同図（Ａ）は、基準信号ｆｒ
と比較信号ｆｖとの位相差が小さい時の動作を示し、同
図（Ｂ）は位相差が大きいときの動作を示す。基準信号
ｆｒと比較信号ｆｖとが図４（Ａ）に示す場合、位相比
較器２０の出力信号Ｓ１は図示のようになり、これを平
滑回路２９で平滑した信号Ｓ２は図示の通りである。出
力信号Ｓ１がハイレベルにある間、平滑回路２９のキャ
パシタＣ３に電荷が蓄積されて、出力信号Ｓ１の振幅値
（電圧値）は増加する。出力信号Ｓ１がローレベルにあ
る間、キャパシタＣ３の電荷は放電し、出力電圧Ｓ１の
振幅値は減少する。
【００３５】遅延回路３２は基準信号ｆｒを９０°遅延
させ、図４（Ａ）に破線で示す信号を出力する。位相比
較器３３は、この遅延された基準信号ｆｒと比較信号ｆ
ｖとの位相を比較し、その位相差に対応するパルス信号
Ｓ３を図４（Ａ）に示すように出力する。このパルス信
号Ｓ３は、切り替え信号としてアナログスイッチ３０に
与えられ、アナログスイッチ３０は図４（Ａ）に示す制
御信号Ｓ４をループフィルタ２２に出力する。
させ、図４（Ａ）に破線で示す信号を出力する。位相比
較器３３は、この遅延された基準信号ｆｒと比較信号ｆ
ｖとの位相を比較し、その位相差に対応するパルス信号
Ｓ３を図４（Ａ）に示すように出力する。このパルス信
号Ｓ３は、切り替え信号としてアナログスイッチ３０に
与えられ、アナログスイッチ３０は図４（Ａ）に示す制
御信号Ｓ４をループフィルタ２２に出力する。
【００３６】図４（Ｂ）は、同図（Ａ）に比べ、基準信
号ｆｒと比較信号ｆｖとの位相差が大きい場合の動作を
示す。この場合は、図４（Ａ）の場合に比べ、平滑回路
２９で平滑した信号Ｓ２の振幅値は大きく、また切り替
え信号Ｓ３のパルス幅（オン期間）も大きい。このよう
に、制御回路２１の出力信号、すなわちアナログスイッ
チ３０の出力信号は、位相比較器２０の位相差に比例し
た電圧で、位相比較器３１の位相差に比例した幅を有す
る。
号ｆｒと比較信号ｆｖとの位相差が大きい場合の動作を
示す。この場合は、図４（Ａ）の場合に比べ、平滑回路
２９で平滑した信号Ｓ２の振幅値は大きく、また切り替
え信号Ｓ３のパルス幅（オン期間）も大きい。このよう
に、制御回路２１の出力信号、すなわちアナログスイッ
チ３０の出力信号は、位相比較器２０の位相差に比例し
た電圧で、位相比較器３１の位相差に比例した幅を有す
る。
【００３７】チャージポンプとして機能するアナログス
イッチ３０の出力信号Ｓ４は図４に示すように、平滑回
路２９を通った信号なので、従来のように電源電圧とグ
ランド間でフルにスイングすることはない。よって、従
来必要であったローパスフィルタを削除してもよい。
イッチ３０の出力信号Ｓ４は図４に示すように、平滑回
路２９を通った信号なので、従来のように電源電圧とグ
ランド間でフルにスイングすることはない。よって、従
来必要であったローパスフィルタを削除してもよい。
【００３８】図５は、図３に示す排他的論理和回路２０
又は３３の一構成例を示すブロック図である。図５に示
すように、排他的論理和回路は３つのＮＯＲ回路３５、
３６及び３７と、２つのＮＯＴ回路３８及び３９からな
る。図６は、図３に示す分周器２５の一構成例を示すブ
ロック図である。図示するように、分周器２５はＮ個の
Ｄ形フリップフロップ３８−１、３８−２、・・・、３
８−Ｎを従属接続したものである。１段目のフリップフ
ロップ３８−１のクロック入力端子ＣＫに、ＶＣＯ２４
の発振出力信号が与えられ、Ｎ段目のフリップフロップ
３８−Ｎのデータ出力端子Ｑから分周された信号が出力
される。
又は３３の一構成例を示すブロック図である。図５に示
すように、排他的論理和回路は３つのＮＯＲ回路３５、
３６及び３７と、２つのＮＯＴ回路３８及び３９からな
る。図６は、図３に示す分周器２５の一構成例を示すブ
ロック図である。図示するように、分周器２５はＮ個の
Ｄ形フリップフロップ３８−１、３８−２、・・・、３
８−Ｎを従属接続したものである。１段目のフリップフ
ロップ３８−１のクロック入力端子ＣＫに、ＶＣＯ２４
の発振出力信号が与えられ、Ｎ段目のフリップフロップ
３８−Ｎのデータ出力端子Ｑから分周された信号が出力
される。
【００３９】図７は、図３に示す遅延回路３２の一構成
例を示すブロック図である。図示する遅延回路は、バッ
ファ３９及び４０と、抵抗Ｒ４及びキャパシタＣ４とを
有するフィルタとからなる。バッファ３９を介して基準
信号ｆｒはキャパシタＣ４を充電し、バッファ４０を介
して遅延された信号が出力される。遅延時間は、フィル
タの時定数に依存する。
例を示すブロック図である。図示する遅延回路は、バッ
ファ３９及び４０と、抵抗Ｒ４及びキャパシタＣ４とを
有するフィルタとからなる。バッファ３９を介して基準
信号ｆｒはキャパシタＣ４を充電し、バッファ４０を介
して遅延された信号が出力される。遅延時間は、フィル
タの時定数に依存する。
【００４０】図８は、図３に示すアナログスイッチ３０
の一構成例を示すブロック図である。アナログスイッチ
３０は、異なる極性の２つのＭＯＳトランジスタ４０及
び４１と、インバータ４２とを有する。トランジスタ４
０、４１のドレイン（ソース）は平滑回路２９の出力信
号Ｓ２を受け取り、ソース（ドレイン）は出力信号Ｓ４
を出力する。トランジスタ４０のゲートには位相比較器
３１の出力信号Ｓ３が与えられ、トランジスタ４１のゲ
ートにはインバータ４２で反転された出力信号Ｓ３が与
えられる。出力信号Ｓ３がハイレベルのときにトランジ
スタ４０、４１がオンし、ローレベルのときにオフす
る。
の一構成例を示すブロック図である。アナログスイッチ
３０は、異なる極性の２つのＭＯＳトランジスタ４０及
び４１と、インバータ４２とを有する。トランジスタ４
０、４１のドレイン（ソース）は平滑回路２９の出力信
号Ｓ２を受け取り、ソース（ドレイン）は出力信号Ｓ４
を出力する。トランジスタ４０のゲートには位相比較器
３１の出力信号Ｓ３が与えられ、トランジスタ４１のゲ
ートにはインバータ４２で反転された出力信号Ｓ３が与
えられる。出力信号Ｓ３がハイレベルのときにトランジ
スタ４０、４１がオンし、ローレベルのときにオフす
る。
【００４１】図９は、ＶＣＯ２４の一構成例を示す回路
図である（ＵＳＰ５、０４７、７３３参照）。ＶＣＯ２
４はバイポーラトランジスタＴ１、バラクタダイオード
ＶＣ１、抵抗Ｒ１１、Ｒ１２、Ｒ１３、インダクタＬ
１、Ｌ２、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１
４、Ｃ１５、加算回路４３とを含む。加算回路４３はル
ープフィルタ２２の出力信号と変調信号とを加算する。
電源電圧として、所定電位のＶｃｃ及びＶｅｅが図示す
るように与えられている。ＶＣＯ２４の発振出力信号
は、キャパシタＣ１６を介して出力端子２７に出力され
る。
図である（ＵＳＰ５、０４７、７３３参照）。ＶＣＯ２
４はバイポーラトランジスタＴ１、バラクタダイオード
ＶＣ１、抵抗Ｒ１１、Ｒ１２、Ｒ１３、インダクタＬ
１、Ｌ２、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１
４、Ｃ１５、加算回路４３とを含む。加算回路４３はル
ープフィルタ２２の出力信号と変調信号とを加算する。
電源電圧として、所定電位のＶｃｃ及びＶｅｅが図示す
るように与えられている。ＶＣＯ２４の発振出力信号
は、キャパシタＣ１６を介して出力端子２７に出力され
る。
【００４２】図１０は、上述した図５ないし図８と図３
とを組み合わせて得られる位相同期回路の全体構成図で
ある。図１０において、前述した図に示す構成要素と同
一の構成要素には同一の参照番号を付してある。構成要
素には同一の参照番号を付してある。
とを組み合わせて得られる位相同期回路の全体構成図で
ある。図１０において、前述した図に示す構成要素と同
一の構成要素には同一の参照番号を付してある。構成要
素には同一の参照番号を付してある。
【００４３】なお、図１に示す各部の構成は、前述した
構成に限定されるものではなく、各部に必要な機能が実
現できれば他の構成を用いてもよいことは勿論である。
図１１は、上記位相同期回路を用いた変調回路を具備す
る携帯電話機の一構成例を示すブロック図である。図１
１に示す携帯電話機は、アンテナ（ＡＮＴ）４５、アン
テナ共用器４６、増幅器（ＡＭＰ）４７、ミクサ４８、
復調器（ＤＥＭ）４９、シンセサイザ５０、変調器（Ｍ
ＯＤ）５１、ミクサ５２、増幅器（ＡＭＰ）５３、ベー
スバンド回路５４、スピーカ（ＳＰ）５５及びマイクロ
フォン（ＭＩＣ）５６を有する。
構成に限定されるものではなく、各部に必要な機能が実
現できれば他の構成を用いてもよいことは勿論である。
図１１は、上記位相同期回路を用いた変調回路を具備す
る携帯電話機の一構成例を示すブロック図である。図１
１に示す携帯電話機は、アンテナ（ＡＮＴ）４５、アン
テナ共用器４６、増幅器（ＡＭＰ）４７、ミクサ４８、
復調器（ＤＥＭ）４９、シンセサイザ５０、変調器（Ｍ
ＯＤ）５１、ミクサ５２、増幅器（ＡＭＰ）５３、ベー
スバンド回路５４、スピーカ（ＳＰ）５５及びマイクロ
フォン（ＭＩＣ）５６を有する。
【００４４】アンテナを介して受信した電波は共用器４
６及び増幅器４７を介してミクサ４８に与えられ、シン
セサイザ５０の出力信号との周波数差が復調器４９に与
えられる。復調器４９で復調された復調信号は、ベース
バンド回路５４でベースバンド信号処理され、得られた
ベースバンド信号がスピーカ５５に出力される。マイク
ロフォン５６からのオーディオ信号はベースバンド回路
５４でベースバンド処理され、得られた変調信号が変調
器５１に与えられる。この変調器５１は、前述した位相
同期回路を用いた変調回路を有する。変調器５１の出力
信号はシンセサイザ５０の発振周波数と加算され、増幅
器５３及び共用器４６を介してアンテナ４５に出力され
る。
６及び増幅器４７を介してミクサ４８に与えられ、シン
セサイザ５０の出力信号との周波数差が復調器４９に与
えられる。復調器４９で復調された復調信号は、ベース
バンド回路５４でベースバンド信号処理され、得られた
ベースバンド信号がスピーカ５５に出力される。マイク
ロフォン５６からのオーディオ信号はベースバンド回路
５４でベースバンド処理され、得られた変調信号が変調
器５１に与えられる。この変調器５１は、前述した位相
同期回路を用いた変調回路を有する。変調器５１の出力
信号はシンセサイザ５０の発振周波数と加算され、増幅
器５３及び共用器４６を介してアンテナ４５に出力され
る。
【００４５】なお、図１に示す変調回路の基準信号ｆｒ
は、所定の基準信号発生器（図示を省略する）を用いて
生成することとしてもよいし、シンセサイザ５０の出力
を分周したものを用いてもよい。このように、携帯電話
機の送信系に位相同期回路を用いた変調回路を用いるこ
とで、周波数切り替え時には位相比較感度を高くして応
答性をよくし、同期が確立した後は位相比較感度を低く
して変調信号従い発振周波数が変化するようにすること
で、特性のよい送信系を構成することができる。
は、所定の基準信号発生器（図示を省略する）を用いて
生成することとしてもよいし、シンセサイザ５０の出力
を分周したものを用いてもよい。このように、携帯電話
機の送信系に位相同期回路を用いた変調回路を用いるこ
とで、周波数切り替え時には位相比較感度を高くして応
答性をよくし、同期が確立した後は位相比較感度を低く
して変調信号従い発振周波数が変化するようにすること
で、特性のよい送信系を構成することができる。
【００４６】上述した位相同期回路は、図１２の参照番
号５５で示すブロックのように、１つのモジュール又は
１つのチップ上に集積化した回路装置とすることができ
る。モジュール化した場合には、１つの基板にディスク
リート部品や集積回を搭載して構成される。
号５５で示すブロックのように、１つのモジュール又は
１つのチップ上に集積化した回路装置とすることができ
る。モジュール化した場合には、１つの基板にディスク
リート部品や集積回を搭載して構成される。
【００４７】また図１３に示すように、位相同期回路の
一部を１つのモジュール化又は集積化した回路装置５６
とし、残りの部品を外付けとすることもできる。図１３
の例では、ループフィルタ２２とＶＣＯ２４が外付け部
品である。具体的には、回路装置５６はアナログスイッ
チ３０の出力に接続される外部接続端子６１と、ＶＣＯ
２４の出力電圧を受け取って分周器２５に出力する外部
接続端子６２とを有する。
一部を１つのモジュール化又は集積化した回路装置５６
とし、残りの部品を外付けとすることもできる。図１３
の例では、ループフィルタ２２とＶＣＯ２４が外付け部
品である。具体的には、回路装置５６はアナログスイッ
チ３０の出力に接続される外部接続端子６１と、ＶＣＯ
２４の出力電圧を受け取って分周器２５に出力する外部
接続端子６２とを有する。
【００４８】図１４は、図１３の場合よりも多くを外付
け部品とする回路装置５７を示している。この構成は特
に集積化に適している。フィルタ２２、２９やＶＣＯ２
４は集積化にはそれほど適しておらず、またユーザの種
々のニーズに対応できることを考慮した構成である。具
体的には、回路装置５７は上記外部接続端子６２に加
え、位相比較器２０の出力端子に接続される外部接続端
子６３と、アナログスイッチ３０の入力端子に接続され
る外部接続端子６４と、アナログスイッチ３０の出力端
子に接続される外部接続端子６５とを有している。外付
け回路となる平滑回路２９は、外部接続端子６３と６４
との間に図示するように接続されている。ループフィル
タ２２の入力端子は、外部接続端子６５に図示するよう
に接続されている。
け部品とする回路装置５７を示している。この構成は特
に集積化に適している。フィルタ２２、２９やＶＣＯ２
４は集積化にはそれほど適しておらず、またユーザの種
々のニーズに対応できることを考慮した構成である。具
体的には、回路装置５７は上記外部接続端子６２に加
え、位相比較器２０の出力端子に接続される外部接続端
子６３と、アナログスイッチ３０の入力端子に接続され
る外部接続端子６４と、アナログスイッチ３０の出力端
子に接続される外部接続端子６５とを有している。外付
け回路となる平滑回路２９は、外部接続端子６３と６４
との間に図示するように接続されている。ループフィル
タ２２の入力端子は、外部接続端子６５に図示するよう
に接続されている。
【００４９】以上、本発明の実施例を説明した。本発明
は上記実施例に限定されず、種々の変形例等を含む。
は上記実施例に限定されず、種々の変形例等を含む。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
応答速度を位相差に応じて変化できる位相同期回路及び
これを構成するための回路装置並びに位相同期回路を用
いた電子装置が得られる。
応答速度を位相差に応じて変化できる位相同期回路及び
これを構成するための回路装置並びに位相同期回路を用
いた電子装置が得られる。
【００５１】より特定すれば、請求項１ないし１５に記
載の発明では発振周波数に応じて、所望の動作状態、す
なわち応答速度を設定することができる。また、請求項
４、７及び８では、平滑化された信号でフィルタを駆動
する構成のため、不要な側波成分が少なく、従来必要で
あったローパスフィルタを省略可能である。
載の発明では発振周波数に応じて、所望の動作状態、す
なわち応答速度を設定することができる。また、請求項
４、７及び８では、平滑化された信号でフィルタを駆動
する構成のため、不要な側波成分が少なく、従来必要で
あったローパスフィルタを省略可能である。
【００５２】更に、請求項６及び７では、フィルタを外
付けとしたことで、回路装置の小型化が可能になるとと
もに、フィルタの特性を使用者が任意に設定できるとい
う効果がえられる。更には、請求項１２では、周波数切
り替え時には高速に動作し、同期が確立した後には変調
信号に応じて発振周波数を低域まで安定に変化させるこ
とができ、高速かつ安定度のよい携帯電話機などの通信
装置を提供できる。
付けとしたことで、回路装置の小型化が可能になるとと
もに、フィルタの特性を使用者が任意に設定できるとい
う効果がえられる。更には、請求項１２では、周波数切
り替え時には高速に動作し、同期が確立した後には変調
信号に応じて発振周波数を低域まで安定に変化させるこ
とができ、高速かつ安定度のよい携帯電話機などの通信
装置を提供できる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明で実現する位相差とループフィルタを駆
動する電圧との関係を、従来技術の関係と対比させて示
すグラフである。
動する電圧との関係を、従来技術の関係と対比させて示
すグラフである。
【図３】図１に示す構成の一部を詳細に示すブロック図
である。
である。
【図４】図３に示す構成の動作を示すタイミング図であ
る。
る。
【図５】図３に示す排他的論理和回路の一構成例を示す
ブロック図である。
ブロック図である。
【図６】図３に示す分周器の一構成例を示すブロック図
である。
である。
【図７】図３に示す遅延回路の一構成例を示すブロック
図である。
図である。
【図８】図３に示すアナログスイッチの一構成例を示す
ブロック図である。
ブロック図である。
【図９】図３に示す電圧制御発振器（ＶＣＯ）の一構成
例を示すブロック図である。
例を示すブロック図である。
【図１０】図３に示す構成全体を詳細に示すブロック図
である。
である。
【図１１】本発明の位相同期回路を用いた変調回路を具
備する携帯電話機の一構成例を示すブロック図である。
備する携帯電話機の一構成例を示すブロック図である。
【図１２】本発明の位相同期回路をモジュール又は集積
化した場合の第１の構成例を示すブロック図である。
化した場合の第１の構成例を示すブロック図である。
【図１３】本発明の位相同期回路をモジュール又は集積
化した場合の第２の構成例を示すブロック図である。
化した場合の第２の構成例を示すブロック図である。
【図１４】本発明の位相同期回路をモジュール又は集積
化した場合の第３の構成例を示すブロック図である。
化した場合の第３の構成例を示すブロック図である。
【図１５】従来の位相同期回路の構成を示すブロック図
である。
である。
２０ 位相比較器 ２１ 制御回路 ２２ ループフィルタ ２４ 電圧制御発振器（ＶＣＯ） ２５ 分周器 ２６ 基準信号入力端子 ２７ 発振出力信号出力端子 ２８ 変調信号入力端子 ２９ 平滑回路 ３０ アナログスイッチ ３１ 位相比較器 ３２ 遅延回路 ３３ 排他的論理和回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/04 Ｈ
Claims (15)
- 【請求項１】 基準信号と発振器が出力する発振信号に
応じた比較信号との位相を比較し、位相差に応じた位相
比較出力信号をフィルタを介して前記発振器に供給する
ことで該発振器を制御する位相同期回路において、 前記位相比較出力信号の出力値を位相差に応じて非線形
に変化させる制御回路を具備することを特徴とする位相
同期回路。 - 【請求項２】 前記制御回路は、位相差に対する前記位
相比較出力信号の出力値を規定する位相比較感度が、位
相差が小さくなるに従い小さくなるように、前記位相比
較出力信号を制御することを特徴とする請求項１記載の
位相同期回路。 - 【請求項３】 前記制御回路は、位相差が小さくなるに
従い前記位相比較出力信号の振幅値の変化が小さくなる
ように、前記位相比較出力信号を制御することを特徴と
する請求項１記載の位相同期回路。 - 【請求項４】 前記制御回路は、 前記位相比較出力信号を平滑する平滑回路と、 該平滑回路の出力信号を切り替え信号で選択的に出力す
るスイッチ回路と、 前記基準信号を遅延させた信号と前記比較信号との位相
差に応じた前記切り替え信号を出力する位相比較器とを
有することを特徴とする請求項１記載の位相同期回路。 - 【請求項５】 前記発振信号は変調信号を含むことを特
徴とする請求項１ないし４のいずれか一項記載の位相同
期回路。 - 【請求項６】 基準信号と発振器が出力する発振信号に
応じた比較信号との位相を比較し、位相差に応じた位相
比較出力信号を出力する位相比較器と、 前記位相比較出力信号の出力値を位相差に応じて非線形
に変化させる制御回路と、 該制御回路の出力に接続されるとともに、前記発振器に
接続される外付けフィルタが接続される端子とを具備す
ることを特徴とする回路装置。 - 【請求項７】 前記制御回路は、 前記位相比較出力信号を平滑する平滑回路と、 該平滑回路の出力信号を切り替え信号で選択的に出力す
るスイッチ回路と、 前記基準信号を遅延させた信号と前記比較信号との位相
差に応じた前記切り替え信号を出力する位相比較器とを
有することを特徴とする請求項６記載の回路装置。 - 【請求項８】 前記制御回路は、 前記位相比較出力信号を平滑する平滑回路が接続される
端子と、 該平滑回路の出力信号を切り替え信号で選択的に出力す
るスイッチ回路と、 前記基準信号を遅延させた信号と前記比較信号との位相
差に応じた前記切り替え信号を出力する位相比較器とを
有することを特徴とする請求項６記載の回路装置。 - 【請求項９】 前記制御回路は、位相差に対する前記位
相比較出力信号の出力値を規定する位相比較感度が位相
差が小さくなるに従い小さくなるように、前記位相比較
出力信号を制御することを特徴とする請求項６ないし８
のいずれか一項記載の回路装置。 - 【請求項１０】 前記制御回路は、位相差が小さくなる
に従い前記位相比較出力信号の振幅値の変化が小さくな
るように、前記位相比較出力信号を制御することを特徴
とする請求項６ないし８のいずれか一項記載の回路装
置。 - 【請求項１１】 前記発振信号は変調信号を含むことを
特徴とする請求項６ないし１０のいずれか一項記載の回
路装置。 - 【請求項１２】 変調信号に応じて出力信号の周波数が
変化する変調回路と、 該変調回路からの前記出力信号
を送信信号周波数に変換するミクサ回路と、 該ミクサ回路の出力信号を増幅する増幅器と、 増幅器の出力信号を送信するアンテナとを有し、 前記変調回路は位相同期回路を含み、 該位相同期回路は、基準信号と発振器が出力する前記変
調回路の出力信号に応じた比較信号との位相を比較し、
位相差に応じた位相比較出力信号をフィルタを介して前
記発振器に供給することで該発振器を制御する構成で、
更に前記位相比較出力信号の出力値を位相差に応じて非
線形に変化させる制御回路を具備することを特徴とする
電子装置。 - 【請求項１３】 前記制御回路は、位相差に対する前記
位相比較出力信号の出力値を規定する位相比較感度が位
相差が小さくなるに従い小さくなるように、前記位相比
較出力信号を制御することを特徴とする請求項１２記載
の電子装置。 - 【請求項１４】 前記制御回路は、位相差が小さくなる
に従い前記位相比較出力信号の振幅値の変化が小さくな
るように、前記位相比較出力信号を制御することを特徴
とする請求項１２記載の電子装置。 - 【請求項１５】 前記変調信号は音声信号であることを
特徴とする請求項１２ないし１４のいずれか一項記載の
電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016268A JPH08213901A (ja) | 1995-02-02 | 1995-02-02 | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 |
| US08/820,358 US5757216A (en) | 1995-02-02 | 1997-03-12 | Electronic device using phase synchronous circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016268A JPH08213901A (ja) | 1995-02-02 | 1995-02-02 | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213901A true JPH08213901A (ja) | 1996-08-20 |
Family
ID=11911811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7016268A Pending JPH08213901A (ja) | 1995-02-02 | 1995-02-02 | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5757216A (ja) |
| JP (1) | JPH08213901A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225868B1 (en) | 1997-12-03 | 2001-05-01 | Nec Corporation | Voltage controlled oscillation circuit with plural voltage controlled current generating circuits |
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
| JP2014195354A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu General Ltd | ３相整流器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3784485B2 (ja) * | 1997-02-12 | 2006-06-14 | 富士通株式会社 | 出力パルス幅制御システム |
| US6526113B1 (en) * | 1999-08-11 | 2003-02-25 | Broadcom Corporation | GM cell based control loops |
| US6993106B1 (en) | 1999-08-11 | 2006-01-31 | Broadcom Corporation | Fast acquisition phase locked loop using a current DAC |
| US6389092B1 (en) * | 1999-08-11 | 2002-05-14 | Newport Communications, Inc. | Stable phase locked loop having separated pole |
| US6380800B1 (en) * | 1999-12-30 | 2002-04-30 | Micron Technology, Inc. | Pump area reduction through the use of passive RC-filters or active filters |
| JP3605023B2 (ja) * | 2000-10-05 | 2004-12-22 | 山形日本電気株式会社 | クロック生成回路 |
| JP2002135116A (ja) * | 2000-10-20 | 2002-05-10 | Fujitsu Ltd | Ｐｌｌ回路と分周方法 |
| US6512403B2 (en) * | 2001-02-14 | 2003-01-28 | Samsung Electronics Co., Ltd. | Phase-locked loop for reducing frequency lock time |
| US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| US7386085B2 (en) | 2002-05-30 | 2008-06-10 | Broadcom Corporation | Method and apparatus for high speed signal recovery |
| JP3897671B2 (ja) * | 2002-09-30 | 2007-03-28 | 三菱電機株式会社 | ステータス方式信号処理回路 |
| KR100632951B1 (ko) * | 2004-09-22 | 2006-10-11 | 삼성전자주식회사 | 리플 안정화 기능을 갖는 고전압 발생 회로 |
| US8706482B2 (en) * | 2006-05-11 | 2014-04-22 | Nth Data Processing L.L.C. | Voice coder with multiple-microphone system and strategic microphone placement to deter obstruction for a digital communication device |
| US7706821B2 (en) * | 2006-06-20 | 2010-04-27 | Alon Konchitsky | Noise reduction system and method suitable for hands free communication devices |
| US8432197B2 (en) * | 2010-08-30 | 2013-04-30 | Maxim Integrated Products, Inc. | Nonlinear and concurrent digital control for a highly digital phase-locked loop |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1456453A (en) * | 1974-01-31 | 1976-11-24 | Ibm | Phase locked oscillators |
| US4262264A (en) * | 1979-02-16 | 1981-04-14 | General Electric Company | Apparatus and method for achieving acquisition and maintaining lock in a phase locked loop |
| US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
| US4387342A (en) * | 1981-03-04 | 1983-06-07 | Datavision, Inc. | Phase-shift keyed decoder |
| US4745372A (en) * | 1985-10-17 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Phase-locked-loop circuit having a charge pump |
| CA1290407C (en) * | 1986-12-23 | 1991-10-08 | Shigeki Saito | Frequency synthesizer |
| JP2610171B2 (ja) * | 1988-08-31 | 1997-05-14 | 日本電気エンジニアリング株式会社 | 位相同期回路 |
| US4987387A (en) * | 1989-09-08 | 1991-01-22 | Delco Electronics Corporation | Phase locked loop circuit with digital control |
| JPH04357703A (ja) * | 1991-06-04 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 周波数変調回路 |
| US5276913A (en) * | 1991-11-25 | 1994-01-04 | Motorola, Inc. | Phase-locked-loop circuit for radio transceiver |
| JP2945545B2 (ja) * | 1992-04-02 | 1999-09-06 | 三菱電機株式会社 | Ｐｌｌ回路装置および位相差検出回路装置 |
| JPH0613898A (ja) * | 1992-06-29 | 1994-01-21 | Nec Corp | 周波数シンセサイザ |
-
1995
- 1995-02-02 JP JP7016268A patent/JPH08213901A/ja active Pending
-
1997
- 1997-03-12 US US08/820,358 patent/US5757216A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225868B1 (en) | 1997-12-03 | 2001-05-01 | Nec Corporation | Voltage controlled oscillation circuit with plural voltage controlled current generating circuits |
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
| JP2014195354A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu General Ltd | ３相整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5757216A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08213901A (ja) | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 | |
| EP1143606B1 (en) | Numerically controlled variable oscillator | |
| US20070273415A1 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| US20060034408A1 (en) | Clock generator having a 50% duty-cycle | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| JP2003069426A (ja) | 周波数シンセサイザー | |
| US5727019A (en) | Digital modem | |
| US6766154B2 (en) | Fast settling fine stepping phase locked loops | |
| US6069537A (en) | Double mode modulator | |
| US6233227B1 (en) | Transmitting and receiving apparatus | |
| KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
| JP3522584B2 (ja) | 位相比較器及びその省電力動作制御方法及び半導体集積回路 | |
| US6288616B1 (en) | Multifrequency low-power oscillator for telecommunication IC's | |
| JPH07183923A (ja) | 変調装置 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JP2001119297A (ja) | チャージポンプ回路及びそれを用いたｐｌｌ周波数シンセサイザ回路 | |
| JP2001127629A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH11168405A (ja) | 無線回路とそれを用いた移動無線機 | |
| Majek et al. | A programmable CMOS RF frequency synthesizer for multi-standard wireless applications | |
| EP1093227A1 (en) | Digital phase-locked loop circuit | |
| US6707343B2 (en) | Frequency synthesis apparatus, systems, and methods | |
| JPH104350A (ja) | Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール | |
| KR100355790B1 (ko) | 듀얼밴드 위상동기루프의 합성장치 | |
| JP2003209463A (ja) | 周波数変換器およびそれを用いた周波数可変発振器およびそれらを用いた電子装置 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |