JPS61157028A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPS61157028A
JPS61157028A JP59276319A JP27631984A JPS61157028A JP S61157028 A JPS61157028 A JP S61157028A JP 59276319 A JP59276319 A JP 59276319A JP 27631984 A JP27631984 A JP 27631984A JP S61157028 A JPS61157028 A JP S61157028A
Authority
JP
Japan
Prior art keywords
frequency
phase
turned
oscillator
prescaler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59276319A
Other languages
English (en)
Other versions
JPH0327125B2 (ja
Inventor
Eiji Itaya
英治 板谷
Takeshi Takano
健 高野
Takaharu Nakamura
隆治 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59276319A priority Critical patent/JPS61157028A/ja
Priority to EP85116125A priority patent/EP0186854B1/en
Priority to DE8585116125T priority patent/DE3585783D1/de
Priority to US06/813,139 priority patent/US4625180A/en
Priority to CA000498655A priority patent/CA1222549A/en
Publication of JPS61157028A publication Critical patent/JPS61157028A/ja
Publication of JPH0327125B2 publication Critical patent/JPH0327125B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、移動通信システムの中の携帯用無線移動端末
等に用いられる、プリスケーラをオンオフし低消費電力
化を計るＰＬＬ方式の周波数シンセサイザの改良に関す
る。
移動通信システムでは、周波数有効利用の観点から、他
の端末が通話中でも、他の空きチャンネル周波数を使っ
て通話が出来るように、チャンネル周波数を切り替える
為のＰＬＬ方式の周波数シンセサイザが用いられている
。
このような周波数シンセサイザでは、常に安定した出力
が得られることが望まれている。
〔従来の技術〕
このＰＬＬ方式の周波数シンセサイザに、例えばプリス
ケーラ方式を使った時、所望のチャンネル間隔ｆΔの１
／’Ｐをｆｒとするならば、周波数シンセサイザの出力
周波数は、 ｆｏｕｔ＝Ｎ−Ｐ−ｆｒ＝Ｎ−ｆΔとなり、可変分周器
の分周比Ｎを変えることにより、所望のチャンネル間隔
ｆΔステップで、周波数シンセサイザの出力周波数が変
えられることは従来知られている。
この方式は、周波数シンセサイザの出力周波数が非常に
高い時に有効な方法であり、゛ゝ周波数シンセサイザ出
力をプリスケーラにより１／Ｐすることにより、可変分
周器の動作周波数を低くすることが出来る。
例えば自動車電話等では、周波数シンセサイザ出力は８
００ＭＨｚ近傍であるから、プリスケーラにより１／１
２８することにより、可変分周器入力周波数は６ＭＨｚ
程度となる。よってＣＭＯ８回路でも十分に動作可能に
なる。
しかし、プリスケーラは非常に高い周波数を分周するこ
とになるので、高速動作が可能なシリコンバイポーラ等
が使われている。よって、消費電力が大きくなり、特に
携帯用無線端末等では限られた電池電源を使用する為、
この消費電力は無視出来なくなる。
又この端末は移動中の着呼に備えて基地局からの制御信
号を常に受信する必要があり、周波数シンセサイザは常
に動作しているのが最もよいが、限られた電池電源を使
用している為、消費電力を少なくせねばならず、消費電
力の大きいプリスケーラを間欠的にオンオフしている。
第１０図は従来例の周波数シンセサイザの回路構成を示
すブロック図、第１１図は第１０図のスイッチＳｐ、３
１の動作のタイムチャート、第１２図は第１０図の位相
比較器３の出力特性を求めるタイムチャートである。
第１０図中１は基準となる水晶発振器、２は１／Ｍ分周
器、３は位相比較器、４はループフィルタ、５は電圧制
御発振器（以下ＶＣＯと称す）、６はプリスケーラ、７
は入力Ｎを可変することにより分周比が変わる１／Ｎ可
変分周器、ｓｐ、ｓｌはスイッチを示す。
第１０図においては、水晶発振器１の周波数を１／Ｍ分
周器２にて分周し、周波数ｆｒとし位相比較器３に加え
ている。
一方スイ・ノチｓｐ、Ｓｌがオンの時は、ＶＣＯ５の周
波数をプリスケーラ６にて１／Ｐに分周し、１／Ｎ可変
分周器７にて１／Ｎに分周され、周波数ｆｐとなり位相
比較器３に入力し、周波数ｆｐの信号の位相と周波数ｆ
ｒの信号との位相差分を出力させ、ループフィルタ４を
介してＶ’ＣＯ５に加え、周波数ｆｐと周波数ｆｒとの
信号の位相が合致するよう制御している。
ここで、例えばＶＣＯ５の周波数が８００ＭＨ２であり
、これを８００ＭＨｚ＋３０ＫＨｚ等のチャンネル周波
数に可変するのには、１／Ｎ可変分周器７のカウント値
Ｎを外部より変化させれば可変することが出来る。
又スイッチｓｐ、Ｓｌを制御信号により第１１図に示す
如く間欠的に動作させ、消費電力を小さくしているが、
スイッチＳ１がオフとなっても、位相比較器３の出力電
圧はループフィルタ４内のコンデンサに蓄積されている
ので、ＶＣＯ５の周波数は変化せずに保たれている。
〔発明が解決しようとする問題点〕
しかしながら、ｌ／Ｍ分周器２の出力が第１２図（Ａ）
に示す如（であり、１／Ｎ可変分周器７の出力が第１２
図（Ｃ）に示す如くであったとすると、スイッチＳｐ、
Ｓｌがオンの時は、位相比較器３よりは第１２図（Ｄ）
に示す位相差に相当する電圧を出力しているが、スイッ
チＳｐ、Ｓｌがオフとなると、１／Ｎ可変分周器７より
は第１２図（Ｃ）の中程に示す如く出力は現れず、位相
比較器３は１／Ｎ可変分周器７よりの信号の位相は２１
Ｔｒａｄ以上遅れていると判断し、第１２図（Ｄ）の中
程に示す如くその分の電圧が出力されている。
再びスイッチｓｐ、ｓ１がオンとなった時、位相比較器
３は第１２の状態２のａ点から状態３のｂ点までの位相
差（約２ｒ１．ｒａｄ）を検出することになる。
よって、スイッチＳ１をオンとした瞬間この誤差を吸収
するように、ＰＬＬが動作する為、引き込み時間の間Ｖ
ＣＯの周波数が振動することになり、基地局からの制御
信号の受信において、誤りが増大すると言う問題点があ
る。
〔問題点を解決するための手段〕
上記問題点は、ＰＬＬ回路の位相比較器の２つの入力を
該プリスケーラをオンしている期間に同時にオンオフ出
来るようにした本発明の周波数シンセサイザにより解決
される。
〔作用〕
本発明によれば、プリスケーラがオンしている間に位相
比較器の２つの入力を同時にオンオフするので、これが
オフしている間は該位相比較器の２つの入力には何も入
力されず且つ出力はハイインピーダンスになっているの
でループフィルタに蓄積された電圧がそのままＶＣＯに
加えられており、そのままの周波数を保っているので、
再びスイッチをオンとしても位相誤差が出ないので、Ｖ
ＣＯの周波数は殆ど変化しない。
〔実施例〕
第１図は本発明の実施例の周波数シンセサイザのブロッ
ク図、第２図は第１図のスイッチＳｐ。
Ｓ２．３３の動作のタイムチャート、第３図は第１図の
１／Ｎ可変分周器７のカウント開始位置を説明するタイ
ムチャートである。
図中３２．Ｓ３はスイッチを示し、以下全図を通じ同一
符号は同一機能のものを示す。
第１図で第１０図と異なる点は、第１０図のスイ・７チ
Ｓ１をオンオフする代わりに、位相比較器３の２つの入
力にスイッチ３２．３３を設け、スイッチＳｐがオンし
ている間に第２図に示す如くスイッチ３２．３３をオン
オフするようにした点である。
このようにすれば、位相比較器３の入力は同時にオフと
なり、オフとなっている間は何も入力せず、出力はハイ
インピーダンスになっているのでループフィルタ４に蓄
積された電圧がそのままＶＣＯ５に加えられており、そ
のままの周波数を保っているので、再びスイッチＳ２．
Ｓ３をオンとしても位相誤差が出ないので、ＶＣＯの周
波数は殆ど変化しない。
面この回路では、プリスケーラ６の出力が第３図（Ａ）
に示す如くであったとし、スイッチＳｐをオンするタイ
ミングが第３図（Ｂ）（Ｃ）に示す如く第３図（Ａ）に
示すクロックの立ち上がり点の前後となった場合は、１
／Ｎ可変分周器７のカウント開始位相は、ＶＣＯ５の周
波数はずれていないにもかかわらず、第３図（Ｄ）（Ｅ
）に示す如く１／Ｐに分周された１サイクル分ずれるこ
とがあり、この分ＶＣＯ５の周波数がずれることがある
。
これも防ぐ為の実施例を示したものが下記である。
第４図、第６図、第８図は本発明の他の実施例の周波数
シンセサイザのブロック図、第５図、第７図、第９図は
夫々第４図、第６図、第８図に示す、スイッチｓｐ、Ｓ
２．Ｓ３．Ｓ４．Ｓ５．Ｓ６、Ｓ７，３１−１の動作の
タイムチャートである。
図中、■−１は電圧制御水晶発振器（以下ＶＣＸＯと称
す）、８．１１は位相比較器、９．１２はループフィル
タ、１０はオペアンプ、１３は可変位相器、Ｓ４．Ｓ５
，３６．Ｓ７，５Ｌ−１はスイッチ、Ｒｆはオペアンプ
の帰還抵抗、Ｃはループフィルタ９のコンデンサを示す
。
第４図、第６図、第８図について第１図と異なる点を以
下に説明する。第４図では、第５図に示す如く、スイッ
チＳｐをオンすると、まずスイッチＳ４．Ｓ５をオンと
し、１／Ｎ可変分周器７のカウント開始位相がもしずれ
ている時は、この分の位相誤差電圧が位相比較器８の出
力に現れる。
この位相誤差電圧をループフィルタ９オペアンプ１０を
介して、ＶＣＸＯＩ−１に加え、ＶＣＸｏｌ−１の位相
をこれに合うよう制御する。
しかる後にスイッチＳ４．Ｓ５をオフとすると同時にス
イッチＳ２，３３をオンとすれば、位相比較器３のスイ
ッチＳ２．Ｓ３側の位相は合致しているので、位相比較
器３の出力には何も現れず、ｖｃｏｓの周波数は変化し
ない。
尚スイッチＳ４□　Ｓ５がオフとなると、位相比較器８
の出力はハイインピーダンスとなり、ループフィルタ９
のコンデンサＣに蓄積された電荷はオペアンプ１０の帰
還抵抗Ｒｆを介して徐々に放電し、ＶＣＸＯ１−１への
制御電圧は元の状態となる。
第６図は第４図の位相比較器３と８とを一緒にし、スイ
ッチ３２．Ｓ３．５ｌ−１の動作を第７図に示す如く、
スイッチＳ２，３３がオンしている間にスイッチ５ｌ−
１をｂ側から訃側に切り替え、スイッチＳ２．Ｓ３．を
オフすると共に３１−１を再びｂ側とするもので、第４
図の場合と同様の動作をし、１／Ｎ可変分周器７のカウ
ント開始位相がずれても、ＶＣＯ５の周波数は変化しな
い。
第８図の場合は、スイッチＳｐをオンとすると、まず第
９図に示す如く、スイッチＳ６．Ｓ７をオンとし、１／
Ｎ可変分周器７のカウント開始の位相差により生ずる、
位相比較器１１よりの位相誤差電圧を、ループフィルタ
１２を介して可変位相器１３に加え、これを可変する所
謂自動位相制御回路で位相差を吸収し、第９図に示す如
くスイッチＳ２．Ｓ３をオンとし、すこし遅れてスイッ
チＳ６．Ｓ７をオフとすることにより、水晶発振器１の
周波数を動かすことなく、１／Ｎ可変分周器７のカウン
ト開始の位相差を吸収出来、従って、ＶＣＯ５の周波数
は変化しない。
以上説明の回路では、プリスケーラ６がオフよりオンに
なった時ＶＣＯ５の周波数は殆ど変化せず周波数シンセ
サイザの出力周波数は安定となる。
又スイッチＳｐのオン時間により１／Ｎ可変分周器７の
カウント開始位相がずれても、第４図、第６図、第８図
の回路を用いればＶＣＯ５の周波数は変化せず周波数シ
ンセサイザの出力周波数を更に安定にすることが出来る
。
〔発明の効果〕
以上詳細に説明せる如く本発明によれば、プリスケーラ
がオフよりオンになった時、ＰＬＬ回路の電圧制御発振
器の周波数は殆ど変化せず、周波数シンセサイザの出力
周波数を常に安定にすることが出来る効果がある。
【図面の簡単な説明】
第１図は本発明の実施例の周波数シンセサイザのブロッ
ク図、 第２図は第１図のスイッチｓｐ、Ｓ２．Ｓ３の動作のタ
イムチャート、 第３図は第１図の１／Ｎ可変分周器７のカウント開始位
置を説明するタイムチャート、 第４図、第６図、第８図は本発明の他の実施例の周波数
シンセサイザのブロック図、 第５図、第７図、第９図は夫々第４図、第６図。 第８図に示す、スイッチｓｐ、Ｓ２．Ｓ３．Ｓ４゜３５
、Ｓ６．３７，５Ｌ−１の動作のタイムチャート、 第１０図は従来例の周波数シンセサイザの回路構成を示
すブロック図、 第１１図は第１０図のスイッチｓｐ、Ｓｌの動作のタイ
ムチャート、 第１２図は第１０図の位相比較器３の出力特性を求める
タイムチャートである。 図において、 １．１−１は水晶発振器、 ２は１／Ｍ分周器、 ３．８．１１は位相比較器、 ４．９．１２はループフィルタ、 ５は電圧制御発振器、 ６はプリスケーラ、 ７は１／Ｎ可変分周器、 １０はオペアンプ、 １３は可変移相器、 １−１は電圧制御水晶発振器、 ８１〜Ｓ７，５Ｌ−１はスイッチ、 Ｒｆは帰還抵抗、 Ｃはコンデンサを示す。 第１Ｚ 廃 草２図 不３目 第４図 寮５園 草７阿 革８図 第９図 吾 茎１１に ＄１２隘

Claims (1)

  1. 【特許請求の範囲】 １、基準となる周波数の信号を出力する第１の発振器と
    、該周波数の所定倍の周波数を出力するよう制御される
    第２の発振器と、該第２の発振器からの信号を入力し周
    波数を１／Ｐ（Ｐは正の整数）にするプリスケーラと、
    該第１の発振器からの信号と該プリスケーラからの信号
    とを入力し、該両信号の位相差を検出する位相比較器と
    、該位相比較器からの信号を入力し、該第２の発振器の
    周波数を制御する信号を出力するループフィルタとを有
    し、該プリスケーラを間欠的にオンオフし、該プリスケ
    ーラがオンの期間に、該位相比較器の両入力を同時にオ
    ンオフ出来るようにしたことを特徴とする周波数シンセ
    サイザ。 ２、特許請求の範囲第１項記載の周波数シンセサイザに
    おいて、前記第１の発振器の位相を前記第２の発振器の
    位相に同期出来る回路構成を具備し、プリスケーラをオ
    ンしている間に、該第１の発振器側と該第２の発振器側
    との位相誤差成分を該回路構成にて吸収した後前記位相
    比較器の２つの入力を同時にオンオフするようにしたこ
    とを特徴とする周波数シンセサイザ。 ３、特許請求の範囲第１項記載の周波数シンセサイザに
    おいて、前記第１の発振器の位相を前記第２の発振器の
    位相に同期出来る回路構成を具備し、プリスケーラをオ
    ンしている間に、該第１の発振器側と該第２の発振器側
    との位相誤差成分を該回路構成にて吸収した後前記位相
    比較器の出力を前記ループフィルタへ入力するようにし
    たことを特徴とする周波数シンセサイザ。 ４、特許請求の範囲第１項記載の周波数シンセサイザに
    おいて、前記第１の発振器の位相と前記第２の発振器の
    位相との誤差成分を吸収する自動位相調整回路を持ち、
    プリスケーラをオンしている間に、該自動位相調整回路
    により、該誤差成分を吸収した後前記位相比較器の２つ
    の入力を同時にオンオフするようにしたことを特徴とす
    る周波数シンセサイザ。
JP59276319A 1984-12-28 1984-12-28 周波数シンセサイザ Granted JPS61157028A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59276319A JPS61157028A (ja) 1984-12-28 1984-12-28 周波数シンセサイザ
EP85116125A EP0186854B1 (en) 1984-12-28 1985-12-18 Frequency synthesizer having means for suppressing frequency instability caused by intermittent pll operation
DE8585116125T DE3585783D1 (de) 1984-12-28 1985-12-18 Frequenzsynthesierer mit mitteln zur unterdrueckung von frequenzinstabilitaeten, die durch eine intermittierende wirkung einer phasenregelschleife entstehen.
US06/813,139 US4625180A (en) 1984-12-28 1985-12-24 Intermittently operated frequency synthesizer having suppressed frequency instability
CA000498655A CA1222549A (en) 1984-12-28 1985-12-27 Frequency synthesizer suppressed its frequency instability due to intermittent operation of pll

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276319A JPS61157028A (ja) 1984-12-28 1984-12-28 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JPS61157028A true JPS61157028A (ja) 1986-07-16
JPH0327125B2 JPH0327125B2 (ja) 1991-04-15

Family

ID=17567792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276319A Granted JPS61157028A (ja) 1984-12-28 1984-12-28 周波数シンセサイザ

Country Status (5)

Country Link
US (1) US4625180A (ja)
EP (1) EP0186854B1 (ja)
JP (1) JPS61157028A (ja)
CA (1) CA1222549A (ja)
DE (1) DE3585783D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269421A (ja) * 1985-04-24 1986-11-28 Nippon Telegr & Teleph Corp <Ntt> 初期位相整合形位相同期ル−プ回路
JPH02153627A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 位相同期ループ装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258529A (ja) * 1985-05-13 1986-11-15 Nec Corp 周波数シンセサイザ
CA1282464C (en) * 1985-10-23 1991-04-02 Masanori Ienaka Phase-locked oscillator
JPS62128228A (ja) * 1985-11-28 1987-06-10 Hitachi Ltd 間欠受信方式
JPH0783262B2 (ja) * 1986-03-03 1995-09-06 日立電子株式会社 シンセサイザ装置
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
US4809306A (en) * 1986-11-17 1989-02-28 Amp Incorporated RF modem with improved clock recovery circuit
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
JP2531664B2 (ja) * 1987-03-09 1996-09-04 パイオニア株式会社 ディスク記録情報再生装置における位相同期回路
SE463005B (sv) * 1987-08-13 1990-09-24 Ericsson Telefon Ab L M Anordning foer frekvenssyntes i ett radiosystem foer frekvenshopp
GB2229332A (en) * 1989-03-15 1990-09-19 Multitone Electronics Plc Frequency synthesisers
US5097487A (en) * 1989-10-24 1992-03-17 Walp Patrick K Local oscillator signal generating system for digital demodulator
US4959844A (en) * 1989-10-24 1990-09-25 Amp Incorporated Clock recovery circuit for digital demodulator
US4980648A (en) * 1989-10-24 1990-12-25 Amp Incorporated Local oscillator signal phase acquisition system for digital demodulator
US5335365A (en) * 1991-07-08 1994-08-02 Motorola, Inc. Frequency synthesizer with VCO output control
KR100190149B1 (ko) * 1993-11-09 1999-06-01 조나단 피. 메이어 위상 동기 루프를 위한 에라 억압회로 및 그 방법
KR960014676B1 (ko) * 1993-12-29 1996-10-19 양승택 위성통신용 저속 데이타 전용 단말 지구국의 송신 기준주파수 발진기(tro)
US6396887B1 (en) * 1997-10-10 2002-05-28 Rambus Incorporated Apparatus and method for generating a distributed clock signal using gear ratio techniques
GB2377101B (en) 2001-06-29 2005-03-16 Motorola Inc Circuits for use in radio communications
JP4828730B2 (ja) * 2001-07-05 2011-11-30 富士通株式会社 伝送装置
FR2963180B1 (fr) 2010-07-26 2012-08-10 Sagem Defense Securite Systeme de reference de frequence non affecte de micro-sauts de frequence

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL122610C (ja) * 1959-02-18
DE1591621B2 (de) * 1967-09-04 1972-03-30 Standard Elektrik Lorenz Ag, 7000 Stuttgart Sparschaltung fuer batteriebetriebene nachrichtengeraete
US4521918A (en) * 1980-11-10 1985-06-04 General Electric Company Battery saving frequency synthesizer arrangement
US4441098A (en) * 1981-04-06 1984-04-03 Motorola, Inc. Multiposition switch with minimum interconnections
DE3122274A1 (de) * 1981-06-04 1982-12-23 Siemens AG, 1000 Berlin und 8000 München Oszillatorschaltung mit einem ersten frei durchstimmbaren oszillator und mindestens einem zweiten quarzstabilisierten oszillator
GB2107142B (en) * 1981-10-07 1984-10-10 Marconi Co Ltd Frequency synthesisers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269421A (ja) * 1985-04-24 1986-11-28 Nippon Telegr & Teleph Corp <Ntt> 初期位相整合形位相同期ル−プ回路
JPH0435088B2 (ja) * 1985-04-24 1992-06-10 Nippon Telegraph & Telephone
JPH02153627A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 位相同期ループ装置

Also Published As

Publication number Publication date
EP0186854B1 (en) 1992-04-01
EP0186854A3 (en) 1988-04-06
EP0186854A2 (en) 1986-07-09
CA1222549A (en) 1987-06-02
JPH0327125B2 (ja) 1991-04-15
US4625180A (en) 1986-11-25
DE3585783D1 (de) 1992-05-07

Similar Documents

Publication Publication Date Title
JPS61157028A (ja) 周波数シンセサイザ
US5963100A (en) Frequency synthesizer having a speed-up circuit
CA2139904C (en) Pll synthesizer and method of controlling the same
EP1277286B1 (en) Personal communications device with gps receiver and comon clock source
JP2002050963A (ja) デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置
US6564039B1 (en) Frequency generation circuit and method of operating a tranceiver
US6897796B2 (en) Sigma-delta converter arrangement
JPH04260219A (ja) 位相同期ループシンセサイザ
JPH01126023A (ja) 送受同時通信無線機
US6112068A (en) Phase-locked loop circuit with switchable outputs for multiple loop filters
KR19980087241A (ko) 위상동기루프를 사용한 주파수 합성기의 락-업 고속화회로
EP1503509A1 (en) Mobile communication apparatus
US20030220087A1 (en) Circuit arrangement for phase locked loop, and phase locked loop based method to be used in cellular network terminals
KR100248505B1 (ko) 급속 동기 위상 동기 루프 회로
JPH0715321A (ja) 分周用回路装置
JP2004266594A (ja) 高速ｐｌｌ周波数シンセサイザー
US6870428B2 (en) Mobile radio communications device having a PLL that phase locks with two crystal oscillators
JP2000244360A (ja) 複数周波数帯域移動無線装置
JPH06276090A (ja) Ｐｌｌ回路
JPH09284132A (ja) Ｐｌｌ回路
JPH0851360A (ja) 位相同期ループ回路
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路
JP3024190B2 (ja) 位相同期発振装置
JPH0650819B2 (ja) 周波数シンセサイザ
JPH05152946A (ja) Ｐｌｌ回路