JP3024190B2 - 位相同期発振装置 - Google Patents
位相同期発振装置Info
- Publication number
- JP3024190B2 JP3024190B2 JP2255812A JP25581290A JP3024190B2 JP 3024190 B2 JP3024190 B2 JP 3024190B2 JP 2255812 A JP2255812 A JP 2255812A JP 25581290 A JP25581290 A JP 25581290A JP 3024190 B2 JP3024190 B2 JP 3024190B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pll
- reception
- terminal
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transceivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、移動体通信装置に用いられる、高C/Nが要
求される位相同期発振装置に関するものである。
求される位相同期発振装置に関するものである。
従来の技術 第２図に従来の一般的な、移動体通信用の位相同期発
振装置の一例を示す。
振装置の一例を示す。
第２図において、３は二径路内蔵のPLL用ICであり、
一つの径路は受信ローカル用電圧制御発振器１（以下VC
O1と略す）との間、もう一つの径路は受信変調用電圧制
御発振器２（以下VCO2と略す）との間で、各々ループを
形成して位相同期発信器として動作している。受信側で
説明すると、受信ローカル用VCO1の出力端子1dは受信ミ
キサのローカル端子９へと接続されており、もう一つの
出力端子1cはPLL用IC3の分周器入力端子3cと接続されて
いる。またPLL用IC3の内部で基準発振と位相比較された
信号の出力端子3bは、受信ローカル用VCO1の制御端子1b
と接続され、これでPLLループが形成され、周波数が安
定化される。送信側のPLLループも同様の動作である。1
0は送信出力増幅器の入力端子である。
一つの径路は受信ローカル用電圧制御発振器１（以下VC
O1と略す）との間、もう一つの径路は受信変調用電圧制
御発振器２（以下VCO2と略す）との間で、各々ループを
形成して位相同期発信器として動作している。受信側で
説明すると、受信ローカル用VCO1の出力端子1dは受信ミ
キサのローカル端子９へと接続されており、もう一つの
出力端子1cはPLL用IC3の分周器入力端子3cと接続されて
いる。またPLL用IC3の内部で基準発振と位相比較された
信号の出力端子3bは、受信ローカル用VCO1の制御端子1b
と接続され、これでPLLループが形成され、周波数が安
定化される。送信側のPLLループも同様の動作である。1
0は送信出力増幅器の入力端子である。
ここで、移動体通信用の位相同期発振装置に要求され
る性能の一つに高C/Nがあり、例えばコードレス電話用
であると、200〜300MHz帯のVCOで、離調周波数12.5KHz
で、75dB/8KHzというC/Nが要求され、ごく近傍の低雑音
化、特にそのための電源供給の方法が重要な課題であ
る。
る性能の一つに高C/Nがあり、例えばコードレス電話用
であると、200〜300MHz帯のVCOで、離調周波数12.5KHz
で、75dB/8KHzというC/Nが要求され、ごく近傍の低雑音
化、特にそのための電源供給の方法が重要な課題であ
る。
そのための一実施例として第２図のように受信用のレ
ギュレータ４の出力端子4bを受信ローカル用VCO1の電源
端子1aおよびPLL用IC3の電源端子3aに接続し、又送信用
レギュレータ11の出力端子11bを送信変調用VCO2の電源
端子2aに接続している。更に、各々のVCO1,2の低周波帯
の低雑音化のため比較的大きな容量C4,C5を接続してい
る。その値は47〜100μＦ程度である。また７は受信用
電源端子（RxVcc）で待受時、通話時共にON状態であ
り、８は送信用電源端子（TxVcc）で、通話時のみON状
態となる。なお第２図の4a,11aは入力端子、3b′,2c,2d
は出力端子、2b,3c′は入力端子である。
ギュレータ４の出力端子4bを受信ローカル用VCO1の電源
端子1aおよびPLL用IC3の電源端子3aに接続し、又送信用
レギュレータ11の出力端子11bを送信変調用VCO2の電源
端子2aに接続している。更に、各々のVCO1,2の低周波帯
の低雑音化のため比較的大きな容量C4,C5を接続してい
る。その値は47〜100μＦ程度である。また７は受信用
電源端子（RxVcc）で待受時、通話時共にON状態であ
り、８は送信用電源端子（TxVcc）で、通話時のみON状
態となる。なお第２図の4a,11aは入力端子、3b′,2c,2d
は出力端子、2b,3c′は入力端子である。
発明が解決しようとする課題 従来例のような位相同期発振装置での課題は、第１
に、レギュレータが送信および受信用として２ケ（4,1
1）必要であり、コスト高となることである。第２に、
低周波帯の高C/N化のために容量C4,C5の大容量化が必要
となりコスト高と共に小型化が困難になる。第３にレギ
ュレータ４の出力端子4bから、受信ローカル用VCO1の電
源端子1aとPLL用IC3の電源端子3aに同時に電源供給をし
ているため、PLL用IC3内部でのスプリアスや雑音成分の
影響を、受信ローカル用VCO1としては受けやすくなる。
に、レギュレータが送信および受信用として２ケ（4,1
1）必要であり、コスト高となることである。第２に、
低周波帯の高C/N化のために容量C4,C5の大容量化が必要
となりコスト高と共に小型化が困難になる。第３にレギ
ュレータ４の出力端子4bから、受信ローカル用VCO1の電
源端子1aとPLL用IC3の電源端子3aに同時に電源供給をし
ているため、PLL用IC3内部でのスプリアスや雑音成分の
影響を、受信ローカル用VCO1としては受けやすくなる。
そこで本発明の目的は、受信および送信用VCOの高C/N
化のために、低コスト化と小型化が図りやすく、しかも
受信用VCOがPLL用ICからのスプリアスや雑音を受けにく
い位相同期発振装置を提供することである。
化のために、低コスト化と小型化が図りやすく、しかも
受信用VCOがPLL用ICからのスプリアスや雑音を受けにく
い位相同期発振装置を提供することである。
課題を解決するための手段 そしてこの目的を達成するために本発明は、受信用電
源端子に接続されたレギュレータの出力端子に、PLL用I
Cの電源端子と、ベースに送信用電源端子が接続されて
スイッチ用トランジスタのコレクタとを接続し、このス
イッチ用トランジスタのエミッタに接地容量を接続する
と共に送信用電圧制御発振器の電源端子を接続し、前記
レギュレータの出力端子には、RC形ローパスフィルタを
介して受信用電圧制御発振器を接続したものてある。
源端子に接続されたレギュレータの出力端子に、PLL用I
Cの電源端子と、ベースに送信用電源端子が接続されて
スイッチ用トランジスタのコレクタとを接続し、このス
イッチ用トランジスタのエミッタに接地容量を接続する
と共に送信用電圧制御発振器の電源端子を接続し、前記
レギュレータの出力端子には、RC形ローパスフィルタを
介して受信用電圧制御発振器を接続したものてある。
作用 本発明は上記した構成のように、一つのレギュレータ
で、受信用VCOとPLL用ICと送信用VCOの各々の電源電圧
の安定化ができ、又RC形ローパルフィルタ、およびスイ
ッチング用トランジスタとその接地容量により、PLL用I
C内部でのスプリアスや雑音の影響を受けることなく、
受信用VCOおよび送信用VCOの高C/N化が実現されること
になる。
で、受信用VCOとPLL用ICと送信用VCOの各々の電源電圧
の安定化ができ、又RC形ローパルフィルタ、およびスイ
ッチング用トランジスタとその接地容量により、PLL用I
C内部でのスプリアスや雑音の影響を受けることなく、
受信用VCOおよび送信用VCOの高C/N化が実現されること
になる。
実施例 第１図に本発明による位相同期発振装置の一実施例を
示す。なお第２図と同じ作用のものは同符号を記してい
る。
示す。なお第２図と同じ作用のものは同符号を記してい
る。
第１図において、レギュレータ４の出力端子4bには、
RC形ローパスフィルタ６を介して受信ローカル用VCO1の
電源端子1aへと接続され、又PLL用IC3の電源端子3aおよ
びスイッチング用トランジスタ５のコレクタが接続され
ている。またこのトランジスタ５のエミッタには接地容
量C2と送信変調用VCO2の電源端子2aが接続されている。
RC形ローパスフィルタ６を介して受信ローカル用VCO1の
電源端子1aへと接続され、又PLL用IC3の電源端子3aおよ
びスイッチング用トランジスタ５のコレクタが接続され
ている。またこのトランジスタ５のエミッタには接地容
量C2と送信変調用VCO2の電源端子2aが接続されている。
つまり本実施例では、１つのレギュレータ４で、受信
ローカル用VCO1,PLL用IC3とスイッチング用トランジス
タ５を切換えて送信変調用VCO2へ電源電圧を供給してい
る。またこの構成で抵抗R1と容量C1によるローパスフィ
ルタ６により、PLL用IC3内部でのスプリアスや雑音成分
を除去すると共に、スイッチング用トランジスタ５の抵
抗成分と容量C2によるローパスフィルタでもPLL用IC3内
部でのスプリアスや雑音成分を除去することにより、各
々のVCO1,2の高C/N化が実現できるわけである。
ローカル用VCO1,PLL用IC3とスイッチング用トランジス
タ５を切換えて送信変調用VCO2へ電源電圧を供給してい
る。またこの構成で抵抗R1と容量C1によるローパスフィ
ルタ６により、PLL用IC3内部でのスプリアスや雑音成分
を除去すると共に、スイッチング用トランジスタ５の抵
抗成分と容量C2によるローパスフィルタでもPLL用IC3内
部でのスプリアスや雑音成分を除去することにより、各
々のVCO1,2の高C/N化が実現できるわけである。
待受時はトランジスタ５がオフで受信用電源のみON状
態、受信ローカル用VCOとPLL用IC3が動作し、通話時に
はトランジスタ５がオンで受信用電源および送信用電源
がON状態となり、送受信共動作する。
態、受信ローカル用VCOとPLL用IC3が動作し、通話時に
はトランジスタ５がオンで受信用電源および送信用電源
がON状態となり、送受信共動作する。
ここで、抵抗R1は数十Ω程度、容量C1,C2,C3は、10〜
22μＦで、各々のVCO1,2共、離調周波数12.5KHzで75dB/
8KHzというC/Nが得られている。（200〜300MHz帯VCOの
場合）この場合特に容量C1〜C3は従来例と比べて小容量
となるため、小型化，低コスト化に有利である。
22μＦで、各々のVCO1,2共、離調周波数12.5KHzで75dB/
8KHzというC/Nが得られている。（200〜300MHz帯VCOの
場合）この場合特に容量C1〜C3は従来例と比べて小容量
となるため、小型化，低コスト化に有利である。
発明の効果 以上の実施例から明らかなように、本発明によると次
のような効果がある。
のような効果がある。
一つのレギュレータで、受信用VCO,PLL用IC,送信用VC
Oの各々の電源電圧安定化が実現でき、又、PLL用IC内部
でのスプリアスや雑音成分の、受信用VCOおよび送信用V
COへの影響がなく、高C/N化が可能となる。また容量の
小容量化が実現できるので、小型化，低コスト化にも有
利となる。
Oの各々の電源電圧安定化が実現でき、又、PLL用IC内部
でのスプリアスや雑音成分の、受信用VCOおよび送信用V
COへの影響がなく、高C/N化が可能となる。また容量の
小容量化が実現できるので、小型化，低コスト化にも有
利となる。
第１図は本発明による位相同期発振装置の一実施例の回
路図、第２図は従来の位相同期発振装置の一実施例の回
路図である。 １……受信ローカル用電圧制御発振器、２……送信変調
用電圧制御発振器、３……PLL用IC、４……レギュレー
タ、５……スイッチング用トランジスタ、６……RC形ロ
ーパスフィルタ、７……受信用電源端子、８……送信用
電源端子。
路図、第２図は従来の位相同期発振装置の一実施例の回
路図である。 １……受信ローカル用電圧制御発振器、２……送信変調
用電圧制御発振器、３……PLL用IC、４……レギュレー
タ、５……スイッチング用トランジスタ、６……RC形ロ
ーパスフィルタ、７……受信用電源端子、８……送信用
電源端子。
Claims (1)
- 【請求項１】受信用電源端子に接続されたレギュレータ
の出力端子に、PLL用ICの電源端子と、ベースに送信用
電源端子が接続されたスイッチ用トランジスタのコレク
タとを接続し、このスイッチ用トランジスタのエミッタ
に接地容量を接続すると共に送信用電圧制御発振器の電
源端子を接続し、前記レギュレータの出力端子には、RC
形ローパスフィルタを介して受信用電圧制御発振器を接
続した位相同期発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255812A JP3024190B2 (ja) | 1990-09-25 | 1990-09-25 | 位相同期発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2255812A JP3024190B2 (ja) | 1990-09-25 | 1990-09-25 | 位相同期発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04132419A JPH04132419A (ja) | 1992-05-06 |
| JP3024190B2 true JP3024190B2 (ja) | 2000-03-21 |
Family
ID=17283969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255812A Expired - Fee Related JP3024190B2 (ja) | 1990-09-25 | 1990-09-25 | 位相同期発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024190B2 (ja) |
-
1990
- 1990-09-25 JP JP2255812A patent/JP3024190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04132419A (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7689191B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| US6833769B2 (en) | Voltage controlled capacitive elements having a biasing network | |
| USRE41207E1 (en) | Fully integrated ALL- CMOS AM transmitter with automatic antenna tuning | |
| USRE40620E1 (en) | Fully integrated All-CMOS AM transmitter with automatic antenna tuning | |
| JPH05275924A (ja) | 高周波発振回路 | |
| US6157821A (en) | Voltage step up for a low voltage frequency synthesizer architecture | |
| JP3024190B2 (ja) | 位相同期発振装置 | |
| CA2287895C (en) | Improved oscillator circuit and method of forming same | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| EP0986856A1 (en) | Communications device | |
| US7119627B2 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3441049B2 (ja) | 高周波モジュール | |
| EP1175731B1 (en) | Fully integrated all-cmos am transmitter with automatic antenna tuning | |
| JP2903934B2 (ja) | 発振回路と、この発振回路を用いたｂｓチューナ | |
| WO2001020785A1 (en) | An integrated vco switch | |
| JP2000201023A (ja) | 電圧制御発振器 | |
| JP4277154B2 (ja) | 電圧制御発振器およびシンセサイザ受信機 | |
| KR100281111B1 (ko) | 신호발생회로 | |
| JP2002368537A (ja) | 高周波発振器およびそれを用いた通信装置 | |
| JP2000091845A (ja) | コルピッツ発振回路及び無線通信端末装置 | |
| JPH05136707A (ja) | クロツク発振回路 | |
| JPH08213904A (ja) | 電圧制御発振回路 | |
| JPH0557934U (ja) | Ｐｌｌシンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |