JPH0650819B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0650819B2 JPH0650819B2 JP59070203A JP7020384A JPH0650819B2 JP H0650819 B2 JPH0650819 B2 JP H0650819B2 JP 59070203 A JP59070203 A JP 59070203A JP 7020384 A JP7020384 A JP 7020384A JP H0650819 B2 JPH0650819 B2 JP H0650819B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- voltage
- loop
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
Landscapes
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は超高周波多チャンネル携帯型ＦＭ無線機、特に
それに用いられる周波数シンセサイザに関するもので、
無線機の低消費電力化に利用されるものである。
それに用いられる周波数シンセサイザに関するもので、
無線機の低消費電力化に利用されるものである。
従来例の構成とその問題点 最近、８００〜９００ＭHz帯多チャンネル移動通信が実
用化され、さらに携帯化への努力がなされている。この
ためには無線機の低消費電力化を図る事が最大の問題で
ある。無線機は多チャンネル化されており、周波数シン
セサイザを搭載し、高安定な局発源を構成してチャンネ
ル選択を行なう。しかし待受け時においても、この周波
数シンセサイザは常に動作しているため、待受け時の消
費電力を低減するには、シンセサイザの低消費電力化が
重要な問題となる。
用化され、さらに携帯化への努力がなされている。この
ためには無線機の低消費電力化を図る事が最大の問題で
ある。無線機は多チャンネル化されており、周波数シン
セサイザを搭載し、高安定な局発源を構成してチャンネ
ル選択を行なう。しかし待受け時においても、この周波
数シンセサイザは常に動作しているため、待受け時の消
費電力を低減するには、シンセサイザの低消費電力化が
重要な問題となる。
第１図および第２図を用いて従来の無線機、周波数シン
セサイザについて述べる。
セサイザについて述べる。
第１図はＦＭ方式無線機受信部の代表的なブロック図で
あり、アンテナで受信された信号は受信信号端子１０１
に入力されＲＦ増巾器１０２で増巾されたあと、第１ミ
キサ１０３に入力される。第１ミキサ１０３の他の入力
端子には第１局部発振器１０４が接続されており、その
出力は第１IFフィルタ１０５に入力される。通常この第
１局発源１０４は周波数シンセサイザが利用され、その
周波数を指定して通話チャンネルを選択する構成となっ
ている。第１ＩＦ信号は、第２ミキサ106に入り第２局
部固定発振器１０７の出力と混合され、その出力はＩＦ
フィルタ１０８に入力されたあとＩＦ増巾器１０９、振
巾制限回路１１０、FM検波器１１１を通ってＦＭ復調さ
れる。この受信部は、自動車電話等の場合は同時送受信
を行なっているため通話時も待受け時も常に動作してい
る部分である。受信部には多くの回路が含まれている
が、消費電力の５０〜７０％は第１局発１０４に用いら
れる周波数シンセサイザで占められる。
あり、アンテナで受信された信号は受信信号端子１０１
に入力されＲＦ増巾器１０２で増巾されたあと、第１ミ
キサ１０３に入力される。第１ミキサ１０３の他の入力
端子には第１局部発振器１０４が接続されており、その
出力は第１IFフィルタ１０５に入力される。通常この第
１局発源１０４は周波数シンセサイザが利用され、その
周波数を指定して通話チャンネルを選択する構成となっ
ている。第１ＩＦ信号は、第２ミキサ106に入り第２局
部固定発振器１０７の出力と混合され、その出力はＩＦ
フィルタ１０８に入力されたあとＩＦ増巾器１０９、振
巾制限回路１１０、FM検波器１１１を通ってＦＭ復調さ
れる。この受信部は、自動車電話等の場合は同時送受信
を行なっているため通話時も待受け時も常に動作してい
る部分である。受信部には多くの回路が含まれている
が、消費電力の５０〜７０％は第１局発１０４に用いら
れる周波数シンセサイザで占められる。
第２図は無線機に用いられる従来の代表的な位相同期
（以下、ＰＬＬと略す。）形周波数シンセサイザのブロ
ック構成図である。発振源は電圧制御発振器（ＶＣＯ）
２０１であり、この出力は電力分配器２０２で局発出力
（ミキサ入力）とプリスケーラ入力とに分けられる。プ
リスケーラ204は通常ＥＣＬ型のスワローカウンタを用
いる。この出力は可変分周器２０５を通ったあと位相比
較器（以下、Ｐ．Ｄと略す。）２０６の１つの入力とな
る。又、温度補償水晶発振器（以下、ＴＣＸＯと略
す。）２０７の出力は固定分周器２０８を通り基準信号
としてＰ．Ｄ２０６に加えられ、可変分周器２０５から
の信号と位相比較され、その出力はループフィルタ２０
９を通ったあと制御電圧としてＶＣＯ２０１に加えられ
る。可変分周器２０５はその分周数をチャンネル指定信
号端子２１１を通して加えられる信号で可変でき、VCO
２０１の出力周波数を選択できるようになっている。
（以下、ＰＬＬと略す。）形周波数シンセサイザのブロ
ック構成図である。発振源は電圧制御発振器（ＶＣＯ）
２０１であり、この出力は電力分配器２０２で局発出力
（ミキサ入力）とプリスケーラ入力とに分けられる。プ
リスケーラ204は通常ＥＣＬ型のスワローカウンタを用
いる。この出力は可変分周器２０５を通ったあと位相比
較器（以下、Ｐ．Ｄと略す。）２０６の１つの入力とな
る。又、温度補償水晶発振器（以下、ＴＣＸＯと略
す。）２０７の出力は固定分周器２０８を通り基準信号
としてＰ．Ｄ２０６に加えられ、可変分周器２０５から
の信号と位相比較され、その出力はループフィルタ２０
９を通ったあと制御電圧としてＶＣＯ２０１に加えられ
る。可変分周器２０５はその分周数をチャンネル指定信
号端子２１１を通して加えられる信号で可変でき、VCO
２０１の出力周波数を選択できるようになっている。
このような構成において、７００〜１０００ＭHz帯のシ
ンセサイザを実現するとすれば、現状においてはＶＣＯ
２０１：２０ｍＡ，プリスケーラ２０４：２０〜３０ｍ
Ａ，ＰＬＬ用ＬＳＩ（第２図の破線部２１０）：５ｍ
Ａ，ＴＣＸＯ２０７：〜５ｍＡで総計５０〜６０ｍＡの
消費電流となる。すなわち信号源（ＶＣＯ２０１）より
も、周波数制御系での消費電力の方が大きいという欠点
を有していた。
ンセサイザを実現するとすれば、現状においてはＶＣＯ
２０１：２０ｍＡ，プリスケーラ２０４：２０〜３０ｍ
Ａ，ＰＬＬ用ＬＳＩ（第２図の破線部２１０）：５ｍ
Ａ，ＴＣＸＯ２０７：〜５ｍＡで総計５０〜６０ｍＡの
消費電流となる。すなわち信号源（ＶＣＯ２０１）より
も、周波数制御系での消費電力の方が大きいという欠点
を有していた。
発明の目的 本発明は上記欠点に鑑み、無線機の待受け時に位相周期
形周波数シンセサイザを間欠的に動作させ、待受け時の
平均消費電流を大巾に低減するとともに、位相同期ルー
プが形成されない場合においても十分な周波数安定度を
確保する周波数シンセサイザを提供しようとするもので
ある。
形周波数シンセサイザを間欠的に動作させ、待受け時の
平均消費電流を大巾に低減するとともに、位相同期ルー
プが形成されない場合においても十分な周波数安定度を
確保する周波数シンセサイザを提供しようとするもので
ある。
発明の構成 本発明は、 発振源としての第１の発振器と、 前記第１の発振器の出力を分周するプリスケーラと、 前記プリスケーラの出力を指定チャンネルに応じて分周
する第１の分周器と、 基準信号源としての第２の発振器と、 前記第２の発振器の出力を分周する第２の分周器と、 前記第１、第２の分周器の出力の位相を比較する位相比
較器と、 前記位相比較器の出力を積分するループフィルターと、 前記位相比較器と前記ループフィルターとの間に設けら
れ、当該位相比較器から当該ループフィルターへの出力
を切断することによりループ切断状態とし、一方当該位
相比較器から当該ループフィルターへの出力を接続する
ことによりループ接続状態とするスイッチ回路と、 前記スイッチ回路のループ切断状態時に前記ループフィ
ルターの出力である保持電圧値の電圧変化を補償する如
く、当該補償の傾きを持つ電圧を制御信号として出力す
るランプ信号発生器と、 一端に前記ループフィルターの出力を入力するととも
に、他端に前記ランプ信号発生器からの制御信号が前記
スイッチ回路のループ切断状態時に印加され、演算増幅
を行って前記第１の発振器を制御する演算増幅器と、 前記スイッチ回路のループ切断状態時に少なくとも前記
プリスケーラ、第１、第２の分周器、位相比較器、ある
いは第２の発振器の電源を切断する電源切断手段と、 前記スイッチ回路のループ接続状態開始時に前記電源切
断手段が行った電源切断の復帰を所定の順序に従って実
行する電源復帰手段とを設けることにより、上記目的を
達するものである。
する第１の分周器と、 基準信号源としての第２の発振器と、 前記第２の発振器の出力を分周する第２の分周器と、 前記第１、第２の分周器の出力の位相を比較する位相比
較器と、 前記位相比較器の出力を積分するループフィルターと、 前記位相比較器と前記ループフィルターとの間に設けら
れ、当該位相比較器から当該ループフィルターへの出力
を切断することによりループ切断状態とし、一方当該位
相比較器から当該ループフィルターへの出力を接続する
ことによりループ接続状態とするスイッチ回路と、 前記スイッチ回路のループ切断状態時に前記ループフィ
ルターの出力である保持電圧値の電圧変化を補償する如
く、当該補償の傾きを持つ電圧を制御信号として出力す
るランプ信号発生器と、 一端に前記ループフィルターの出力を入力するととも
に、他端に前記ランプ信号発生器からの制御信号が前記
スイッチ回路のループ切断状態時に印加され、演算増幅
を行って前記第１の発振器を制御する演算増幅器と、 前記スイッチ回路のループ切断状態時に少なくとも前記
プリスケーラ、第１、第２の分周器、位相比較器、ある
いは第２の発振器の電源を切断する電源切断手段と、 前記スイッチ回路のループ接続状態開始時に前記電源切
断手段が行った電源切断の復帰を所定の順序に従って実
行する電源復帰手段とを設けることにより、上記目的を
達するものである。
実施例の説明 以下、本発明の一実施例について説明する。
第３図は本発明の一実施例における周波数シンセサイザ
のブロック構成を示すものである。
のブロック構成を示すものである。
第３図において、無線機に用いられるＰＬＬ型周波数シ
ンセサイザにおける電圧制御発振器（以下、ＶＣＯと略
す。）３０１の出力は電力分配器302により分配され、
一方の出力は局発出力端子303を通じ送信及び受信機へ
供給される。他方の出力はプリスケーラ３０４により分
周され、可変分周器３０５に入力される。可変分周器３
０５は無線機制御部より出力されるシンセサイザ制御信
号３０６により指定チャンネル相当の分周数が設定さ
れ、プリスケーラ３０４の出力を分周し、位相比較器
（以下、Ｐ．Ｄと略す。）３０７へ入力する。他方、基
準信号は温度補償水晶発振器（以下、ＴＣＸＯと略
す。）３０８の出力を固定分周器３０９により分周し
Ｐ．Ｄ３０７の他方の入力となる。Ｐ．Ｄ３０７の出力
はループフィルタ310を通じ雑音等を除去、直流化し、
ＶＣＯ３０１への制御電圧とする。低消費電力化を図る
ためPLL動作を間欠的に行なわせるためには、前記、VCO
３０１への制御電圧を常に一定にかつ安定に供給しつづ
ける必要がある。間欠ＰＬＬ動作のためループ切断用ス
イッチ３１１をＰ．Ｄ３０７とループフィルタ３１０と
の間、またはループフィルタ内に直列に接続する。この
ループ切断用スイッチ３１１がＯＦＦの時、ＶＣＯ３０
１の制御電圧は第４図に示すような電圧変化となる。な
お第４図中に示すａ，ｂの傾きはそれぞれの間欠動作形
周波数シンセサイザにより定まるもので、主な原因とし
てはループ切断用スイッチ３１１からのリーク、ＶＣＯ
３０１の制御端子からのリークが考えられる。本発明の
特徴として、この制御電圧の変化を補正するためループ
フィルタ３１０とＶＣＯ３０１との間に演算増巾器３１
２を設けている。そしてその演算増巾器３１２の一端
へ、ループ切断信号を入力するランプ信号発生器３１３
から、第４図に示した電圧傾斜と同じ傾きを持つ信号が
印加されている。そのため、ＶＣＯ３０１に加わる制御
電圧を一定にする事ができる。さらにはループフィルタ
３１０の出力に演算増巾器３１２を用いる事によりルー
プフィルタ３１０内に保持された電荷の漏えいが少くな
く制御電圧変化を小さくすることができる。また補正電
圧を演算増巾器３１２を用いて加えるため、直接的なル
ープフィルタ３１０への影響を少くなくする事ができ
る。なおループ切断用スイッチ３１１の制御は無線機制
御部からの制御信号により行なわれるが、実際のループ
切断はＰ．Ｄ３０７の出力がない時点で行なう必要があ
り、そのため固定分周器３０９の出力と前記無線機制御
部からの制御とでループ切断制御器３１４によりループ
切断信号を発生し、ループ切断用スイッチ３１１、ラン
プ信号発生器３１３を制御する。さらに低消費電力化の
ためループ切断後、ループ切断制御器３１４によりプリ
スケーラ３０４、TCXO３０８、ＰＬＬ用ＬＳＩ３１５
（可変および固定分周器３０５，３０９、Ｐ．Ｄ３０７
を含む）の電源供給を止める。なお、電源供給が断続す
ることによりＴＣＸＯ３０８出力が安定しない場合には
ＴＣＸＯ３０８の電源切断は行なわない。このような電
源供給を行なうことにより低消費電力で安定した間欠形
ＰＬＬシンセサイザ動作を可能とする。
ンセサイザにおける電圧制御発振器（以下、ＶＣＯと略
す。）３０１の出力は電力分配器302により分配され、
一方の出力は局発出力端子303を通じ送信及び受信機へ
供給される。他方の出力はプリスケーラ３０４により分
周され、可変分周器３０５に入力される。可変分周器３
０５は無線機制御部より出力されるシンセサイザ制御信
号３０６により指定チャンネル相当の分周数が設定さ
れ、プリスケーラ３０４の出力を分周し、位相比較器
（以下、Ｐ．Ｄと略す。）３０７へ入力する。他方、基
準信号は温度補償水晶発振器（以下、ＴＣＸＯと略
す。）３０８の出力を固定分周器３０９により分周し
Ｐ．Ｄ３０７の他方の入力となる。Ｐ．Ｄ３０７の出力
はループフィルタ310を通じ雑音等を除去、直流化し、
ＶＣＯ３０１への制御電圧とする。低消費電力化を図る
ためPLL動作を間欠的に行なわせるためには、前記、VCO
３０１への制御電圧を常に一定にかつ安定に供給しつづ
ける必要がある。間欠ＰＬＬ動作のためループ切断用ス
イッチ３１１をＰ．Ｄ３０７とループフィルタ３１０と
の間、またはループフィルタ内に直列に接続する。この
ループ切断用スイッチ３１１がＯＦＦの時、ＶＣＯ３０
１の制御電圧は第４図に示すような電圧変化となる。な
お第４図中に示すａ，ｂの傾きはそれぞれの間欠動作形
周波数シンセサイザにより定まるもので、主な原因とし
てはループ切断用スイッチ３１１からのリーク、ＶＣＯ
３０１の制御端子からのリークが考えられる。本発明の
特徴として、この制御電圧の変化を補正するためループ
フィルタ３１０とＶＣＯ３０１との間に演算増巾器３１
２を設けている。そしてその演算増巾器３１２の一端
へ、ループ切断信号を入力するランプ信号発生器３１３
から、第４図に示した電圧傾斜と同じ傾きを持つ信号が
印加されている。そのため、ＶＣＯ３０１に加わる制御
電圧を一定にする事ができる。さらにはループフィルタ
３１０の出力に演算増巾器３１２を用いる事によりルー
プフィルタ３１０内に保持された電荷の漏えいが少くな
く制御電圧変化を小さくすることができる。また補正電
圧を演算増巾器３１２を用いて加えるため、直接的なル
ープフィルタ３１０への影響を少くなくする事ができ
る。なおループ切断用スイッチ３１１の制御は無線機制
御部からの制御信号により行なわれるが、実際のループ
切断はＰ．Ｄ３０７の出力がない時点で行なう必要があ
り、そのため固定分周器３０９の出力と前記無線機制御
部からの制御とでループ切断制御器３１４によりループ
切断信号を発生し、ループ切断用スイッチ３１１、ラン
プ信号発生器３１３を制御する。さらに低消費電力化の
ためループ切断後、ループ切断制御器３１４によりプリ
スケーラ３０４、TCXO３０８、ＰＬＬ用ＬＳＩ３１５
（可変および固定分周器３０５，３０９、Ｐ．Ｄ３０７
を含む）の電源供給を止める。なお、電源供給が断続す
ることによりＴＣＸＯ３０８出力が安定しない場合には
ＴＣＸＯ３０８の電源切断は行なわない。このような電
源供給を行なうことにより低消費電力で安定した間欠形
ＰＬＬシンセサイザ動作を可能とする。
さらに待受けチャンネル受信時に受信部３１６内に持つ
受信レベル検出器３１７により一定受信レベルがある場
合のみ上記間欠動作を行なうことにより、より安定した
ＰＬＬ間欠周波数シンセサイザ動作を可能とする。
受信レベル検出器３１７により一定受信レベルがある場
合のみ上記間欠動作を行なうことにより、より安定した
ＰＬＬ間欠周波数シンセサイザ動作を可能とする。
第５図，第６図，第７図のそれぞれにランプ信号発生手
段の他の実施例を示す。
段の他の実施例を示す。
第５図に示すランプ信号発生回路はＶＣＯ301の制御電
圧変化にほぼ比例する傾きを持つ電圧を演算増巾器に印
加し制御電圧の変化を補正するものである。演算増巾器
５０１はループフィルタ３１０の出力を、コンデンサ５
０２により直流成分除去した信号（制御電圧の変化分）
を抵抗503を介して入力し、抵抗５０４，５０５で定め
られる増巾度で増巾されループ内演算増巾器５０６に入
力される。演算増巾器５０６の他端入力端子にはループ
フィルタ３１０からの出力が抵抗５０７を介して入力さ
れる。この結果、出力電圧は制御電圧変化分を補正し、
抵抗５０８，５０９により定められる増巾度で増巾され
ＶＣＯ３０１に加えられる。
圧変化にほぼ比例する傾きを持つ電圧を演算増巾器に印
加し制御電圧の変化を補正するものである。演算増巾器
５０１はループフィルタ３１０の出力を、コンデンサ５
０２により直流成分除去した信号（制御電圧の変化分）
を抵抗503を介して入力し、抵抗５０４，５０５で定め
られる増巾度で増巾されループ内演算増巾器５０６に入
力される。演算増巾器５０６の他端入力端子にはループ
フィルタ３１０からの出力が抵抗５０７を介して入力さ
れる。この結果、出力電圧は制御電圧変化分を補正し、
抵抗５０８，５０９により定められる増巾度で増巾され
ＶＣＯ３０１に加えられる。
第６図は周波数シンセサイザのチャンネル指定値により
決まる傾きを持つ電圧を発生するもので、指定チャンネ
ルコード信号６０１を入力とするＤ／Ａコンバータ６０
２の出力電圧は電圧可変形抵抗器６０３を制御する。演
算増巾器６０４の増巾度は抵抗６０５と上記電圧可変形
抵抗器値により決定される。抵抗６０６とコンデンサ６
０７により一定勾配のランプ信号が発生され演算増巾器
により指定チャンネル相当の傾きを持つランプ波に変換
される。スイッチ６０８，６０９は前記ループ切断信号
により駆動されるもので、スイッチ６０８はループ切断
時にＯＮし、抵抗６０６、コンデンサ６０７による積分
回路に電流を供給する。一方スイッチ６０９はＰＬＬル
ープ形成時にＯＮし、コンデンサ６０７の電荷を放電す
るとともにランプ信号発生回路出力をゼロとしてＰＬＬ
ループへの影響をなくす。なお抵抗６０６に接続される
電源は他に一定電位のものであれば良い。
決まる傾きを持つ電圧を発生するもので、指定チャンネ
ルコード信号６０１を入力とするＤ／Ａコンバータ６０
２の出力電圧は電圧可変形抵抗器６０３を制御する。演
算増巾器６０４の増巾度は抵抗６０５と上記電圧可変形
抵抗器値により決定される。抵抗６０６とコンデンサ６
０７により一定勾配のランプ信号が発生され演算増巾器
により指定チャンネル相当の傾きを持つランプ波に変換
される。スイッチ６０８，６０９は前記ループ切断信号
により駆動されるもので、スイッチ６０８はループ切断
時にＯＮし、抵抗６０６、コンデンサ６０７による積分
回路に電流を供給する。一方スイッチ６０９はＰＬＬル
ープ形成時にＯＮし、コンデンサ６０７の電荷を放電す
るとともにランプ信号発生回路出力をゼロとしてＰＬＬ
ループへの影響をなくす。なお抵抗６０６に接続される
電源は他に一定電位のものであれば良い。
また、電圧可変形抵抗器６０３は図中のＦＥＴの他か、
印加電圧によって抵抗値が変化するものであれば良い。
さらに抵抗６０５と電圧可変形抵抗器６０３はＶＣＯ制
御電圧の傾きが指定チャンネルの増減により逆になる場
合に置換えれば良い。
印加電圧によって抵抗値が変化するものであれば良い。
さらに抵抗６０５と電圧可変形抵抗器６０３はＶＣＯ制
御電圧の傾きが指定チャンネルの増減により逆になる場
合に置換えれば良い。
第７図はＶＣＯ３０１の制御電圧により決まる傾きを持
つ電圧を発生するもので、ループフィルタ３１０の出力
信号（制御電圧）の一方は演算増巾器７０２を通してＶ
ＣＯ３０１に加えられる。他方はサンプルホールド回路
７０３に入力され、ループ切断信号によりループ切断時
にＶＣＯ制御電圧を保持する。この動作により制御電圧
によって傾きの定まる電圧を発生することが可能とな
る。なお、一点鎖線で囲まれる電圧発生回路７００は第
６図の一点鎖線で示した構成６００と同一であるので、
その説明は省略する。
つ電圧を発生するもので、ループフィルタ３１０の出力
信号（制御電圧）の一方は演算増巾器７０２を通してＶ
ＣＯ３０１に加えられる。他方はサンプルホールド回路
７０３に入力され、ループ切断信号によりループ切断時
にＶＣＯ制御電圧を保持する。この動作により制御電圧
によって傾きの定まる電圧を発生することが可能とな
る。なお、一点鎖線で囲まれる電圧発生回路７００は第
６図の一点鎖線で示した構成６００と同一であるので、
その説明は省略する。
以上のような制御電圧補正回路を用いることにより、安
定な周波数シンセサイザの間欠動作を可能とする。
定な周波数シンセサイザの間欠動作を可能とする。
なお、上述の如く、ループ切断用スイッチ３１１からの
リーク、ＶＣＯ３０１の制御端子からのリーク等に対
し、本発明の制御電圧は一定に変化させるがための構成
の説明を行ってきたが、厳密には、制御電圧は時定数を
持って放電することからそのような構成で一定に変化さ
せることができないと一般的に考えることができる。ま
た、ループ切断時の制御電圧は可変分周器３０５の分周
値によって変化するため、単に一定の傾きの電圧を印加
しても制御電圧の正確な補正にならないと一般的に考え
ることができる。
リーク、ＶＣＯ３０１の制御端子からのリーク等に対
し、本発明の制御電圧は一定に変化させるがための構成
の説明を行ってきたが、厳密には、制御電圧は時定数を
持って放電することからそのような構成で一定に変化さ
せることができないと一般的に考えることができる。ま
た、ループ切断時の制御電圧は可変分周器３０５の分周
値によって変化するため、単に一定の傾きの電圧を印加
しても制御電圧の正確な補正にならないと一般的に考え
ることができる。
しかし、高インピーダンスのオペアンプ、リークが比較
的少ないコンデンサを用いることで、時定数を１秒程度
で実現できる。具体的には、リーク抵抗５００ｋΩ，容
量２μＦを用いるとすれば、 時定数τ＝ＣＲ ＝５００×１０3×２×１０-6 ＝１．０sec となる。よって、ループ・オープン時間を100ｍＳ以下
に選ぶと、この時間内で近似的には「一定に放電する」
と表現できる（なお、PLLの引き込み時間は１０ｍＳで
達成できると仮定すれば、 ＯＮ時間＝１０ｍＳ、ＯＦＦ時間＝１００mSとして、
「１：１０」の間欠動作が可能となり、約1/10の省電力
化が実現できる）。
的少ないコンデンサを用いることで、時定数を１秒程度
で実現できる。具体的には、リーク抵抗５００ｋΩ，容
量２μＦを用いるとすれば、 時定数τ＝ＣＲ ＝５００×１０3×２×１０-6 ＝１．０sec となる。よって、ループ・オープン時間を100ｍＳ以下
に選ぶと、この時間内で近似的には「一定に放電する」
と表現できる（なお、PLLの引き込み時間は１０ｍＳで
達成できると仮定すれば、 ＯＮ時間＝１０ｍＳ、ＯＦＦ時間＝１００mSとして、
「１：１０」の間欠動作が可能となり、約1/10の省電力
化が実現できる）。
また、分周値に対応する電圧は、ループフィルタ（を形
成するコンデンサ）に保持されているため、その差分だ
け電圧を補償すればよいこととなる。よって、一定の電
圧を印加すれば補正は可能となる。しかし、厳密な補正
を実施しようとするならば、第６図に示すように電圧の
傾きを、当該分周値によって変化させるようにしても良
い。
成するコンデンサ）に保持されているため、その差分だ
け電圧を補償すればよいこととなる。よって、一定の電
圧を印加すれば補正は可能となる。しかし、厳密な補正
を実施しようとするならば、第６図に示すように電圧の
傾きを、当該分周値によって変化させるようにしても良
い。
発明の効果 以上に述べたように本発明は、無線機の待受け時にＰＬ
Ｌ動作形周波数シンセサイザを間欠的に動作させ、待受
け時の平均消費電流を大巾に低減するとともに、ＰＬＬ
ループが形成されない場合でも十分な周波数安定度を確
保することのでき、その効果は大なるものがある。
Ｌ動作形周波数シンセサイザを間欠的に動作させ、待受
け時の平均消費電流を大巾に低減するとともに、ＰＬＬ
ループが形成されない場合でも十分な周波数安定度を確
保することのでき、その効果は大なるものがある。
第１図は従来の無線機受信部のブロック結線図、第２図
は同要部の周波数シンセサイザのブロック結線図、第３
図は本発明の一実施例における周波数シンセサイザのブ
ロック結線図、第４図はVCO制御電圧のループ切断によ
る変化を示す特性図、第５図，第６図，第７図は同周波
数シンセサイザにおけるランプ信号発生手段の他の実施
例を示す回路図である。 ３０１……ＶＣＯ、３０２……電力分配器、３０３……
局発出力端子、３０４……プリスケーラ、３０５……可
変分周器、３０７……位相比較器、３０８……ＴＣＸ
Ｏ、３１０……ループフィルタ、３０６……周波数シン
セサイザ制御信号、３１１……ループ切断用スイッチ、
３１４……ループ切断制御器、３１５……ＰＬＬ用ＬＳ
Ｉ、３１６……受信部、３１７……レベル検出器、３１
２，５０１，５０６，６０４，７０２……演算増巾器、
５０３，６０７……コンデンサ、504，５０５，５０
７，５０８，６０５，６０６……抵抗、６０２……Ｄ／
Ａコンバータ、６０３……電圧可変形抵抗、６０８，６
０９……スイッチ、７０３……サンプルホールド回路。
は同要部の周波数シンセサイザのブロック結線図、第３
図は本発明の一実施例における周波数シンセサイザのブ
ロック結線図、第４図はVCO制御電圧のループ切断によ
る変化を示す特性図、第５図，第６図，第７図は同周波
数シンセサイザにおけるランプ信号発生手段の他の実施
例を示す回路図である。 ３０１……ＶＣＯ、３０２……電力分配器、３０３……
局発出力端子、３０４……プリスケーラ、３０５……可
変分周器、３０７……位相比較器、３０８……ＴＣＸ
Ｏ、３１０……ループフィルタ、３０６……周波数シン
セサイザ制御信号、３１１……ループ切断用スイッチ、
３１４……ループ切断制御器、３１５……ＰＬＬ用ＬＳ
Ｉ、３１６……受信部、３１７……レベル検出器、３１
２，５０１，５０６，６０４，７０２……演算増巾器、
５０３，６０７……コンデンサ、504，５０５，５０
７，５０８，６０５，６０６……抵抗、６０２……Ｄ／
Ａコンバータ、６０３……電圧可変形抵抗、６０８，６
０９……スイッチ、７０３……サンプルホールド回路。
Claims (6)
- 【請求項１】発振源としての第１の発振器と、 前記第１の発振器の出力を分周するプリスケーラと、 前記プリスケーラの出力を指定チャンネルに応じて分周
する第１の分周器と、 基準信号源としての第２の発振器と、 前記第２の発振器の出力を分周する第２の分周器と、 前記第１、第２の分周器の出力の位相を比較する位相比
較器と、 前記位相比較器の出力を積分するループフィルターと、 前記位相比較器と前記ループフィルターとの間に設けら
れ、当該位相比較器から当該ループフィルターへの出力
を切断することによりループ切断状態とし、一方当該位
相比較器から当該ループフィルターへの出力を接続する
ことによりループ接続状態とするスイッチ回路と、 前記スイッチ回路のループ切断状態時に前記ループフィ
ルターの出力である保持電圧値の電圧変化を補償する如
く、当該補償の傾きを持つ電圧を制御信号として出力す
るランプ信号発生器と、 一端に前記ループフィルターの出力を入力するととも
に、他端に前記ランプ信号発生器からの制御信号が前記
スイッチ回路のループ切断状態時に印加され、演算増幅
を行って前記第１の発振器を制御する演算増幅器と、 前記スイッチ回路のループ切断状態時に少なくとも前記
プリスケーラ、第１、第２の分周器、位相比較器、ある
いは第２の発振器の電源を切断する電源切断手段と、 前記スイッチ回路のループ接続状態開始時に前記電源切
断手段が行った電源切断の復帰を所定の順序に従って実
行する電源復帰手段と を具備する周波数シンセサイザ。 - 【請求項２】第１の発振器は電圧制御発振器であり、第
２の発振器は温度補償水晶発振器であることを特徴とす
る特許請求の範囲第１項記載の周波数シンセサイザ。 - 【請求項３】第１の分周器は可変分周器であり、第２の
分周器は固定分周器であることを特徴とする特許請求の
範囲第１項記載の周波数シンセサイザ。 - 【請求項４】ランプ信号発生器は、第１の発振器の制御
電圧変化にほぼ比例する補償の傾きを持つ電圧を演算増
幅器に印加することを特徴とする特許請求の範囲第１項
記載の周波数シンセサイザ。 - 【請求項５】ランプ信号発生器は、指定チャンネルの値
により決まる補償の傾きを持つ電圧を演算増幅器に印加
することを特徴とする特許請求の範囲第１項記載の周波
数シンセサイザ。 - 【請求項６】ランプ信号発生器は、第１の発振器の制御
電圧により決まる補償の傾きを持つ電圧を演算増幅器に
印加することを特徴とする特許請求の範囲第１項記載の
周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070203A JPH0650819B2 (ja) | 1984-04-09 | 1984-04-09 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070203A JPH0650819B2 (ja) | 1984-04-09 | 1984-04-09 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214117A JPS60214117A (ja) | 1985-10-26 |
| JPH0650819B2 true JPH0650819B2 (ja) | 1994-06-29 |
Family
ID=13424724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070203A Expired - Lifetime JPH0650819B2 (ja) | 1984-04-09 | 1984-04-09 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650819B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2750580B2 (ja) * | 1988-08-11 | 1998-05-13 | 東洋通信機株式会社 | データ受信機の局部発振方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5866423A (ja) * | 1981-10-16 | 1983-04-20 | Nippon Telegr & Teleph Corp <Ntt> | フエ−ズロツクル−プ回路 |
-
1984
- 1984-04-09 JP JP59070203A patent/JPH0650819B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60214117A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202072B1 (en) | Frequency synthesizer | |
| KR100465956B1 (ko) | 통신 장비의 대기 전류를 감소시키기 위한 방법 및 장치 | |
| US7019571B2 (en) | Frequency synthesizer for a wireless communication system | |
| EP0856946A3 (en) | Phase-locked loop circuit and radio communication apparatus using the same | |
| GB2285189A (en) | Filtering device for use in a phase locked loop controller | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| JPH011330A (ja) | 周波数シンセサイザ | |
| KR100290670B1 (ko) | 위상동기루프를사용한주파수합성기의락-업고속화회로 | |
| WO2001024375A1 (en) | Phase locked loop frequency generating circuit and a receiver using the circuit | |
| JPH09130291A (ja) | デュアルモード携帯電話端末のクロック分配方式 | |
| JPH0650819B2 (ja) | 周波数シンセサイザ | |
| US4249138A (en) | Citizens band transceiver frequency synthesizer with single offset and reference oscillator | |
| EP0492433A2 (en) | Method for placing a frequency synthesizer into standby mode and apparatus therefor | |
| JPH0472413B2 (ja) | ||
| JPS60190032A (ja) | 移動無線機 | |
| JP2004266594A (ja) | 高速ｐｌｌ周波数シンセサイザー | |
| JPS60214119A (ja) | 周波数シンセサイザ | |
| JPH0248832A (ja) | 個別選択呼出受信機 | |
| KR0117477Y1 (ko) | 무선호출기 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| KR19990049646A (ko) | 알에프-모듈의 동작전원 인가장치 | |
| Nakamura et al. | An 800 mhz low power consumption frequency synthesizer using intermittent operation of a modified pll circuit with dual loops | |
| JPS60223335A (ja) | Ａｍ／ｆｍ受信機のチユ−ナ | |
| JP2796969B2 (ja) | 移動無線装置 | |
| JPH0851360A (ja) | 位相同期ループ回路 |