JP3302301B2 - Ｐｌｌ発振器 - Google Patents
Ｐｌｌ発振器Info
- Publication number
- JP3302301B2 JP3302301B2 JP21463597A JP21463597A JP3302301B2 JP 3302301 B2 JP3302301 B2 JP 3302301B2 JP 21463597 A JP21463597 A JP 21463597A JP 21463597 A JP21463597 A JP 21463597A JP 3302301 B2 JP3302301 B2 JP 3302301B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- loop
- pll
- oscillator
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話機の局部
発振器などとして使用され、高速に発振周波数を切替え
るＰＬＬ発振器に関する。
発振器などとして使用され、高速に発振周波数を切替え
るＰＬＬ発振器に関する。
【０００２】
【従来の技術】図８に、携帯電話機の送信部および受信
部の基本構成を示す。送信情報であるベースバンド信号
は、送信用ＩＦ局部発振器１１からの搬送波を変調器１
２で変調する。変調波は、ＲＦ局部発振器１３からの信
号と周波数混合器１４で混合されて所定周波数となる。
所定周波数となった変調波は、電力増幅器１５で増幅さ
れた後、デュープレクサ１６を介してアンテナ１７から
電波として基地局に向けて輻射される。一方、アンテナ
１７で受信された基地局からの電波はデュープレクサ１
６を介してＲＦ増幅器１８に供給されてＲＦ増幅された
後、ＲＦ局部発振器１３からの信号により第１周波数混
合器１９で第１中間周波数に変換される。さらに、第１
中間周波数に変換された信号は、受信用ＩＦ局部発振器
２０からの信号により第２周波数混合器２１で第２中間
周波数に変換され、図示しない復調回路に供給される。
部の基本構成を示す。送信情報であるベースバンド信号
は、送信用ＩＦ局部発振器１１からの搬送波を変調器１
２で変調する。変調波は、ＲＦ局部発振器１３からの信
号と周波数混合器１４で混合されて所定周波数となる。
所定周波数となった変調波は、電力増幅器１５で増幅さ
れた後、デュープレクサ１６を介してアンテナ１７から
電波として基地局に向けて輻射される。一方、アンテナ
１７で受信された基地局からの電波はデュープレクサ１
６を介してＲＦ増幅器１８に供給されてＲＦ増幅された
後、ＲＦ局部発振器１３からの信号により第１周波数混
合器１９で第１中間周波数に変換される。さらに、第１
中間周波数に変換された信号は、受信用ＩＦ局部発振器
２０からの信号により第２周波数混合器２１で第２中間
周波数に変換され、図示しない復調回路に供給される。
【０００３】このように、携帯電話機においては、中間
周波数局部発振器に関しては、送信用ＩＦ局部発振器１
１と受信用ＩＦ局部発振器２０で示すように、異なる周
波数を発振する２つの発振器を送信用と受信用として別
々に備えている。
周波数局部発振器に関しては、送信用ＩＦ局部発振器１
１と受信用ＩＦ局部発振器２０で示すように、異なる周
波数を発振する２つの発振器を送信用と受信用として別
々に備えている。
【０００４】ところで、携帯電話機においては、ＴＤＭ
Ａ（Ｔｉｍｅ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａ
ｃｃｅｓｓ）方式で送受信が行われている。すなわち、
図９に示すように、情報のないＬＭ区間およびアイドル
区間を挟んで送信と受信が交互に行われている。
Ａ（Ｔｉｍｅ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａ
ｃｃｅｓｓ）方式で送受信が行われている。すなわち、
図９に示すように、情報のないＬＭ区間およびアイドル
区間を挟んで送信と受信が交互に行われている。
【０００５】したがって、ＬＭ区間とアイドル区間で高
速に発振周波数を切替えることができれば、１つの発振
器を送信用と受信用のＩＦ局部発振器として使用するこ
とができる。
速に発振周波数を切替えることができれば、１つの発振
器を送信用と受信用のＩＦ局部発振器として使用するこ
とができる。
【０００６】図１０は、従来のＰＬＬ発振器を示し、１
つの発振器を送信用と受信用のＩＦ局部発振器として使
用する場合である。この図において、ＰＬＬループは、
分周器３１、位相比較器３２、チャージポンプ回路３
３、ループフィルタ３４1 ，３４2 、電圧制御発振器３
５で構成されており、ＣＰＵ３６からの信号で分周器３
１の分周比を切替えることにより、電圧制御発振器３５
の発振周波数が制御される。また、ＣＰＵ３６からは直
接、周波数帯切替え信号が電圧制御発振器３５に供給さ
れており、この周波数帯切替え信号により電圧制御発振
器３５の発振周波数帯が切替えられる。すなわち、この
回路においては、周波数帯切替え信号により電圧制御発
振器３５の発振周波数帯が送信側と受信側とに切替えら
れ、その各周波数帯で所定の発振周波数となるように分
周器３１の分周比を制御するものである。また、この回
路においては、ループフィルタとして送信用ループフィ
ルタ３４1 と受信用ループフィルタ３４2 の２つが設け
られ、送信用ループフィルタ３４1 に送信時のロック時
の制御電圧、受信用ループフィルタ３４2 に受信時のロ
ック時の制御電圧が保持され、このループフィルタ３４
1 ，３４2 をスイッチ３７1 ，３７2 （ＣＰＵ３６によ
り制御される）で切替えることにより、電圧制御発振器
３５の発振周波数を送信用と受信用の２つの周波数に正
確に高速に切替えている。
つの発振器を送信用と受信用のＩＦ局部発振器として使
用する場合である。この図において、ＰＬＬループは、
分周器３１、位相比較器３２、チャージポンプ回路３
３、ループフィルタ３４1 ，３４2 、電圧制御発振器３
５で構成されており、ＣＰＵ３６からの信号で分周器３
１の分周比を切替えることにより、電圧制御発振器３５
の発振周波数が制御される。また、ＣＰＵ３６からは直
接、周波数帯切替え信号が電圧制御発振器３５に供給さ
れており、この周波数帯切替え信号により電圧制御発振
器３５の発振周波数帯が切替えられる。すなわち、この
回路においては、周波数帯切替え信号により電圧制御発
振器３５の発振周波数帯が送信側と受信側とに切替えら
れ、その各周波数帯で所定の発振周波数となるように分
周器３１の分周比を制御するものである。また、この回
路においては、ループフィルタとして送信用ループフィ
ルタ３４1 と受信用ループフィルタ３４2 の２つが設け
られ、送信用ループフィルタ３４1 に送信時のロック時
の制御電圧、受信用ループフィルタ３４2 に受信時のロ
ック時の制御電圧が保持され、このループフィルタ３４
1 ，３４2 をスイッチ３７1 ，３７2 （ＣＰＵ３６によ
り制御される）で切替えることにより、電圧制御発振器
３５の発振周波数を送信用と受信用の２つの周波数に正
確に高速に切替えている。
【０００７】
【発明が解決しようとする課題】しかるに、送信用ルー
プフィルタ３４1 と受信用ループフィルタ３４2 の２つ
のループフィルタを設けて発振周波数を高速に切替える
方法では、ループフィルタを切替える回路が必要で、回
路規模が大きくなるので、小型化および軽量化が求めら
れる携帯電話機には満足できるものではなかった。
プフィルタ３４1 と受信用ループフィルタ３４2 の２つ
のループフィルタを設けて発振周波数を高速に切替える
方法では、ループフィルタを切替える回路が必要で、回
路規模が大きくなるので、小型化および軽量化が求めら
れる携帯電話機には満足できるものではなかった。
【０００８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、電圧制御発振器の出力を分周する分周
器、この分周器の出力と基準信号の位相を比較する位相
比較器、この位相比較器の出力を受けて基準周波数成分
を除去するループフィルタ、このループフィルタ出力の
制御電圧で発振周波数が制御される前記電圧制御発振器
からなるＰＬＬループと、このＰＬＬループの前記電圧
制御発振器に周波数帯切替え信号を供給して、前記電圧
制御発振器の発振周波数帯を切替える手段と、この手段
で前記電圧制御発振器の発振周波数帯を切替えたとき
に、切替え前の前記ＰＬＬループの制御電圧と同一制御
電圧で切替え後の発振周波数帯の発振周波数となるよう
に前記電圧制御発振器の発振周波数を制御するループ外
調整電圧を前記電圧制御発振器に供給する手段とを具備
することを特徴とするＰＬＬ発振器とする。
決するために、電圧制御発振器の出力を分周する分周
器、この分周器の出力と基準信号の位相を比較する位相
比較器、この位相比較器の出力を受けて基準周波数成分
を除去するループフィルタ、このループフィルタ出力の
制御電圧で発振周波数が制御される前記電圧制御発振器
からなるＰＬＬループと、このＰＬＬループの前記電圧
制御発振器に周波数帯切替え信号を供給して、前記電圧
制御発振器の発振周波数帯を切替える手段と、この手段
で前記電圧制御発振器の発振周波数帯を切替えたとき
に、切替え前の前記ＰＬＬループの制御電圧と同一制御
電圧で切替え後の発振周波数帯の発振周波数となるよう
に前記電圧制御発振器の発振周波数を制御するループ外
調整電圧を前記電圧制御発振器に供給する手段とを具備
することを特徴とするＰＬＬ発振器とする。
【０００９】
【発明の実施の形態】次に添付図面を参照して本発明に
よるＰＬＬ発振器の第１の実施の形態を詳細に説明す
る。図１は、本発明のＰＬＬ発振器の実施の形態を示す
ブロック図で、携帯型電話機の送信用および受信用ＩＦ
局部発振器として使用する場合である。この図におい
て、４１はＰＬＬループで、分周器４２、位相比較器４
３、チャージポンプ回路４４、ループフィルタ４５、電
圧制御発振器４６で構成される。ここで、分周器４２
は、電圧制御発振器４６の出力を分周するものであり、
分周比はＣＰＵ４７からの信号で切替えることができ
る。位相比較器４３は、分周器４２の出力と基準信号と
の位相を比較する。チャージポンプ回路４４は、位相比
較器４３の出力に比例した電流を流入または流出させ
る。ループフィルタ４５は、チャージポンプ回路４４出
力の電流を電圧に変換し、基準周波数成分を除去する。
電圧制御発振器４６は、ループフィルタ４５出力の制御
電圧で発振周波数が制御され、分周器４２の分周比によ
って発振周波数を調節することができる。また、電圧制
御発振器４６は、ＣＰＵ４７から直接、周波数帯切替え
信号が供給され、この周波数帯切替え信号により発振周
波数帯が送信側と受信側に切替えられる。さらに、電圧
制御発振器４６は、ＣＰＵ４７に接続されたＤ／Ａ変換
器４８出力のループ外調整電圧によっても発振周波数が
制御される。そして、このループ外調整電圧を算出する
ために、ループフィルタ４５の出力には、制御電圧測定
手段の一部としてＡ／Ｄ変換器４９が接続されており、
このＡ／Ｄ変換器４９の出力はＣＰＵ４７に接続され
る。
よるＰＬＬ発振器の第１の実施の形態を詳細に説明す
る。図１は、本発明のＰＬＬ発振器の実施の形態を示す
ブロック図で、携帯型電話機の送信用および受信用ＩＦ
局部発振器として使用する場合である。この図におい
て、４１はＰＬＬループで、分周器４２、位相比較器４
３、チャージポンプ回路４４、ループフィルタ４５、電
圧制御発振器４６で構成される。ここで、分周器４２
は、電圧制御発振器４６の出力を分周するものであり、
分周比はＣＰＵ４７からの信号で切替えることができ
る。位相比較器４３は、分周器４２の出力と基準信号と
の位相を比較する。チャージポンプ回路４４は、位相比
較器４３の出力に比例した電流を流入または流出させ
る。ループフィルタ４５は、チャージポンプ回路４４出
力の電流を電圧に変換し、基準周波数成分を除去する。
電圧制御発振器４６は、ループフィルタ４５出力の制御
電圧で発振周波数が制御され、分周器４２の分周比によ
って発振周波数を調節することができる。また、電圧制
御発振器４６は、ＣＰＵ４７から直接、周波数帯切替え
信号が供給され、この周波数帯切替え信号により発振周
波数帯が送信側と受信側に切替えられる。さらに、電圧
制御発振器４６は、ＣＰＵ４７に接続されたＤ／Ａ変換
器４８出力のループ外調整電圧によっても発振周波数が
制御される。そして、このループ外調整電圧を算出する
ために、ループフィルタ４５の出力には、制御電圧測定
手段の一部としてＡ／Ｄ変換器４９が接続されており、
このＡ／Ｄ変換器４９の出力はＣＰＵ４７に接続され
る。
【００１０】図２は、電圧制御発振器４６の具体的回路
図である。この電圧制御発振器４６は、トランジスタ５
０により発振動作を行い、発振出力が出力端子５９に導
出されるが、第１入力端子５１に供給されるＰＬＬルー
プ４１の制御電圧によって第１可変容量ダイオード５２
の容量を制御することにより、発振周波数が変化する。
また、第２入力端子５３に供給される、Ｄ／Ａ変換器４
８からのループ外調整電圧によって第２可変容量ダイオ
ード５４の容量を制御することによっても発振周波数が
制御される。さらに、第３入力端子５５に供給される、
ＣＰＵ４７からの周波数帯切替え信号によりＭＯＳトラ
ンジスタ５６をオンまたはオフして、ダイオード５７を
オンまたはオフさせ、これにより、コイル５８の中間タ
ップを接地するか否かにより、発振周波数帯が制御され
る。
図である。この電圧制御発振器４６は、トランジスタ５
０により発振動作を行い、発振出力が出力端子５９に導
出されるが、第１入力端子５１に供給されるＰＬＬルー
プ４１の制御電圧によって第１可変容量ダイオード５２
の容量を制御することにより、発振周波数が変化する。
また、第２入力端子５３に供給される、Ｄ／Ａ変換器４
８からのループ外調整電圧によって第２可変容量ダイオ
ード５４の容量を制御することによっても発振周波数が
制御される。さらに、第３入力端子５５に供給される、
ＣＰＵ４７からの周波数帯切替え信号によりＭＯＳトラ
ンジスタ５６をオンまたはオフして、ダイオード５７を
オンまたはオフさせ、これにより、コイル５８の中間タ
ップを接地するか否かにより、発振周波数帯が制御され
る。
【００１１】図３は、制御電圧、ループ外調整電圧、周
波数帯切替え信号と電圧制御発振器４６の発振周波数と
の関係を示す特性図であり、第３入力端子５５に供給さ
れる周波数帯切替え信号が＋ｖ電圧であるか接地電圧で
あるかにより、発振周波数は１７８ＭＨｚ帯（送信側）
あるいは１２９ＭＨｚ帯（受信側）となる。そして、こ
の各周波数帯で、第１入力端子５１の制御電圧１〜３Ｖ
に応じて発振周波数が高低に変化する。また、第２入力
端子５３のループ外調整電圧を１〜２Ｖで変化させるこ
とによっても、前記各周波数帯で発振周波数が高低に変
化する。
波数帯切替え信号と電圧制御発振器４６の発振周波数と
の関係を示す特性図であり、第３入力端子５５に供給さ
れる周波数帯切替え信号が＋ｖ電圧であるか接地電圧で
あるかにより、発振周波数は１７８ＭＨｚ帯（送信側）
あるいは１２９ＭＨｚ帯（受信側）となる。そして、こ
の各周波数帯で、第１入力端子５１の制御電圧１〜３Ｖ
に応じて発振周波数が高低に変化する。また、第２入力
端子５３のループ外調整電圧を１〜２Ｖで変化させるこ
とによっても、前記各周波数帯で発振周波数が高低に変
化する。
【００１２】このように構成されたＰＬＬ発振器におい
ては、ＣＰＵ４７からの周波数帯切替え信号により発振
周波数帯を切替えることと、ＣＰＵ４７からの信号で分
周器４２の分周比を制御することで、電圧制御発振器４
６が送信時と受信時の所定の周波数を交互に発振する
が、ＣＰＵ４７の出力に接続されたＤ／Ａ変換器４８か
らループ外調整電圧を電圧制御発振器４６に供給するこ
とにより、送信時と受信時に同一制御電圧でそれぞれ異
なる所定の周波数を発振するようにする。
ては、ＣＰＵ４７からの周波数帯切替え信号により発振
周波数帯を切替えることと、ＣＰＵ４７からの信号で分
周器４２の分周比を制御することで、電圧制御発振器４
６が送信時と受信時の所定の周波数を交互に発振する
が、ＣＰＵ４７の出力に接続されたＤ／Ａ変換器４８か
らループ外調整電圧を電圧制御発振器４６に供給するこ
とにより、送信時と受信時に同一制御電圧でそれぞれ異
なる所定の周波数を発振するようにする。
【００１３】そこで、事前の調整時に、供給するループ
外調整電圧値の算出を行う。例えば、ループ外調整電圧
を１．５Ｖに固定した状態で、周波数帯の切替えと分周
器４２の分周比制御により、受信時の所定周波数（１２
９．５５ＭＨｚ）を発振させ、ロックさせる。そして、
このときのループフィルタ４５出力の制御電圧（例えば
約２Ｖ）をＡ／Ｄ変換器４９でＡ／Ｄ変換して、ＣＰＵ
４７に供給する。次に、同様にループ外調整電圧を１．
５Ｖに固定した状態で、周波数帯の切替えと分周器４２
の分周比制御を行って、送信時の所定周波数（１７８．
００ＭＨｚ）を発振させ、ロックさせる。そして、この
ときのループフィルタ４５出力の制御電圧をＡ／Ｄ変換
器４９でＡ／Ｄ変換して、ＣＰＵ４７に供給する。しか
る後、この２つの測定制御電圧値をＣＰＵ４７で演算し
て、受信時の制御電圧（約２Ｖ）と同一制御電圧で送信
時の発振周波数となるループ外調整電圧値を求め、ＣＰ
Ｕ４７内のメモリに記憶する。以後、実際の動作時は、
受信時から送信時に切替えた際、前記演算で求めたルー
プ外調整電圧をＤ／Ａ変換器４８から電圧制御発振器４
６に供給すれば、受信時と同一制御電圧で送信時の所定
周波数を発振することができる。
外調整電圧値の算出を行う。例えば、ループ外調整電圧
を１．５Ｖに固定した状態で、周波数帯の切替えと分周
器４２の分周比制御により、受信時の所定周波数（１２
９．５５ＭＨｚ）を発振させ、ロックさせる。そして、
このときのループフィルタ４５出力の制御電圧（例えば
約２Ｖ）をＡ／Ｄ変換器４９でＡ／Ｄ変換して、ＣＰＵ
４７に供給する。次に、同様にループ外調整電圧を１．
５Ｖに固定した状態で、周波数帯の切替えと分周器４２
の分周比制御を行って、送信時の所定周波数（１７８．
００ＭＨｚ）を発振させ、ロックさせる。そして、この
ときのループフィルタ４５出力の制御電圧をＡ／Ｄ変換
器４９でＡ／Ｄ変換して、ＣＰＵ４７に供給する。しか
る後、この２つの測定制御電圧値をＣＰＵ４７で演算し
て、受信時の制御電圧（約２Ｖ）と同一制御電圧で送信
時の発振周波数となるループ外調整電圧値を求め、ＣＰ
Ｕ４７内のメモリに記憶する。以後、実際の動作時は、
受信時から送信時に切替えた際、前記演算で求めたルー
プ外調整電圧をＤ／Ａ変換器４８から電圧制御発振器４
６に供給すれば、受信時と同一制御電圧で送信時の所定
周波数を発振することができる。
【００１４】そして、このようなＰＬＬ発振器によれ
ば、送信時と受信時で同一制御電圧となり、周波数切替
え時に制御電圧の変化が殆どないので、ロックアップタ
イム（ＰＬＬループ４１がロックするまでの時間）を短
くすることができ、高速に周波数切替えが可能となり、
さらに、ロックアップタイムのバラツキ、および電圧制
御発振器４６のバラツキによる影響も受けにくくなる。
また、Ａ／Ｄ変換器４９やＤ／Ａ変換器４８はＣＰＵ４
７内に取り込んで集積化が可能であるため、ループフィ
ルタ切替え方式に比べて小型化が実現でき、ＴＤＭＡ方
式の携帯電話機にも良好に使用できる。
ば、送信時と受信時で同一制御電圧となり、周波数切替
え時に制御電圧の変化が殆どないので、ロックアップタ
イム（ＰＬＬループ４１がロックするまでの時間）を短
くすることができ、高速に周波数切替えが可能となり、
さらに、ロックアップタイムのバラツキ、および電圧制
御発振器４６のバラツキによる影響も受けにくくなる。
また、Ａ／Ｄ変換器４９やＤ／Ａ変換器４８はＣＰＵ４
７内に取り込んで集積化が可能であるため、ループフィ
ルタ切替え方式に比べて小型化が実現でき、ＴＤＭＡ方
式の携帯電話機にも良好に使用できる。
【００１５】図４は本発明の第２の実施の形態を示すブ
ロック図である。この第２の実施の形態では、ループフ
ィルタ４５の出力および電圧制御発振器４６の入力とＡ
／Ｄ変換器４９間にスイッチ６１を挿入し、このスイッ
チ６１を、ＣＰＵ４７からのスイッチコントロール信号
でオン、オフ制御できるようにする。
ロック図である。この第２の実施の形態では、ループフ
ィルタ４５の出力および電圧制御発振器４６の入力とＡ
／Ｄ変換器４９間にスイッチ６１を挿入し、このスイッ
チ６１を、ＣＰＵ４７からのスイッチコントロール信号
でオン、オフ制御できるようにする。
【００１６】この第２の実施の形態は、前述した制御電
圧の測定時のみスイッチ６１をオンしてＡ／Ｄ変換器４
９をループフィルタ４５の出力および電圧制御発振器４
６の入力に接続し、その他の時は、スイッチ６１をオフ
して、ループフィルタ４５の出力および電圧制御発振器
４６の入力からＡ／Ｄ変換器４９を切離すようにする。
すなわち、電圧制御発振器４６の制御電圧入力端子（図
２の第１入力端子５１）はインピーダンスが非常に高
く、ＣＰＵ４７やＡ／Ｄ変換器４９からの雑音の影響を
受けやすいため、制御電圧測定時以外は、制御電圧入力
端子からＡ／Ｄ変換器４９およびＣＰＵ４７を切り離し
て、それらの影響がないようにしたものである。この第
２の実施の形態のその他の基本構成は図１の第１の実施
の形態と同様であり、第１の実施の形態と同様に動作
し、同様な効果を得ることができる。
圧の測定時のみスイッチ６１をオンしてＡ／Ｄ変換器４
９をループフィルタ４５の出力および電圧制御発振器４
６の入力に接続し、その他の時は、スイッチ６１をオフ
して、ループフィルタ４５の出力および電圧制御発振器
４６の入力からＡ／Ｄ変換器４９を切離すようにする。
すなわち、電圧制御発振器４６の制御電圧入力端子（図
２の第１入力端子５１）はインピーダンスが非常に高
く、ＣＰＵ４７やＡ／Ｄ変換器４９からの雑音の影響を
受けやすいため、制御電圧測定時以外は、制御電圧入力
端子からＡ／Ｄ変換器４９およびＣＰＵ４７を切り離し
て、それらの影響がないようにしたものである。この第
２の実施の形態のその他の基本構成は図１の第１の実施
の形態と同様であり、第１の実施の形態と同様に動作
し、同様な効果を得ることができる。
【００１７】上記した第１の実施の形態および第２の実
施の形態では、ＰＬＬループ４１に接続されるＡ／Ｄ変
換器４９およびＣＰＵ４７で制御電圧の測定およびルー
プ外調整電圧の算出を行ったが、図５の本発明の第３の
実施の形態では、このＰＬＬ発振器とは別の手段（別の
測定器、別の算出回路）で制御電圧の測定とループ外調
整電圧の算出を行い、得られたループ外調整電圧値をＲ
ＯＭ６２に記憶する。そして、送信時、周波数切替え信
号により周波数帯の切替えと分周比制御を行った際に、
同時に周波数切替え信号で、記憶しているループ外調整
電圧値をＲＯＭ６２から読出し、さらにＡ／Ｄ変換器６
３でアナログ電圧に変換して電圧制御発振器４６に供給
する。このようにすれば、図１および図４のＡ／Ｄ変換
器４９が不要となるため、コスト面および小型化に更に
有利となる。この第３の実施の形態のその他の基本構成
は図１および図４の第１および第２の実施の形態と同様
であり、第１および第２の実施の形態と同様に動作し、
同様な効果を得ることができる。
施の形態では、ＰＬＬループ４１に接続されるＡ／Ｄ変
換器４９およびＣＰＵ４７で制御電圧の測定およびルー
プ外調整電圧の算出を行ったが、図５の本発明の第３の
実施の形態では、このＰＬＬ発振器とは別の手段（別の
測定器、別の算出回路）で制御電圧の測定とループ外調
整電圧の算出を行い、得られたループ外調整電圧値をＲ
ＯＭ６２に記憶する。そして、送信時、周波数切替え信
号により周波数帯の切替えと分周比制御を行った際に、
同時に周波数切替え信号で、記憶しているループ外調整
電圧値をＲＯＭ６２から読出し、さらにＡ／Ｄ変換器６
３でアナログ電圧に変換して電圧制御発振器４６に供給
する。このようにすれば、図１および図４のＡ／Ｄ変換
器４９が不要となるため、コスト面および小型化に更に
有利となる。この第３の実施の形態のその他の基本構成
は図１および図４の第１および第２の実施の形態と同様
であり、第１および第２の実施の形態と同様に動作し、
同様な効果を得ることができる。
【００１８】図６は本発明の第４の実施の形態を示すブ
ロック図である。この第４の実施の形態では、周波数切
替え時に初期位相同期回路６４を動作させる。
ロック図である。この第４の実施の形態では、周波数切
替え時に初期位相同期回路６４を動作させる。
【００１９】初期位相同期回路６４は、通常、パワーセ
ーブ解除時に動作させる。パワーセーブとは、携帯電話
機において、電池の消耗を防止するため、不使用状態が
継続したときは、必要最小限の回路のみ動作させ、その
他の回路動作を停止させることである。パワーセーブ解
除とは、携帯電話機を再び使用するため、再度全体の回
路を動作させることである。通常、初期位相同期回路６
４は、このパワーセーブ解除時、図７（ａ）に示す制御
電圧（パワーセーブ信号）が入力端子６５に供給されて
動作する。すなわち、初期位相同期回路６４は、パワー
セーブ解除時、位相比較器４３において分周器４２の出
力と基準信号の位相が一致しない、または、ある位相差
範囲内に入らないと、チャージポンプ回路４４から出力
が導出されないように制御する。もし、位相比較器４３
において分周器４２の出力と基準信号の位相が一致しな
い、またはある位相差範囲内にないにも係わらずチャー
ジポンプ回路４４から出力が導出されると、それが誤差
として現れ、ＰＬＬループのロックアップ時間がかかる
ばかりか、誤出力により回路動作に不具合が生じる。初
期位相同期回路４３は、このような問題点を除去する。
ーブ解除時に動作させる。パワーセーブとは、携帯電話
機において、電池の消耗を防止するため、不使用状態が
継続したときは、必要最小限の回路のみ動作させ、その
他の回路動作を停止させることである。パワーセーブ解
除とは、携帯電話機を再び使用するため、再度全体の回
路を動作させることである。通常、初期位相同期回路６
４は、このパワーセーブ解除時、図７（ａ）に示す制御
電圧（パワーセーブ信号）が入力端子６５に供給されて
動作する。すなわち、初期位相同期回路６４は、パワー
セーブ解除時、位相比較器４３において分周器４２の出
力と基準信号の位相が一致しない、または、ある位相差
範囲内に入らないと、チャージポンプ回路４４から出力
が導出されないように制御する。もし、位相比較器４３
において分周器４２の出力と基準信号の位相が一致しな
い、またはある位相差範囲内にないにも係わらずチャー
ジポンプ回路４４から出力が導出されると、それが誤差
として現れ、ＰＬＬループのロックアップ時間がかかる
ばかりか、誤出力により回路動作に不具合が生じる。初
期位相同期回路４３は、このような問題点を除去する。
【００２０】本発明の第４の実施の形態では、周波数切
替え時、ＣＰＵ４７からの制御信号ｃｓを図７（ｂ）に
示すように瞬間的にＬレベルにしてパワーセーブ状態と
同一にした後、Ｈレベルとしてこの立ち上げ時にパワー
セーブ解除時と同一にすることにより、周波数切替え時
にも初期位相同期回路６４を動作させて安定したロック
アップを図る。この第４の実施の形態のその他の基本的
構成は第１の実施の形態と同一であり、第１の実施の形
態と同様に動作し、同様な効果を得ることができる。
替え時、ＣＰＵ４７からの制御信号ｃｓを図７（ｂ）に
示すように瞬間的にＬレベルにしてパワーセーブ状態と
同一にした後、Ｈレベルとしてこの立ち上げ時にパワー
セーブ解除時と同一にすることにより、周波数切替え時
にも初期位相同期回路６４を動作させて安定したロック
アップを図る。この第４の実施の形態のその他の基本的
構成は第１の実施の形態と同一であり、第１の実施の形
態と同様に動作し、同様な効果を得ることができる。
【００２１】なお、初期位相同期回路を周波数切替え時
に動作させる方法は、図４および図５の回路構成におい
ても適用できる。また、上記の実施の形態では、受信時
の制御電圧を基準に、送信時もこれと同一の制御電圧で
所定の発振周波数となるようにループ外調整電圧を供給
するようにしたが、送信時の制御電圧を基準に、受信
時、これと同一の制御電圧で所定の発振周波数となるよ
うにループ外調整電圧を供給することもできる。また、
発振周波数を３つ以上に切替える場合にも制御電圧を同
一にすることができる。さらに、以上は、本発明を携帯
電話機の中間周波数局部発振器に適用した場合である
が、本発明はその他の発振器に適用することもできる。
に動作させる方法は、図４および図５の回路構成におい
ても適用できる。また、上記の実施の形態では、受信時
の制御電圧を基準に、送信時もこれと同一の制御電圧で
所定の発振周波数となるようにループ外調整電圧を供給
するようにしたが、送信時の制御電圧を基準に、受信
時、これと同一の制御電圧で所定の発振周波数となるよ
うにループ外調整電圧を供給することもできる。また、
発振周波数を３つ以上に切替える場合にも制御電圧を同
一にすることができる。さらに、以上は、本発明を携帯
電話機の中間周波数局部発振器に適用した場合である
が、本発明はその他の発振器に適用することもできる。
【００２２】
【発明の効果】以上詳細に説明したように、本発明のＰ
ＬＬ発振器によれば、周波数切替え時に制御電圧の変化
が殆どないので、ロックアップタイムを短くすることが
でき、高速に周波数切替えが可能となる。さらに、ルー
プフィルタ切替え方式に比べて小型化が実現でき、たと
えばＴＤＭＡ方式の携帯電話機に良好に使用できる。
ＬＬ発振器によれば、周波数切替え時に制御電圧の変化
が殆どないので、ロックアップタイムを短くすることが
でき、高速に周波数切替えが可能となる。さらに、ルー
プフィルタ切替え方式に比べて小型化が実現でき、たと
えばＴＤＭＡ方式の携帯電話機に良好に使用できる。
【図１】本発明によるＰＬＬ発振器の第１の実施の形態
を示すブロック図。
を示すブロック図。
【図２】図１のＰＬＬ発振器に使用される電圧制御発振
器の具体的回路図。
器の具体的回路図。
【図３】図２の電圧制御発振器の発振周波数特性図。
【図４】本発明によるＰＬＬ発振器の第２の実施の形態
を示すブロック図。
を示すブロック図。
【図５】本発明によるＰＬＬ発振器の第３の実施の形態
を示すブロック図。
を示すブロック図。
【図６】本発明によるＰＬＬ発振器の第４の実施の形態
を示すブロック図。
を示すブロック図。
【図７】本発明の第４の実施の形態の動作を説明するた
めの波形図。
めの波形図。
【図８】携帯電話機の送信部および受信部の基本構成を
示すブロック図。
示すブロック図。
【図９】携帯電話機のＴＤＭＡ方式を説明するための
図。
図。
【図１０】従来のＰＬＬ発振器を示すブロック図。
４１ ＰＬＬループ ４６ 電圧制御発振器 ４７ ＣＰＵ ４８ Ｄ／Ａ変換器 ４９ Ａ／Ｄ変換器 ６１ スイッチ ６２ ＲＯＭ ６３ Ｄ／Ａ変換器 ６４ 初期位相同期回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23
Claims (5)
- 【請求項１】 電圧制御発振器の出力を分周する分周
器、この分周器の出力と基準信号の位相を比較する位相
比較器、この位相比較器の出力を受けて基準周波数成分
を除去するループフィルタ、このループフィルタ出力の
制御電圧で発振周波数が制御される前記電圧制御発振器
からなるＰＬＬループと、 このＰＬＬループの前記電圧制御発振器に周波数帯切替
え信号を供給して、前記電圧制御発振器の発振周波数帯
を切替える手段と、 この手段で前記電圧制御発振器の発振周波数帯を切替え
たときに、切替え前の前記ＰＬＬループの制御電圧と同
一制御電圧で切替え後の発振周波数帯の発振周波数とな
るように前記電圧制御発振器の発振周波数を制御するル
ープ外調整電圧を前記電圧制御発振器に供給する手段と
を具備 することを特徴とするＰＬＬ発振器。 - 【請求項２】 請求項１記載のＰＬＬ発振器において、 発振周波数帯切替え前のロック時の制御電圧を測定した
後、切替え後の発振周波数帯に設定して制御電圧を測定
し、両電圧値を演算してループ外調整電圧値を求め、こ
れを記憶し、以後、得られたループ外調整電圧を発振周
波数帯切替え時に電圧制御発振器に供給することを特徴
とするＰＬＬ発振器。 - 【請求項３】 請求項２記載のＰＬＬ発振器において、
制御電圧測定時以外、制御電圧測定手段をＰＬＬループ
から切離す切離し手段を設けたことを特徴とするＰＬＬ
発振器。 - 【請求項４】 請求項１記載のＰＬＬ発振器において、
発振器と別手段で求めたループ外調整電圧を記憶するメ
モリを有し、このメモリから読出してループ外調整電圧
を電圧制御発振器に供給することを特徴とするＰＬＬ発
振器。 - 【請求項５】 ＰＬＬループの位相比較器において分周
器の出力と基準信号の位相が一致しない、またはある位
相差範囲内に入らないと、位相比較器とループフィルタ
の間に設けられたチャージポンプからの出力が導出され
ないように制御する初期位相同期回路を発振周波数帯切
替え時に動作させるようにしたことを特徴とする請求項
１ないし４のいずれかに記載のＰＬＬ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21463597A JP3302301B2 (ja) | 1997-08-08 | 1997-08-08 | Ｐｌｌ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21463597A JP3302301B2 (ja) | 1997-08-08 | 1997-08-08 | Ｐｌｌ発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168564A JPH1168564A (ja) | 1999-03-09 |
| JP3302301B2 true JP3302301B2 (ja) | 2002-07-15 |
Family
ID=16659017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21463597A Expired - Lifetime JP3302301B2 (ja) | 1997-08-08 | 1997-08-08 | Ｐｌｌ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4919011B2 (ja) * | 2006-06-30 | 2012-04-18 | 株式会社Ｊｖｃケンウッド | 変調回路 |
-
1997
- 1997-08-08 JP JP21463597A patent/JP3302301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168564A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7146143B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US8036619B2 (en) | Oscillator having controllable bias modes and power consumption | |
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| US6339711B1 (en) | Radio apparatus | |
| US5987309A (en) | Transceiver circuits for TDMA system with variable frequency second local oscillator | |
| WO1995023453A1 (en) | Power amplifier having nested amplitude modulation controller and phase modulation controller | |
| JPH05259935A (ja) | 無線トランシーバ及び周波数制御方法 | |
| US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US5802447A (en) | Transmitter-receiver for a radio communication apparatus | |
| US6356770B1 (en) | Composite mobile communication device | |
| EP1657812A1 (en) | Wide band modulation pll and modulation factor adjustment method thereof | |
| US6226537B1 (en) | Portable radio device | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| JPH1188219A (ja) | 受信機および送受信機 | |
| JP2001007714A (ja) | 温度補正回路及び温度補正機能を備えた電子機器 | |
| JPH06284037A (ja) | ディジタル移動体通信装置 | |
| JPH11168405A (ja) | 無線回路とそれを用いた移動無線機 | |
| JP3176313B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| AU747533B2 (en) | Frequency synthesisers | |
| JP3490815B2 (ja) | 送信機及びその温度補償方法 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| EP1003289A1 (en) | Portable radio device | |
| JP3281715B2 (ja) | 無線通信装置 | |
| JPS6347093Y2 (ja) | ||
| JPH0650819B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |