JP3302301B2 - Pll発振器 - Google Patents

Pll発振器

Info

Publication number
JP3302301B2
JP3302301B2 JP21463597A JP21463597A JP3302301B2 JP 3302301 B2 JP3302301 B2 JP 3302301B2 JP 21463597 A JP21463597 A JP 21463597A JP 21463597 A JP21463597 A JP 21463597A JP 3302301 B2 JP3302301 B2 JP 3302301B2
Authority
JP
Japan
Prior art keywords
voltage
loop
pll
oscillator
oscillation frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21463597A
Other languages
English (en)
Other versions
JPH1168564A (ja
Inventor
秀規 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP21463597A priority Critical patent/JP3302301B2/ja
Publication of JPH1168564A publication Critical patent/JPH1168564A/ja
Application granted granted Critical
Publication of JP3302301B2 publication Critical patent/JP3302301B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯電話機の局部
発振器などとして使用され、高速に発振周波数を切替え
るPLL発振器に関する。
【0002】
【従来の技術】図8に、携帯電話機の送信部および受信
部の基本構成を示す。送信情報であるベースバンド信号
は、送信用IF局部発振器11からの搬送波を変調器1
2で変調する。変調波は、RF局部発振器13からの信
号と周波数混合器14で混合されて所定周波数となる。
所定周波数となった変調波は、電力増幅器15で増幅さ
れた後、デュープレクサ16を介してアンテナ17から
電波として基地局に向けて輻射される。一方、アンテナ
17で受信された基地局からの電波はデュープレクサ1
6を介してRF増幅器18に供給されてRF増幅された
後、RF局部発振器13からの信号により第1周波数混
合器19で第1中間周波数に変換される。さらに、第1
中間周波数に変換された信号は、受信用IF局部発振器
20からの信号により第2周波数混合器21で第2中間
周波数に変換され、図示しない復調回路に供給される。
【0003】このように、携帯電話機においては、中間
周波数局部発振器に関しては、送信用IF局部発振器1
1と受信用IF局部発振器20で示すように、異なる周
波数を発振する2つの発振器を送信用と受信用として別
々に備えている。
【0004】ところで、携帯電話機においては、TDM
A(Time DivisionMultiple A
ccess)方式で送受信が行われている。すなわち、
図9に示すように、情報のないLM区間およびアイドル
区間を挟んで送信と受信が交互に行われている。
【0005】したがって、LM区間とアイドル区間で高
速に発振周波数を切替えることができれば、1つの発振
器を送信用と受信用のIF局部発振器として使用するこ
とができる。
【0006】図10は、従来のPLL発振器を示し、1
つの発振器を送信用と受信用のIF局部発振器として使
用する場合である。この図において、PLLループは、
分周器31、位相比較器32、チャージポンプ回路3
3、ループフィルタ341 ,342 、電圧制御発振器3
5で構成されており、CPU36からの信号で分周器3
1の分周比を切替えることにより、電圧制御発振器35
の発振周波数が制御される。また、CPU36からは直
接、周波数帯切替え信号が電圧制御発振器35に供給さ
れており、この周波数帯切替え信号により電圧制御発振
器35の発振周波数帯が切替えられる。すなわち、この
回路においては、周波数帯切替え信号により電圧制御発
振器35の発振周波数帯が送信側と受信側とに切替えら
れ、その各周波数帯で所定の発振周波数となるように分
周器31の分周比を制御するものである。また、この回
路においては、ループフィルタとして送信用ループフィ
ルタ341 と受信用ループフィルタ342 の2つが設け
られ、送信用ループフィルタ341 に送信時のロック時
の制御電圧、受信用ループフィルタ342 に受信時のロ
ック時の制御電圧が保持され、このループフィルタ34
1 ,342 をスイッチ371 ,372 (CPU36によ
り制御される)で切替えることにより、電圧制御発振器
35の発振周波数を送信用と受信用の2つの周波数に正
確に高速に切替えている。
【0007】
【発明が解決しようとする課題】しかるに、送信用ルー
プフィルタ341 と受信用ループフィルタ342 の2つ
のループフィルタを設けて発振周波数を高速に切替える
方法では、ループフィルタを切替える回路が必要で、回
路規模が大きくなるので、小型化および軽量化が求めら
れる携帯電話機には満足できるものではなかった。
【0008】
【課題を解決するための手段】本発明は上述の課題を解
決するために、電圧制御発振器の出力を分周する分周
器、この分周器の出力と基準信号の位相を比較する位相
比較器、この位相比較器の出力を受けて基準周波数成分
を除去するループフィルタ、このループフィルタ出力の
制御電圧で発振周波数が制御される前記電圧制御発振器
からなるPLLループと、このPLLループの前記電圧
制御発振器に周波数帯切替え信号を供給して、前記電圧
制御発振器の発振周波数帯を切替える手段と、この手段
で前記電圧制御発振器の発振周波数帯を切替えたとき
に、切替え前の前記PLLループの制御電圧と同一制御
電圧で切替え後の発振周波数帯の発振周波数となるよう
に前記電圧制御発振器の発振周波数を制御するループ外
調整電圧を前記電圧制御発振器に供給する手段とを具備
することを特徴とするPLL発振器とする。
【0009】
【発明の実施の形態】次に添付図面を参照して本発明に
よるPLL発振器の第1の実施の形態を詳細に説明す
る。図1は、本発明のPLL発振器の実施の形態を示す
ブロック図で、携帯型電話機の送信用および受信用IF
局部発振器として使用する場合である。この図におい
て、41はPLLループで、分周器42、位相比較器4
3、チャージポンプ回路44、ループフィルタ45、電
圧制御発振器46で構成される。ここで、分周器42
は、電圧制御発振器46の出力を分周するものであり、
分周比はCPU47からの信号で切替えることができ
る。位相比較器43は、分周器42の出力と基準信号と
の位相を比較する。チャージポンプ回路44は、位相比
較器43の出力に比例した電流を流入または流出させ
る。ループフィルタ45は、チャージポンプ回路44出
力の電流を電圧に変換し、基準周波数成分を除去する。
電圧制御発振器46は、ループフィルタ45出力の制御
電圧で発振周波数が制御され、分周器42の分周比によ
って発振周波数を調節することができる。また、電圧制
御発振器46は、CPU47から直接、周波数帯切替え
信号が供給され、この周波数帯切替え信号により発振周
波数帯が送信側と受信側に切替えられる。さらに、電圧
制御発振器46は、CPU47に接続されたD/A変換
器48出力のループ外調整電圧によっても発振周波数が
制御される。そして、このループ外調整電圧を算出する
ために、ループフィルタ45の出力には、制御電圧測定
手段の一部としてA/D変換器49が接続されており、
このA/D変換器49の出力はCPU47に接続され
る。
【0010】図2は、電圧制御発振器46の具体的回路
図である。この電圧制御発振器46は、トランジスタ5
0により発振動作を行い、発振出力が出力端子59に導
出されるが、第1入力端子51に供給されるPLLルー
プ41の制御電圧によって第1可変容量ダイオード52
の容量を制御することにより、発振周波数が変化する。
また、第2入力端子53に供給される、D/A変換器4
8からのループ外調整電圧によって第2可変容量ダイオ
ード54の容量を制御することによっても発振周波数が
制御される。さらに、第3入力端子55に供給される、
CPU47からの周波数帯切替え信号によりMOSトラ
ンジスタ56をオンまたはオフして、ダイオード57を
オンまたはオフさせ、これにより、コイル58の中間タ
ップを接地するか否かにより、発振周波数帯が制御され
る。
【0011】図3は、制御電圧、ループ外調整電圧、周
波数帯切替え信号と電圧制御発振器46の発振周波数と
の関係を示す特性図であり、第3入力端子55に供給さ
れる周波数帯切替え信号が+v電圧であるか接地電圧で
あるかにより、発振周波数は178MHz帯(送信側)
あるいは129MHz帯(受信側)となる。そして、こ
の各周波数帯で、第1入力端子51の制御電圧1〜3V
に応じて発振周波数が高低に変化する。また、第2入力
端子53のループ外調整電圧を1〜2Vで変化させるこ
とによっても、前記各周波数帯で発振周波数が高低に変
化する。
【0012】このように構成されたPLL発振器におい
ては、CPU47からの周波数帯切替え信号により発振
周波数帯を切替えることと、CPU47からの信号で分
周器42の分周比を制御することで、電圧制御発振器4
6が送信時と受信時の所定の周波数を交互に発振する
が、CPU47の出力に接続されたD/A変換器48か
らループ外調整電圧を電圧制御発振器46に供給するこ
とにより、送信時と受信時に同一制御電圧でそれぞれ異
なる所定の周波数を発振するようにする。
【0013】そこで、事前の調整時に、供給するループ
外調整電圧値の算出を行う。例えば、ループ外調整電圧
を1.5Vに固定した状態で、周波数帯の切替えと分周
器42の分周比制御により、受信時の所定周波数(12
9.55MHz)を発振させ、ロックさせる。そして、
このときのループフィルタ45出力の制御電圧(例えば
約2V)をA/D変換器49でA/D変換して、CPU
47に供給する。次に、同様にループ外調整電圧を1.
5Vに固定した状態で、周波数帯の切替えと分周器42
の分周比制御を行って、送信時の所定周波数(178.
00MHz)を発振させ、ロックさせる。そして、この
ときのループフィルタ45出力の制御電圧をA/D変換
器49でA/D変換して、CPU47に供給する。しか
る後、この2つの測定制御電圧値をCPU47で演算し
て、受信時の制御電圧(約2V)と同一制御電圧で送信
時の発振周波数となるループ外調整電圧値を求め、CP
U47内のメモリに記憶する。以後、実際の動作時は、
受信時から送信時に切替えた際、前記演算で求めたルー
プ外調整電圧をD/A変換器48から電圧制御発振器4
6に供給すれば、受信時と同一制御電圧で送信時の所定
周波数を発振することができる。
【0014】そして、このようなPLL発振器によれ
ば、送信時と受信時で同一制御電圧となり、周波数切替
え時に制御電圧の変化が殆どないので、ロックアップタ
イム(PLLループ41がロックするまでの時間)を短
くすることができ、高速に周波数切替えが可能となり、
さらに、ロックアップタイムのバラツキ、および電圧制
御発振器46のバラツキによる影響も受けにくくなる。
また、A/D変換器49やD/A変換器48はCPU4
7内に取り込んで集積化が可能であるため、ループフィ
ルタ切替え方式に比べて小型化が実現でき、TDMA方
式の携帯電話機にも良好に使用できる。
【0015】図4は本発明の第2の実施の形態を示すブ
ロック図である。この第2の実施の形態では、ループフ
ィルタ45の出力および電圧制御発振器46の入力とA
/D変換器49間にスイッチ61を挿入し、このスイッ
チ61を、CPU47からのスイッチコントロール信号
でオン、オフ制御できるようにする。
【0016】この第2の実施の形態は、前述した制御電
圧の測定時のみスイッチ61をオンしてA/D変換器4
9をループフィルタ45の出力および電圧制御発振器4
6の入力に接続し、その他の時は、スイッチ61をオフ
して、ループフィルタ45の出力および電圧制御発振器
46の入力からA/D変換器49を切離すようにする。
すなわち、電圧制御発振器46の制御電圧入力端子(図
2の第1入力端子51)はインピーダンスが非常に高
く、CPU47やA/D変換器49からの雑音の影響を
受けやすいため、制御電圧測定時以外は、制御電圧入力
端子からA/D変換器49およびCPU47を切り離し
て、それらの影響がないようにしたものである。この第
2の実施の形態のその他の基本構成は図1の第1の実施
の形態と同様であり、第1の実施の形態と同様に動作
し、同様な効果を得ることができる。
【0017】上記した第1の実施の形態および第2の実
施の形態では、PLLループ41に接続されるA/D変
換器49およびCPU47で制御電圧の測定およびルー
プ外調整電圧の算出を行ったが、図5の本発明の第3の
実施の形態では、このPLL発振器とは別の手段(別の
測定器、別の算出回路)で制御電圧の測定とループ外調
整電圧の算出を行い、得られたループ外調整電圧値をR
OM62に記憶する。そして、送信時、周波数切替え信
号により周波数帯の切替えと分周比制御を行った際に、
同時に周波数切替え信号で、記憶しているループ外調整
電圧値をROM62から読出し、さらにA/D変換器6
3でアナログ電圧に変換して電圧制御発振器46に供給
する。このようにすれば、図1および図4のA/D変換
器49が不要となるため、コスト面および小型化に更に
有利となる。この第3の実施の形態のその他の基本構成
は図1および図4の第1および第2の実施の形態と同様
であり、第1および第2の実施の形態と同様に動作し、
同様な効果を得ることができる。
【0018】図6は本発明の第4の実施の形態を示すブ
ロック図である。この第4の実施の形態では、周波数切
替え時に初期位相同期回路64を動作させる。
【0019】初期位相同期回路64は、通常、パワーセ
ーブ解除時に動作させる。パワーセーブとは、携帯電話
機において、電池の消耗を防止するため、不使用状態が
継続したときは、必要最小限の回路のみ動作させ、その
他の回路動作を停止させることである。パワーセーブ解
除とは、携帯電話機を再び使用するため、再度全体の回
路を動作させることである。通常、初期位相同期回路6
4は、このパワーセーブ解除時、図7(a)に示す制御
電圧(パワーセーブ信号)が入力端子65に供給されて
動作する。すなわち、初期位相同期回路64は、パワー
セーブ解除時、位相比較器43において分周器42の出
力と基準信号の位相が一致しない、または、ある位相差
範囲内に入らないと、チャージポンプ回路44から出力
が導出されないように制御する。もし、位相比較器43
において分周器42の出力と基準信号の位相が一致しな
い、またはある位相差範囲内にないにも係わらずチャー
ジポンプ回路44から出力が導出されると、それが誤差
として現れ、PLLループのロックアップ時間がかかる
ばかりか、誤出力により回路動作に不具合が生じる。初
期位相同期回路43は、このような問題点を除去する。
【0020】本発明の第の実施の形態では、周波数切
替え時、CPU47からの制御信号csを図7(b)に
示すように瞬間的にLレベルにしてパワーセーブ状態と
同一にした後、Hレベルとしてこの立ち上げ時にパワー
セーブ解除時と同一にすることにより、周波数切替え時
にも初期位相同期回路64を動作させて安定したロック
アップを図る。この第の実施の形態のその他の基本的
構成は第1の実施の形態と同一であり、第1の実施の形
態と同様に動作し、同様な効果を得ることができる。
【0021】なお、初期位相同期回路を周波数切替え時
に動作させる方法は、図4および図5の回路構成におい
ても適用できる。また、上記の実施の形態では、受信時
の制御電圧を基準に、送信時もこれと同一の制御電圧で
所定の発振周波数となるようにループ外調整電圧を供給
するようにしたが、送信時の制御電圧を基準に、受信
時、これと同一の制御電圧で所定の発振周波数となるよ
うにループ外調整電圧を供給することもできる。また、
発振周波数を3つ以上に切替える場合にも制御電圧を同
一にすることができる。さらに、以上は、本発明を携帯
電話機の中間周波数局部発振器に適用した場合である
が、本発明はその他の発振器に適用することもできる。
【0022】
【発明の効果】以上詳細に説明したように、本発明のP
LL発振器によれば、周波数切替え時に制御電圧の変化
が殆どないので、ロックアップタイムを短くすることが
でき、高速に周波数切替えが可能となる。さらに、ルー
プフィルタ切替え方式に比べて小型化が実現でき、たと
えばTDMA方式の携帯電話機に良好に使用できる。
【図面の簡単な説明】
【図1】本発明によるPLL発振器の第1の実施の形態
を示すブロック図。
【図2】図1のPLL発振器に使用される電圧制御発振
器の具体的回路図。
【図3】図2の電圧制御発振器の発振周波数特性図。
【図4】本発明によるPLL発振器の第2の実施の形態
を示すブロック図。
【図5】本発明によるPLL発振器の第3の実施の形態
を示すブロック図。
【図6】本発明によるPLL発振器の第4の実施の形態
を示すブロック図。
【図7】本発明の第4の実施の形態の動作を説明するた
めの波形図。
【図8】携帯電話機の送信部および受信部の基本構成を
示すブロック図。
【図9】携帯電話機のTDMA方式を説明するための
図。
【図10】従来のPLL発振器を示すブロック図。
【符号の説明】
41 PLLループ 46 電圧制御発振器 47 CPU 48 D/A変換器 49 A/D変換器 61 スイッチ 62 ROM 63 D/A変換器 64 初期位相同期回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03L 7/06 - 7/23

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 電圧制御発振器の出力を分周する分周
    器、この分周器の出力と基準信号の位相を比較する位相
    比較器、この位相比較器の出力を受けて基準周波数成分
    を除去するループフィルタ、このループフィルタ出力の
    制御電圧で発振周波数が制御される前記電圧制御発振器
    からなるPLLループと、 このPLLループの前記電圧制御発振器に周波数帯切替
    え信号を供給して、前記電圧制御発振器の発振周波数帯
    を切替える手段と、 この手段で前記電圧制御発振器の発振周波数帯を切替え
    たときに、切替え前の前記PLLループの制御電圧と同
    一制御電圧で切替え後の発振周波数帯の発振周波数とな
    るように前記電圧制御発振器の発振周波数を制御するル
    ープ外調整電圧を前記電圧制御発振器に供給する手段と
    を具備 することを特徴とするPLL発振器。
  2. 【請求項2】 請求項1記載のPLL発振器において、 発振周波数切替え前のロック時の制御電圧を測定した
    後、切替え後の発振周波数に設定して制御電圧を測定
    し、両電圧値を演算してループ外調整電圧値を求め、こ
    れを記憶し、以後、得られたループ外調整電圧を発振周
    波数切替え時に電圧制御発振器に供給することを特徴
    とするPLL発振器。
  3. 【請求項3】 請求項2記載のPLL発振器において、
    制御電圧測定時以外、制御電圧測定手段をPLLループ
    から切離す切離し手段を設けたことを特徴とするPLL
    発振器。
  4. 【請求項4】 請求項1記載のPLL発振器において、
    発振器と別手段で求めたループ外調整電圧を記憶するメ
    モリを有し、このメモリから読出してループ外調整電圧
    を電圧制御発振器に供給することを特徴とするPLL発
    振器。
  5. 【請求項5】 PLLループの位相比較器において分周
    器の出力と基準信号の位相が一致しない、またはある位
    相差範囲内に入らないと、位相比較器とループフィルタ
    の間に設けられたチャージポンプからの出力が導出され
    ないように制御する初期位相同期回路を発振周波数帯切
    替え時に動作させるようにしたことを特徴とする請求項
    1ないし4のいずれかに記載のPLL発振器。
JP21463597A 1997-08-08 1997-08-08 Pll発振器 Expired - Lifetime JP3302301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21463597A JP3302301B2 (ja) 1997-08-08 1997-08-08 Pll発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21463597A JP3302301B2 (ja) 1997-08-08 1997-08-08 Pll発振器

Publications (2)

Publication Number Publication Date
JPH1168564A JPH1168564A (ja) 1999-03-09
JP3302301B2 true JP3302301B2 (ja) 2002-07-15

Family

ID=16659017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21463597A Expired - Lifetime JP3302301B2 (ja) 1997-08-08 1997-08-08 Pll発振器

Country Status (1)

Country Link
JP (1) JP3302301B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919011B2 (ja) * 2006-06-30 2012-04-18 株式会社Jvcケンウッド 変調回路

Also Published As

Publication number Publication date
JPH1168564A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US7146143B2 (en) Communication semiconductor integrated circuit device and wireless communication system
US8036619B2 (en) Oscillator having controllable bias modes and power consumption
US5963100A (en) Frequency synthesizer having a speed-up circuit
US6339711B1 (en) Radio apparatus
US5987309A (en) Transceiver circuits for TDMA system with variable frequency second local oscillator
WO1995023453A1 (en) Power amplifier having nested amplitude modulation controller and phase modulation controller
JPH05259935A (ja) 無線トランシーバ及び周波数制御方法
US7386064B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
US5802447A (en) Transmitter-receiver for a radio communication apparatus
US6356770B1 (en) Composite mobile communication device
US6226537B1 (en) Portable radio device
JP3302301B2 (ja) Pll発振器
JPH1188219A (ja) 受信機および送受信機
JP2001007714A (ja) 温度補正回路及び温度補正機能を備えた電子機器
JPH06284037A (ja) ディジタル移動体通信装置
JPH11168405A (ja) 無線回路とそれを用いた移動無線機
JP3176313B2 (ja) Pllシンセサイザ回路
JP3490815B2 (ja) 送信機及びその温度補償方法
JP2796969B2 (ja) 移動無線装置
EP1003289A1 (en) Portable radio device
JP3281715B2 (ja) 無線通信装置
JPS6347093Y2 (ja)
JP2001077708A (ja) 送信出力補正回路及び送信出力補正機能を備えた無線通信装置
JPH0650819B2 (ja) 周波数シンセサイザ
JPH05315992A (ja) 受信回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130426

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140426

Year of fee payment: 12

EXPY Cancellation because of completion of term