JPH0472413B2

JPH0472413B2 -

Info

Publication number: JPH0472413B2
Application number: JP59105006A
Authority: JP
Inventors: Mitsuo Makimoto; Motoi Ooba; Sadahiko Yamashita
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-05-23
Filing date: 1984-05-23
Publication date: 1992-11-18
Also published as: JPS60248022A

Description

【発明の詳細な説明】

産業上の利用分野本発明は高周波多チヤンネル無線機等に用いら
れる周波数シンセサイザに関するものである。従来例の構成とその問題点最近、多チヤンネル無線機にはその局部発振源
として位相同期（以下、PLLと略記する。）方式
の周波数シンセサイザが広く用いられるようにな
つてきている。第１図にこれらに利用されている周波数シンセ
サイザの代表的な回路構成を示す。第１図におい
て、発振源として電圧制御発振器（以下、VCO
と略記する。）１０１を用い、この出力は電力分
配器１０２を介してRF出力１０３、プリンスケ
ーラ１０４の入力となる。RF出力は受信機の局
部発振源として利用される。プリンスケーラ１０
４の出力は可変分周器１０５に入力され、チヤン
ネル指定信号端子１１８より入力されるデイジタ
ル信号により、その分周数が決定される。分周さ
れた出力は、位相比較器（以下PDと略記する。）
１０６に比較信号入力される。一方、PD１０６
の基準信号は温度補償された水晶発振器（以下、
TCXOと略記する。）１０７を固定分周器１０８
で分周して得られる。 PD１０６で位相比較された信号は、低域通過
フイルタ等で構成されるループフイルタ（以下、
LPFと略記する。）１０９で直流成分を選択し、
VCO１０１の制御端子に加えられる。以上のよ
うに制御ループが形成され、RF出力周波数は、
端子１１８からチヤンネル指定信号により制御さ
れ、その周波数安定度はTCXO１０７と同一の
高安定度が得られる。ところで最近、移動無線機、特に携帯型の電池
動作の無線機の低消費電力化の研究が活発になさ
れている。これは携帯機の場合低消費電力化が電
池の長寿命化につながるからである。無線機は待
受け状態において常に受信機を動作させており、
受信機の消費電力の70〜80％は前述の周波数シン
セサイザで占られている。また周波数シンセサイ
ザは現在の技術レベルでは、VCO１０１の消費
電流が約20mA（５〜8V動作電圧）に対し、プリ
ンスケーラ１０４，TCXO１０７等制御系の消
費電流が30〜40mA（5V動作電圧）となり、発振
器より制御系の消費電力がはるかに大きいものと
なつている。このため制御系の低消費電力デバイ
スの研究開発が重要となつてきている。そこで、
待受け時に制御系の電源を切り、VCO１０１の
制御電圧（保持電圧）をアナログ的に保持した
り、AFCループを構成したりして一定に保ち周
波数を安定化するとともに、大巾な省電力化を実
現しようという提案がなされている。このような
動作を、一般的に間欠動作制御と呼ぶ。この間欠
動作とは、例えば20秒間を15のグループに分割
し、各受信機はいずれかのグループに属して該当
グループの時間1.4のみ、動作することで、当該
受信機の電池の平均使用電流を大幅に低減して、
省電力化を図るものである。（例えば、「新版・移
動通信方式」、1981年３月発行、(株)科学新聞社出
版局）ところが、位相同期ループ（PLL）が形成さ
れていない非PLL動作時は、系そのものは不安
定で長時間の動作は困難であり、適切な時間間隔
で一時的にPLL動作に復帰させなければならな
い。また通話時にはPLLを構成して安定化を図
る必要がある。したがつて周波数シンセサイザ
は、PLL動作、非PLL動作をくりかえして行う
ことが必要不可欠となる。ところが、周波数シンセサイザを上述の如く、
PLL動作、非PLL動作させる場合その切替時に
系が極めて不安定になりやすい。すなわち、非
PLL動作時には、周波数ではPLL動作時と完全
に一致していても、PLL動作に復帰させた場合
にはPD１０６に入力される比較信号、基準信号
の周波数が一致しても位相は２つの信号間に何ら
の相関もないために、その出力は場合によつては
大きな誤差電圧を発生し、ループの再引込みに数
10〓〜100〓以上の時間を要することになり、受
信不能の状態となる。このような不安定な状態で
は、受信系が誤動作したり、基地局からの呼出し
信号を識別できないという欠点を有していた。発明の目的本発明は上記欠点に鑑み、上記間欠動作を行う
ことにより基本的に省電力化を図るものであり、
そのような構成においてさらに、周波数シンセサ
イザがPLL動作と非PLL動作をする場合、前述
非PLL動作から前記PLL動作に復帰する切替時
点の同期引込みを確実に、かつ短時間に行ない、
切替時の周波数変動を極力減少させて無線受信機
の誤動作を低減しようとするものである。発明の構成電圧により制御される、発振源としての第１の
発振器、前記第１の発振器の出力を分周するプリスケラ
ー、前記プリスケラーの出力を指定チヤンネルに応
じて分周する第１の分周器、基準信号源としての第２の発振器、前記第２の発振器の出力を分周する第２の分周
器、前記第１、第２の分周器の、双方の出力の位相
を比較する第１の位相比較器、前記第１の位相比較器の出力を積分し、その積
分値である電圧を前記第１の発振器に印加するル
ープフイルター、前記第１の位相比較器から前記ループフイルタ
ーに印加される電圧を保持する電圧保持回路、前記第１の位相比較器に入力される前記第１、
第２の分周器の、双方の出力の周波数、位相を一
致させるように制御するループ制御手段とにより
電気的な接続がループ系を形成する位相同期ルー
プ装置を有し、当該ループ系を形成するPLL時
と当該ループ系を切断する非PLL時とを周期的
に繰り返して間欠動作を行なう周波数シンセサイ
ザにおいて、前記ループ制御手段は、前記PLL時と非PLL時との切替信号である
PLL時信号と非PLL時信号とを入力する切替信
号入力手段と、前記第１、第２の分周器の、双方の出力の位相
を比較する第２の位相比較器と、前記第２の位相比較器により前記第１、第２の
分周器の出力の位相の一致、不一致を検出して、
当該位相の位相一致信号、及び位相不一致信号を
出力する零位相検出手段と、前記ループフイルターと前記第１の位相比較器
との間に設けられ、前記位相同期ループ装置内の
ループ系を電気的に接続・切断する第１のスイツ
チ手段と、前記ループフイルターと前記電圧保持回路との
間に設けられ、当該電圧保持回路に保持されてい
る電圧値を前記ループフイルターに印加する電圧
印加系を電気的に接続・切断する第２のスイツチ
手段と、前記第２の発振器と前記第２の分周器との間に
設けられ、前記第２の発振器の出力を前記第２の
分周器に対し断続動作をして供給することで、当
該第２の分周器における分周を変化させる第３の
スイツチ手段と、前記零位相検出手段からの位相不一致信号と、
前記切替信号入力手段からのPLL時信号とを検
出した時には、前記第１のスイツチ手段を切断、
前記第２のスイツチ手段を接続、前記第３のスイ
ツチ手段を断続動作させ、また、前記零位相検出手段からの位相一致信号
と、前記切替信号入力手段からのPLL時信号と
を検出した時には、前記第１のスイツチ手段を接
続、前記第２のスイツチ手段を切断、前記第３の
スイツチ手段を接続させ、さらに、前記切替信号入力手段からの非PLL
時信号を検出した時には、前記第１のスイツチ手
段を切断、前記第２のスイツチ手段を接続、前記
第３のスイツチ手段を接続させることで、非
PLLからPLL動作切替時の位相同期状態への引
き込みを安定して行える如く制御を行なうするス
イツチ制御手段とを設けたものである。実施例の説明以下、本発明の一実施例について説明する。第２図本発明の一実施例における周波数シンセ
サイザのブロツク構成を示すものである。なお第
２図において、第１図と同一機能をもつブロツク
には同一の番号を符しているので重復する部分の
説明は省略する。また、以下で説明する周波数シ
ンセサイザは、前述の従来例の構成でも説明した
ように当該ループ系を形成するPLL時と当該ル
ープ系を切断する非PLL時とを周期的に繰り返
す間欠動作を行うもので、さらに詳しく述べれ
ば、停止状態（スリープ・モード）から待受け状
態（スタンバイ・モード）に変化する直前で瞬時
に、かつ安定にPLLを立ち上げ、待受け状態で
はPLLを維持し、その後の停止状態では非PLL
となる。よつて、このような系においては、例えば移動
無線機Ａから、基地局を介して、移動無線機Ｂを
呼び出す場合、移動無線機Ａの「呼」が移動無線
機Ｂにおける「停止状態」に生じた際には、基地
局は周期的に繰り返される移動無線機Ｂの「待ち
受け状態」になるまで、移動無線機Ｂに対する
「呼」を保留している。一方、移動無線機Ｂは周
期的に繰り返される自己の「待ち受け状態」直前
で、PLLを立ち上げて安定状態となるため、移
動無線機Ｂの当該「待ち受け状態」となつた際
に、基地局が移動無線機Ｂに対する「呼」を初め
て行なうことで、移動無線機Ｂはその時点で
「呼」を確認できる（例えば、ポケツト・ベル）。
本発明はこのような系に係る周波数シンセサイザ
である。いま同図の周波数シンセサイザがPLL動作
（但し、零位相時）している場合は、ループの切
断スイツチ１１０は閉じ、電圧保持回路１１１は
開き、またTCXO１０７と固定分周器間１０８
に挿入されているスイツチ１２１も閉じた状態と
なる。この時は第１図と全く同様の動作をする。
次に非PLL動作をしている場合には、PLL時と
非PLL時とで切替わる切替信号端子１２５がＨ
レベルとなり、ループスイツチ１１０はOFF、
電圧保持回路１１１がONとなるとともに、プリ
ンスケーラ１０４、可変分周器１０５、固定分周
器１０６，１１３の電源もOFFとなり、この回
路は動作していない。すなわち低消費電力化を実
現している。この時TCXO１０７は動作させな
くても良いが、高安定な周波数が要求される場合
は常時動作させておいてもよい。この状態におい
てはVCO１０１は外部の電圧保持回路からの電
圧でその制御電圧を一定に保ち、出力周波数を一
定にするように動作する。なお電圧保持回路１１
４はコンデンサ等のアナログ的は保持回路でもよ
いし、また受信機のIF出力周波数の時間平均値
が一定の周波数をとることに着目し、これを基準
にしてAFCループを構成する等の方法で達成で
きる。次に非PLL動作よりPLL動作（但し、現時点
では非零位相時）に移行する場合、切替信号端子
１２５がＬレベルとなると同時に第２図に示す周
波数シンセサイザのすべての回路に電源が接続さ
れ、同時にチヤンネル指定信号端子１１８から可
変分周回路１０５へチヤンネル指定信号（特定の
分周比設定信号）が入力されて動作状態となると
ともに、位相モニタ用の位相比較器１１３で位相
ずれを検出する。零位相検出器１１５で零位相
（Ｈレベル）と判定すると、インバータ１１６を
介してORゲート１１７の２つの入力はすべてＬ
レベルとなり、出力もＬレベルとなり、スイツチ
１１１はOFF、インバータ１１２を通つた信号
はＨレベルとなるので、スイツチ１１０はONと
なり、PLLのループが構成される。この時、位
相も周波数もほぼ一致した状態でループスイツチ
１１０が投入されるから同期引込みは瞬時に達成
される。逆に位相が一致していない場合には何ら
かの手段で固定分周器１０８あるいは可変分周器
１０５の出力の位相を変化させ、位相差がなくな
るような状態でPLL動作に復帰しなければなら
ない。第２図の実施例では固定分周回路１０８の
位相を変化させる例を示している。 TCXO１０７と固定分周回路１０８間に挿入
されるスイツチ１２１は通常はON状態で、パネ
ル発生器１２０が動作している時ON／OFFを繰
り返す動作をする。パルス発生器１２０は、ルー
プ切替信号の立下り（PLL復帰時）にトリガー
される単安定マルチバイブレータ１２２の出力と
ORゲート１１７の出力をインバータ１２３で反
転した信号の論理積をANDゲート１２４でとつ
て得られる信号で制御される。この制御は切替時
に位相が一致しない時間だけＨレベルとなり、こ
の期間だけパルス発生器１２０は動作する。いま
パルス発生器１２０の繰り返し周期を適切に選ぶ
と、スイツチON時にPD１１３で観測する位相
誤差は、時間的にほぼ直線的に変化するため、位
相差がほぼ零となる時間が必ず存在できるように
することができ、その時点でPLLループスイツ
チ１１０を投入することが可能となる。以下、さ
らに詳しく説明すると、パルス発生器１２０の繰
返し周期はTCXO１０７のそれよりも十分大き
く（100〜1000倍程度）、またそのパルス幅は
TCXO１０７の繰返し周期の２倍以上に選ぶ。
そして、PLL時（かつ、非同期時）にANDゲー
ト１２４の出力がＬレベルになると、パルス発生
器１２０はパルスを発生する。そして、スイツチ
１２１は、パルス発生器１２０の当該パルスを入
力することで、開閉動作を行い、一方、パルス発
生器１２０が動作していない状態（パルスを発生
しない状態）で、スイツチ１２１はON（閉）状
態となつている。従つて、パルス発生器１２０が動作していない
状態では、固定分周回路１０８への入力端には
TCXO１０７からの連続した周期の信号が送出
される。逆に、パルス発生器１２０が動作する
と、固定分周回路１０８への入力端には信号が間
引かれた不連続状態の信号が送出される。さて、固定分周回路１０８は待受け型のカウン
タであるから、入力されたパルスの数Ｎをカウン
トした後にパルス信号を発生する。よつて、パルス発生器１２０が動作していない
状態での固定分周回路１０８の出力パルス周期を
T₀（すなわち、固定分周回路１０８は、T₀周期
で、１パルスを発生）とすると、パルス発生器１
２０が動作した場合、当該固定分周回路１０８に
対する周期は入力が間引かれるために、T₀＋ΔT
（但し、ΔT〓T₀）だけ周期が長くなる。そのた
め、TCXO１０７と可変分周回路１０５との実
際の位相差、すなわち時間遅れを「τ」とし、ポ
ルス発生器１２０を上述の如く動作させれば、当
該位相差は時間に比例して縮まり、「τ／ΔT」
サイクル後には両者の時間遅れを解消、すなわち
位相を一致させることができる。以下、具体的な数値により第３図を用いて説明
する。説明を簡単にするために、例えば、固定分周回路１０８の出力パルス周期を T₀＝10μS（マイクロ・セカンド）［＝1KHz（キロ・ヘルツ）］、固定分周回路１０８と可変分周回路１０５との
実際の位相差、すなわち時間遅れを τ＝3μS（マイクロ・セカンド）そして、パルス発生器１２０が動作した場合、
固定分周回路１０８の入力を間引くことにより生
じる周期の変化を ΔT＝1μS（マイクロ・セカンド）とする。以上のような条件において、パルス発生器１
２０が動作していない状態（PLL時であつて、
かつ零位相の場合。及び非PLL時。）では、固
定分周回路１０８への入力端には、第３図ａに
示すようなTCXO１０７からの連続した周期
の信号（第３図ａでは、その信号周期を1μSと
する）が送出される。ここで、固定分周回路１
０８は上述の如く、待受け型のカウンタである
から、TCXO１０７から送出されたパルスの
数Ｎ＝10（１〜10，11〜20，21〜30）個をカウ
ントした後、第３図ｂに示すようなパルス信号
Ｂ，Ｃ，Ｄを発生する。すなわち、固定分周回
路１０８の出力パルス周期はT₀＝10μSとなつ
ている。次に、パルス発生器１２０が動作する状態
（PLL時、かつ非零位相の場合）であつて、例
えば第３図ｂ、同図ｃに示すように、固定分周
回路１０８と可変分周器１０５の出力間で3μS
の位相差があつた際、パルス発生回路１２０が
スイツチ１２１に対する断続動作を開始する。
すなわち、第３図ｄに示すように、パルス信号
Ｉを発生し、スイツチ１２１を「開」状態にし
てTCXO１０７のパルス信号「１」を間引く。
そのため、固定分周回路１０８はTCXO１０
７のパルス信号「11」を入力して初めてＮ＝10
のパルス数をカウントするので、この時点で第
３図ｅに示すようにパルス信号Ｌを発生する。
このようなパルス発生器１２０の作用により、
固定分周回路１０８の出力パルス周期は、見か
け上、 T₀′＝T₀＋ΔT ＝10＋１＝11μS となる。そして、このパルス信号Ｌを発生した
時点での固定分周回路１０８と可変分周回路１
０５と位相差、すなわち時間遅れは3μSから
2μSに縮まる（１サイクル目）。以下、同様にパルス発生器１２０はそれぞれパ
ルス信号Ｊ，Ｋを発生して、TCXO１０７のパ
ルス信号「12」、「23」をそれぞれ間引いて固定分
周回路１０８にカウントをさせる（２サイクル
目、３サイクル目のＭ，Ｎ）ことで、TCXO１
０７のパルス信号「33」が出力される時点で、固
定分周回路１０８と可変分周回路１０５と位相差
は解消され、位相が一致する。なお、以下、スイツチ１１０，１１１、１２１
を制御する各論理回路、すなわちインバータ１１
２，１１６，１２３，OR回路１１７、単安定マ
ルチバイブレータ１２３、パルス発生器１２０の
動作論理表を示しておく。同表においては、パル
ス発生器１２０は非PLL時では図示しない制御
手段によりパルス発生動作を強制的に停止状態に
されているため、当該状態を示す欄においては
「−」で示している。また、単安定マルチバイブ
レータ１２３は、切替信号端子に入力される切替
信号がPLL時にＨレベルからＬレベルに変化す
る際に、当該PLL時間中をカバーする十分長い
パルスを発生するものとする。

【表】以上は固定分周回路出力の位相をシフトさせる
方法であるが、可変分周回路１０５の出力の位相
シフトも同様な方法で実現可能である。なお以上述べた切替時の制御回路は、ほとんど
すべて低消費電力が可能なCMOS等のデバイス
で構成できる。発明の効果以上述べたように本発明は、PLL動作、非
PLL動作を行う方式の低消費電力シンセサイザ
の非PLLからPLL動作切替時の位相同期状態へ
の引込みを瞬時に、かつ安定に行うものであり、
無線機の誤動作を防止するうえで、その価値は極
めて大きいものである。

【図面の簡単な説明】

第１図は従来のPLL方式の周波数シンセサイ
ザのブロツク結線図、第２図は本発明の一実施例
における周波数シンセサイザのブロツク結線図、
第３図は同周波数シンセサイザの要部波形図であ
る。１０１……電圧制御発振器、１０５……可変分
周回路、１０６，１１３……位相比較器、１０７
……水晶発振器、１１０，１１１，１２１……ス
イツチ回路、１１４……電圧保持回路、１２０…
…パルス発生器。

Claims

【特許請求の範囲】１電圧により制御される、発振源としての第１
の発振器、前記第１の発振器の出力を分周するプリスケラ
ー、前記プリスケラーの出力を指定チヤンネルに応
じて分周する第１の分周器、基準信号源としての第２の発振器、前記第２の発振器の出力を分周する第２の分周
器、前記第１、第２の分周器の、双方の出力の位相
を比較する第１の位相比較器、前記第１の位相比較器の出力を積分し、その積
分値である電圧を前記第１の発振器に印加するル
ープフイルター、前記第１の位相比較器から前記ループフイルタ
ーに印加される電圧を保持する電圧保持回路、前記第１の位相比較器に入力される前記第１、
第２の分周器の、双方の出力の周波数、位相を一
致させるように制御するループ制御手段とにより
電気的な接続がループ系を形成する位相同期ルー
プ装置を有し、当該ループ系を形成するPLL時
と当該ループ系を切断する非PLL時とを周期的
に繰り返して間欠動作を行なう周波数シンセサイ
ザにおいて、前記ループ制御手段は、前記PLL時と非PLL時との切替信号である
PLL時信号と非PLL時信号とを入力する切替信
号入力手段と、前記第１、第２の分周器の、双方の出力の位相
を比較する第２の位相比較器と、前記第２の位相比較器により前記第１、第２の
分周器の出力の位相の一致、不一致を検出して、
当該位相の位相一致信号、及び位相不一致信号を
出力する零位相検出手段と、前記ループフイルターと前記第１の位相比較器
との間に設けられ、前記位相同期ループ装置内の
ループ系を電気的に接続・切断する第１のスイツ
チ手段と、前記ループフイルターと前記電圧保持回路との
間に設けられ、当該電圧保持回路に保持されてい
る電圧値を前記ループフイルターに印加する電圧
印加系を電気的に接続・切断する第２のスイツチ
手段と、前記第２の発振器と前記第２の分周器との間に
設けられ、前記第２の発振器の出力を前記第２の
分周器に対し断続動作をして供給することで、当
該第２の分周器における分周を変化させる第３の
スイツチ手段と、前記零位相検出手段からの位相不一致信号と、
前記切替信号入力手段からのPLL時信号とを検
出した時には、前記第１のスイツチ手段を切断、
前記第２のスイツチ手段を接続、前記第３のスイ
ツチ手段を断続動作させ、また、前記零位相検出手段からの位相一致信号
と、前記切替信号入力手段からのPLL時信号と
を検出した時には、前記第１のスイツチ手段を接
続、前記第２のスイツチ手段を切断、前記第３の
スイツチ手段を接続させ、さらに、前記切替信号入力手段からの非PLL
時信号を検出した時には、前記第１のスイツチ手
段を切断、前記第２のスイツチ手段を接続、前記
第３のスイツチ手段を接続させることで、非
PLLからPLL動作切替時の位相同期状態への引
き込みを安定して行える如く制御を行なうするス
イツチ制御手段とを具備することを特徴とする周波数シンセサイ
ザ。