KR101199780B1 - 주파수 합성기의 주파수 보정 장치 및 그 방법 - Google Patents

주파수 합성기의 주파수 보정 장치 및 그 방법 Download PDF

Info

Publication number
KR101199780B1
KR101199780B1 KR1020100055487A KR20100055487A KR101199780B1 KR 101199780 B1 KR101199780 B1 KR 101199780B1 KR 1020100055487 A KR1020100055487 A KR 1020100055487A KR 20100055487 A KR20100055487 A KR 20100055487A KR 101199780 B1 KR101199780 B1 KR 101199780B1
Authority
KR
South Korea
Prior art keywords
bank
frequency
current
offset compensation
open loop
Prior art date
Application number
KR1020100055487A
Other languages
English (en)
Other versions
KR20110135643A (ko
Inventor
오세창
임규현
강기섭
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020100055487A priority Critical patent/KR101199780B1/ko
Priority to CN201110008717.7A priority patent/CN102281065B/zh
Priority to TW100120436A priority patent/TWI467922B/zh
Priority to US13/158,413 priority patent/US8519757B2/en
Publication of KR20110135643A publication Critical patent/KR20110135643A/ko
Application granted granted Critical
Publication of KR101199780B1 publication Critical patent/KR101199780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성기(Frequency Synthesizer)의 주파수 보정(Frequency Calibration) 장치 및 그 제어방법에 관한 것으로, 종래의 오픈 루프 형식의 자동 주파수 보정 장치를 가지는 위상동기루프(Phase Locked Loop)회로는 오픈 루프시에 루프 스위치를 이용해 Vref를 입력을 선택하게 하고 있으나, 이는 위상 노이즈로 인한 문제점이 있었다. 이에 본 발명은 루프 스위치를 제거하고, 오픈 루프시에 GND 또는 VDD 전압을, 클로즈드 루프시에는 위상차에 따른 업/다운 전압을 루프 필터를 통해 상기 전압제어발진기에 출력하도록 제어하는 업/다운 프로세서를 설치하고, 상기 GND 또는 VDD 전압을 출력하는 오픈 루프시에 상기 뱅크 선택기에서 주파수 비교에 의해 뱅크 값을 선택하고 그 뱅크 값에 추가로 오프셋 값을 더하여 위상동기루프의 최종 VCO뱅크 값으로 결정하도록 제어하는 특징이 있다.

Description

주파수 합성기의 주파수 보정 장치 및 그 방법{APPARATUS AND METHOD FOR FREQUENCY CALIBRATION IN FREQUENCY SYNTHESIZER}
본 발명은 발진기의 주파수 보정기능을 가지는 주파수 합성기 및 그의 제어방법에 관한 것으로서, 특히 오픈 루프 제어 시 Vref를 입력으로 선택하는 루프 스위치를 제거하고, 오픈 루프시에 GND 또는 VDD를 차지펌프에서 직접 출력하게 하여 위상 노이즈를 줄이고, 설정 주파수에 해당하는 뱅크 선택 시 GND 또는 VDD 모드에 따른 오프셋 값만큼 뱅크를 보상하여 위상동기루프 락이 되도록 한 주파수 합성기의 주파수 보정 장치와 그의 제어방법에 관한 것이다.
일반적으로 위상동기루프(PLL : Phase Locked Loop)는, 입력 주파수신호의 위상과 피드백되는 주파수신호의 위상을 비교하여 업/다운 차지시키는 방식으로 주파수 락을 제어한다.
도 1은 종래 위상동기루프 회로의 주파수 락 제어회로도로서 이에 도시된 바와 같이,
입력되는 신호의 주파수를 조절하는 기준주파수 분주기(1)와, 기준주파수 분주기(1)의 주파수신호와 피드백되는 주파수신호의 위상을 비교하는 위상검출기(2)와, 상기 위상검출기(2)의 위상차에 의거하여 업/다운 전압을 발생하는 차지펌프(3)와, 클로즈드 루프에서 상기 차지펌프(3)의 업/다운 전압신호를, 오픈 루프에서 Vref 전압신호를 선택하는 루프 선택스위치(4)와, 상기 루프선택스위치(4)에 의해 선택되는 제어전압의 잡음제거를 위한 루프필터(5)와, 상기 루프필터(5)의 출력전압에 의해 발진 주파수를 제어하는 전압제어발진기(VCO)(6)와, 상기 전압제어발진기(6)의 발진 주파수를 설정하기 위한 VCO뱅크(7)와, 상기 전압제어발진기(6)에서 발진된 주파수 신호를 정수배로 분주하는 프리스케일러(8)와, 상기 프리스케일러(8)로 분주된 주파수 신호를 입력받아 전압제어발진기에서 목표주파수로 발진시킬 수 있도록 계산된 값으로 분주시키고 상기 위상 검출기(2)로 피드백시키기 위한 프로그램 분주기(9)와, 상기 프리스케일러(8)에서 출력되는 주파수를 목표 주파수와 비교하는 주파수 비교기(10)와, 상기 주파수 비교기(10)의 출력신호에 의거하여 상기 VCO뱅크(7)의 뱅크를 선택하는 뱅크 선택기(11)를 포함하여 구성된다.
이와 같은 종래 위상루프 회로(PLL회로)는, 초기 오픈 루프 조정에 있어서는 루프 스위치(4)에 의해 Vref(예; VDD/2)를 입력받고, 이를 루프 필터(5)를 통해서 전압제어발진기(6)로 입력하게 되며, 전압제어발진기(6)는, 입력전압 Vref에 비례하는 주파수 발진을 출력하게 되며, 이는 주파수 비교기(10)에서 목표주파수와 비교되어 가장 근사치에 해당되는 뱅크를 뱅크 선택기(11)가 선택하게 되고, 해당 뱅크값에 의해 발진이 제어되어 주파수가 발생되면, 프로그램 분주기(9)에서 목표주파수로 발진시킬 수 있도록 계산된 값을 분주시켜 위상검출기(2)로 피드백 시킨다.
여기서, 뱅크(7)는 전압제어발진기(6)에 형성한 커패시터 어레이를 이용할 수 있으며, 뱅크 구조가 없는 위상동기루프 시스템도 있다. 무선 송수신 시스템에서 쓰이는 위상동기루프는 일반적으로 넓은 주파수 대역을 좋은 위상노이즈를 가지면서 효과적으로 락 시키기 위해서 전압제어발진기의 이득(Kvco)값이 작은 것이 바람직하다. 이득(Kvco)값을 작게 하기 위해서 전압제어발진기(VCO)내에 커패시터 어레이(capacitor array)를 구성해 뱅크 구조를 형성한다.
위상 검출기(2)는 기준 주파수 분주기(1)의 출력신호와 상기 프로그램 분주기(9)의 피드백 신호의 위상차를 검출하여 해당 위상차 만큼 차지펌프(3)를 통해 업/다운 제어 전압(Vc)을 발생시키게 된다. 이때 루프 스위치(4)가 차지펌프(3)의 출력을 선택하여 루프필터(5)를 통해 전압제어발진기(6)의 제어전압으로 로드시킨다. 전압제어 발진기(6)는 입력된 위상차에 따른 제어전압(Vc)에 비례하여 발진 주파수를 제어하여 주파수 발진을 하게 된다. 이러한 방식으로 위상차에 따라 주파수 발진을 제어하면서 뱅크 선택을 하여 최종적으로 선택된 뱅크에 의해 주파수 락이 이루어진다.
종래의 위상동기루프 회로에서는 새로운 주파수에서 락을 하려고 할 때, 루프 스위치에서 Vref를 선택해서 Vc를 고정시키고 전압제어발진기를 발진시키며, 뱅크 선택기를 통해 원하는 뱅크(Bank)를 선택하고, 클로즈드 루프로 전환시켜서 최종으로 피엘엘 락을 시킨다. 그런데, 종래의 위상동기루프 회로에서는 루프 스위치를 두고 루프 스위치를 통해서 전압 제어 값을 전압제어발진기로 입력시키게 되므로, CMOS 스위치를 사용하는 루프 스위치에 의해 위상 노이즈가 발생할 수 있는 단점이 있다. 또한 오픈 루프를 위해서 Vref의 전압을 발생시키는 회로가 필요하다는 단점이 있다.
본 발명은 상기와 같이 오픈 루프와 클로즈드 루프를 선택하여 사용하는 종래의 위상동기루프 회로의 문제점을 해소하기 위하여 노이즈 영향을 주는 루프 스위치를 제거하고, 업/다운 프로세서를 설치하여 오픈 루프시에는 GND 또는 VDD 전압을 차지펌프에서 출력하게 하고, 클로즈드 루프시에는 위상차에 따른 업/다운 전압을 차지펌프에서 출력하게 함으로써, 루프 스위치로 인한 위상 노이즈를 방지하고, 오픈 루프를 위하여 Vref 전압 발생회로가 필요치 않도록 한 주파수 합성기의 주파수 보정 장치와 그의 제어방법을 제공한다.
또한 본 발명은 오픈 루프에서 GND 또는 VDD 전압을 전압제어발진기로 입력하는 경우에 선택된 뱅크 값에서 오프셋 값을 더하여 최종적인 클로즈드 루프 뱅크 값을 선택하도록 한다.
종래의 루프 스위치는 전압 단이므로 루프 스위치인 CMOS에서 발생되는 노이즈영향을 그대로 받게 된다. 그렇지만 본 발명에서와 같이 업/다운 프로세서를 구비하게 되면, 업/다운 프로세서는 디지탈 시그널 단이므로 0 또는 1 신호만 구분되면 된다. 따라서 업/다운 프로세서를 사용하게 되면 업/다운 프로세서로 인한 추가적인 노이즈 영향은 없는 것이다.
본 발명에 의한 주파수 합성기의 주파수 보정 장치는, 기준주파수 분주기를 통해 입력되는 입력 주파수신호와 프로그램 분주기에서 피드백되는 피드백 주파수 신호를 위상차 검출기에서 위상차를 검출하고, 차지펌프에서 업/다운 전압을 발생하여 루프 필터를 통해 전압제어발진기에 입력하고, 전압제어 발진기의 출력 주파수를 프로그램 분주기를 통해 피드백 시킴과 아울러 주파수 비교기를 통해 주파수를 카운트하여 뱅크 선택기에서 목표 주파수 카운트값이 되도록 상기 전압제어발진기의 VCO 뱅크를 선택하도록 이루어지는 위상동기루프 회로에 있어서,
상기 위상 검출기와 상기 차지펌프 사이에 오픈 루프시에는 차지펌프에서 GND 또는 VDD 전압을, 클로즈드 루프시에는 위상차에 따른 업/다운 전압을 루프 필터를 통해 상기 전압제어발진기에 출력하도록 제어하는 업/다운 프로세서를 설치하고, 상기 GND 또는 VDD 전압을 출력하는 오픈 루프시 상기 뱅크 선택기에서 주파수 비교에 의해 선택되는 뱅크값에 오프셋값을 더하여 최종적인 뱅크값을 선택하도록 제어하는 것을 특징으로 한다.
또한 본 발명에 의한 주파수 합성기의 주파수 보정 제어방법은,
오픈 루프시 GND 또는 VDD 전압을 전압제어발진기에 입력하고, 전압제어 발진기에서 출력되는 현재 주파수와 목표 주파수를 비교하여 전압제어발진기의 VCO 뱅크를 선택하게 하는 주파수 합성기의 주파수 보정 제어방법에 있어서,
오픈 루프 제어시 전압제어 발진기에서 출력된 주파수와 목표 주파수의 비교에 의해 상기 전압제어 발진기의 VCO 뱅크를 업데이트시켜 목표 주파수에 가장 근접한 주파수가 되도록 뱅크를 선택하는 오픈 루프 조정과정과;
상기 오픈 루프 조정과정에서 선택된 VCO뱅크에, 미리 정해진 오프셋 값 만큼 뱅크를 보상하는 오프셋 보상과정과;
상기 오프셋 보상과정에서 뱅크 업데이트에 따른 현재 주파수와 이전 주파수를 비교하여 뱅크 역전이 발생되는지를 판단하고, 뱅크 역전이 발생되면 뱅크 역전이 발생된 뱅크의 주파수와 같은 주파수를 발생시키는 다음 순번의 뱅크를 찾을 때까지 뱅크 순번을 업데이트시켜 뱅크 역전 오프셋을 보상한 후, 상기 오프셋 보상과정으로 복귀하는 뱅크 역전 오프셋 보상과정을 포함하여 수행하는 것을 특징으로 한다.
이와 같은 본 발명은, 주파수 합성기에 있어서 오픈루프와 클로즈드 루프를 선택하기 위한 루프 스위치를 사용하지 않게 됨으로써 위상 노이즈를 줄일 수 있으며, GND 또는 VDD를 오픈 루프시의 제어 전압으로 이용으로 생기는 오프셋 값을 보상하도록 하여 Vref를 사용하는 경우와 동일한 결과를 얻을 수 있도록 하되, 역방향 변화가 발생되는 경우 이를 보상하게 함으로써 VCO 뱅크의 기생 커패시턴스에 대한 보상을 할 수 있어서 빠르고 정확하게 주파수 락을 이룰 수 있는 효과가 있다.
도 1은 종래 위상동기루프 회로 블록 다이어그램.
도 2는 본 발명에 따른 위상동기루프 회로의 블록 다이어그램.
도 3은 본 발명에 의한 업/다운 프로세서의 상세 구성도.
도 4는 본 발명을 설명하기 위한 VCO 뱅크의 예시도.
도 5는 본 발명에 의한 위상동기루프 회로의 오픈 루프 뱅크 선택 제어흐름도.
도 6은 본 발명에 의한 오픈 루프 조정 과정흐름도.
도 7은 본 발명에 의한 오프셋 보상과정 흐름도.
도 8은 본 발명에 의한 뱅크 역전 오프셋 보상과정 흐름도.
도 9는 본 발명에 의한 GND모드와 VDD모드에서의 오프셋 보상 설명도.
도 10은 본 발명에 의한 GND모드와 VDD모드에서의 뱅크 역전 오프셋 보상 설명도.
이하 본 발명의 실시 예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 위상동기루프 회로도로서, 이에 도시된 바와 같이,
입력되는 신호의 주파수를 조절하는 기준주파수 분주기(1)와, 기준주파수 분주기(1)의 주파수신호와 피드백되는 주파수신호의 위상을 비교하는 위상검출기(2)와, 상기 위상검출기(2)의 위상차에 의거하여 업/다운 전압을 발생하는 차지펌프(3)와, 업/다운 전압의 잡음제거를 위한 루프필터(5)와, 상기 루프필터(5)의 출력전압에 의해 발진 주파수를 제어하는 전압제어발진기(VCO)(6)와, 상기 전압제어발진기(6)의 발진 주파수를 설정하기 위한 VCO뱅크(7)와, 상기 전압제어발진기(6)에서 발진된 주파수 신호를 정수배로 분주시켜 주파수를 낮추기 위한 프리스케일러(8)와, 상기 프리스케일러(8)를 통해 발진 주파수를 입력받아 기준 주파수로 분주시켜 상기 위상 검출기(2)로 피드백시키기 위한 프로그램 분주기(9)를 포함하여 구성된 주파수 합성기 회로에 있어서,
오픈 루프와 클로즈드 루프 선택을 위한 제어신호에 의거하여 오픈 루프시에는 GND 또는 VDD를 업/다운 전압으로, 클로즈드 루프시에는 상기 위상 검출기(2)의 위상차에 의한 업/다운 전압을 발생시키도록 상기 차지펌프(3)를 제어하는 업/다운 프로세서(100)와, 상기 프리스케일러(8)에서 출력되는 발진 주파수 입력을 통해 현재 주파수와 목표 주파수를 비교하는 주파수 비교기(10)와, 상기 주파수 비교기(10)를 통해 현재 주파수와 목표 주파수와의 비교에 의해 목표 주파수에 가장 근접되는 주파수를 발생시킬 수 있는 상기 VCO뱅크(7)의 뱅크를 선택하는 뱅크 선택기(11)에서,
오픈 루프시에 뱅크 선택기에서 결정한 뱅크값에 GND 또는 VDD 모드에 따라 설정되는 오프셋값을 보상한 VCO뱅크를 최종 VCO뱅크 값으로 결정하도록 주파수 합성기의 주파수 보정 장치가 구성된다.
도 3은 본 발명에 의한 업/다운 프로세서의 구성도로서, 이에 도시된 바와 같이,
뱅크 선택기(11)의 오픈 루프 제어신호(open_under)에 의거하여 오픈 루프에서는 GND 또는 VDD를 선택하기 위한 모드제어신호(cp_polarity)를 선택하고, 클로즈드 루프에서는 위상 검출기(2)의 위상차에 따른 업 제어신호(up_pre)를 선택하여 차지펌프(3)에 업 제어신호(up-post)로 입력시키는 제1먹스(2:1 MUX)(110)와; 뱅크 선택기(11)의 오픈 루프 제어신호(open_under)에 의거하여 오픈 루프에서는 GND 또는 VDD를 선택하기 위한 모드제어신호(cp_polarity)를 선택하고, 클로즈드 루프에서는 위상 검출기(2)의 위상차에 따른 다운 제어신호(down_pre)를 선택하여 차지펌프(3)에 다운 제어신호(down-post)로 입력시키는 제2먹스(2:1 MUX)(120)로 구성되고, 상기 차지펌프(3)는 상기 모드제어신호(cp_polarity) 입력시 해당 모드제어신호에 의거하여 GND 또는 VDD 전압을 전압제어발진기(VCO)(6)의 제어전압으로 출력하도록 구성된다.
이와 같이 구성된 본 발명에 의한 위상동기루프 회로는, 종래의 위상동기루프 회로와 비교하여 볼 때, 하드웨어적으로 종래의 위상동기루프 회로의 루프 스위치(4)를 제거하고 대신에 업/다운 프로세서(100)를 삽입 구성한 것이다.
업/다운 프로세서(100)는 도 3에 도시된 바와 같이, 모드선택신호(cp_polarity) 또는 위상 검출기(2)의 위상차에 따른 업/다운 제어신호를 선택하도록 제1,제2먹스(110)(120)로 구성된 것으로서, 제1,제2먹스(110)(120)는 뱅크 선택기(11)의 오픈 루프 제어신호에 의거하여 오픈 루프시에는 상기 모드 선택신호(cp_polarity)를 선택하고, 클로즈드 루프시에는 위상차에 따른 업/다운 제어신호를 선택하게 된다. 모드 선택신호(cp_polarity)는 단말기 또는 주파수 대역의 특성에 따라 미리 설정한 제어값으로서, 예를들어 모드선택신호(cp_polarity)=0 이면 Vcp GND모드로 설정되고, 모드선택신호(cp_polarity)=1 이면 Vcp VDD 모드로서 설정된다.
이에 따라 차지 펌프(3)에서는 모드선택신호(cp_polarity)에 의거하여 업/다운 제어전압을 출력할 때 GND 또는 VDD 전압을 오픈루프에서의 제어전압, 즉 전압제어발진기의 제어전압으로 발생하도록 설정된다.
따라서, 본 발명에서는 오픈 루프에서 미리 설정된 모드선택신호에 의거하여 GND 또는 VDD 전압이 차지펌프(3)에서 제어전압으로 출력되며, 이에 따라 전압제어발진기(VCO)(6)에서 발진하게 된다. 이때 전압제어발진기(6)에는 넓은 주파수를 저 위상잡음으로 동작 할 수 있도록 VCO뱅크(7)가 연결되어 있는데, VCO뱅크(7)를 목표 주파수에 따라 선택하여 주파수 락을 제어하게 된다.
VCO 뱅크 선택기(11)는 주파수 비교기(10)의 주파수 비교에 따른 제어신호에 의해 뱅크를 선택하는데, 상기 주파수 비교기(10)의 예로서 N 카운터를 사용할 수 있으며, N 카운터에서 현재 주파수에 대한 카운트를 하고, 현재 카운트값과 목표 주파수에 대한 카운트 값을 비교하여 목표 주파수와 같거나 가장 근접하는 주파수가 될 수 있도록 뱅크 선택 제어를 하게 된다.
그런데, VCO 뱅크(7)는 설계시의 용량과, 실제 제품으로 구현된 용량의 차이로 인해서 뱅크 역전 현상이 발생 될 수 있으며, 이를 고려하여 뱅크 선택을 제어해야 한다.
도 4는 통상의 VCO 뱅크 설명도이다. 이에 도시된 바와 같이 VCO 뱅크(7)는 순차적으로 Bank[0] = 100f, Bank[1] = 200f, Bank[3] = 400f, Bank[4] = 800f, Bank[5] = 1600f, ...... 로 설계되었다고 가정 하였을 때, 실제 제조된 제품에서는 Bank[0] = 150f, Bank[1] = 250f, Bank[3] = 450f, Bank[4] = 850f, Bank[5] = 1650f, ... 등으로 설계 용량과 실제 제조된 제품의 용량에서 차이가 발생될 수 있다.
설계모델을 통해 기생 커패시턴스를 어느 정도 예측할 수 있지만, 실제 제작된 회로와 비교하면 분명 차이가 존재한다. 일반적으로는 뱅크가 증가할 때 커패시턴스도 항상 증가하지만, 커패시턴스 예측의 한계 때문에 뱅크가 증가할 때 오히려 커패시턴스가 줄어드는 뱅크 역전 현상이 발생할 수도 있다. 뱅크 역전 현상으로 인해 뱅크 선택의 어려움이 있다.
상기 뱅크 선택기는, 목표 주파수와 현재 주파수를 비교하여 가장 근사한 주파수를 가지는 뱅크를 선택하게 된다. 뱅크 선택 방법은, 선형 검색 또는 이진 검색 등으로 이뤄지며, 본 발명에서도 같은 방법을 사용한다.
도 5는 본 발명에 의한 뱅크 선택 제어방법 흐름도로서, 이에 도시된 바와 같이,
전압제어 발진기에서 출력되는 현재 주파수와 목표 주파수를 비교하여 전압제어발진기의 VCO 뱅크를 선택하게 하는 주파수 합성기의 주파수 보정 제어방법에 있어서,
오픈 루프시 GND 또는 VDD 전압을, 클로즈 루프시에는 위상차에 따른 업/다운 제어전압을 전압제어발진기의 제어전압으로 입력하는 루프제어과정(S1)과;
오픈 루프 제어시 전압제어 발진기에서 출력된 주파수와 목표 주파수의 비교에 의해 상기 전압제어 발진기의 VCO 뱅크를 업데이트시켜 목표 주파수에 가장 근접한 주파수가 되도록 뱅크를 선택하는 오픈 루프 조정과정(S10)과;
상기 오픈 루프 조정과정(S20)에서 선택된 VCO뱅크에, 미리 정해진 오프셋 값 만큼 뱅크를 보상하는 오프셋 보상과정(S30)과;
상기 오프셋 보상과정(S30)에서 뱅크 업데이트에 따른 현재 주파수와 이전 주파수를 비교하여 뱅크 역전이 발생되는지를 판단하고, 뱅크 역전이 발생되면 뱅크 역전이 발생된 뱅크의 주파수와 같은 주파수를 발생시키는 다음 순번의 뱅크를 찾을 때까지 뱅크 순번을 업데이트시켜 뱅크 역전 오프셋을 보상한 후, 상기 오프셋 보상과정(S30)으로 복귀하는 뱅크 역전 오프셋 보상과정(S40)을 포함하여 수행하도록 이루어진다.
상기 루프 제어과정(10)은, 업/다운 프로세서(100)를 구비하여 오픈 루프시 GND 또는 VDD 전압을 전압제어발진기(6)로 입력하도록 제어하는 것으로서, 이는 상기 도 2를 참조한 오픈 루프시의 제어전압 선택에 대한 설명에서와 같다.
도 6은 본 발명에 의한 오픈 루프 조정과정의 상세 흐름도이다.
이에 도시된 바와 같이, 오픈 루프 조정과정은, 먼저 뱅크 선택을 위한 변수값들을 초기화하는 초기화 단계(S11)를 수행한다. 초기화 단계(S11)는, 로우 뱅크(LowBank) = 최하위뱅크(MINBANK), 하이뱅크(HighBank) = 최상위뱅크(MAXBANK), 보상변수(com_mag) = 0, 이전 카운트값(Ncount_pre)= 최대카운트값(MAX NCOUNT) 또는 최소카운트값(MIN NCOUNT)을 설정한다.
여기서 로우/하이뱅크는 뱅크 서치를 위한 변수이고, 최소뱅크는 뱅크값 중 가장 작은 용량의 뱅크 선택번호를 의미하며, 최대뱅크는 뱅크값 중 가장 큰 용량의 뱅크 선택번호를 의미고, 본 발명에서 GND모드 또는 VDD 모드를 선택하여 오픈 루프를 제어하게 되므로, GND 모드에서는 이전 카운트값(Ncount_pre)= 최대카운트값(MAX NCOUNT)으로 설정하고, VDD모드에서는 이전 카운트값(Ncount_pre)= 최소카운트값(MIN NCOUNT)으로 설정한다. 최대 카운트값 또는 최소 카운트값은, 일정시간동안 주파수를 카운트한 값 중 카운터가 허용하는 최대 카운트값 또는 최소 카운트값을 의미한다.
이와 같이 초기화 단계(S11)에서 오픈 루프 뱅크 조정을 위한 변수들을 초기화하고, GND모드 또는 VDD모드에 따라 이전카운트값의 초기값을 설정한다.
이후, 뱅크선택기(11)에서 업/다운 프로세서(100)로 오픈루프 제어신호를 출력하여 오픈 루프 제어과정을 수행하게 되면, 제1,제2먹스(110)(120)는 GND 모드 또는 VDD 모드 제어신호를 선택하여 차지펌프(3)로 출력하게 되고, 차지펌프(3)는 해당 모드에 의거하여 GND 또는 VDD 전압을 루프필터(5)를 통해서 전압제어발진기(6)로 출력한다.
전압제어발진기(6)는 입력된 제어전압(GND 또는 VDD)에 의거하여 발진 주파수를 제어하여 출력하게 되며, 이때 VCO뱅크(7)의 뱅크 선택에 의해 주파수를 제어한다. 뱅크를 선택하여 설정하면 오픈 루프 조정을 완료한다. 이후에는 위상차에 따라 제어하는 클로즈드 루프 제어를 하고 주파수를 락시키게 된다.
상기 초기화 단계(S11)에서 변수들을 설정한 후, 뱅크 업데이트 단계(S12)에서는 선택하고자 하는 현재뱅크(BANK) = {로우 뱅크(LowBank) + 하이뱅크(HighBank) / 2} 즉, 현재뱅크는 설정가능한 뱅크의 최하위 뱅크와 최상위 뱅크의 중간 뱅크를 먼저 선택한다. 이때 2로 나누어지지 않는 경우 올림/버림 모드 설정에 따라 올림 또는 버림 제어를 하며, 만약 로우 뱅크와 하이 뱅크의 차가 1이라면, 현재뱅크는 기존 뱅크 값에 뱅크 체크 방향대로 직접 1을 증감 시켜 이를 현재 뱅크, 로우뱅크, 하이뱅크 값으로 업데이트 한다.
상기 뱅크 업데이트 단계(S12)에서 선택된 현재뱅크에 대해 발진된 주파수를 검출하는 주파수 검출 단계(S13)를 수행한다.
주파수 검출단계(S13)는 주파수 비교기(10)로서 N 카운터를 사용하는 경우를 예로 설명하면, 입력되는 주파수를 일정 시간동안 카운트하고, 해당 카운트값을 현재 뱅크에 대한 주파수값으로서 검출하게 된다. 이하의 실시예 설명에서는 주파수 비교기로서 N카운터를 사용하여 주파수 카운트를 한 경우를 예로 하여 설명한다.
뱅크 체크 단계(S14)는, 상기 뱅크 업데이트 단계(S12)에서 선택된 뱅크에 의해 전압제어발진기(6)가 발진 제어를 하여 주파수가 출력되면, 주파수 비교기(10)에서 현재 주파수와 목표 주파수를 비교하여 뱅크 선택 제어를 하게 된다.
주파수 비교기(10)로서 N카운터를 사용하는 경우, 미리 정해진 시간동안 주파수 카운트를 하고, 목표 주파수에 대하여 미리 설정된 N카운트 값과 비교하게 된다.
뱅크 체크시 현재 카운트값(Ncount)이 목표카운트값(Ntarget)보다 크면, 로우뱅크(LowBank)를 현재 뱅크(BANK)로 설정하고, 현재 카운트값(Ncount)이 목표카운트값(Ntarget)보다 작거나 같으면 하이뱅크(HighBank)를 현재 뱅크(BANK)로 설정한다.
오픈루프 완료판단 단계(S15)는, 상기 뱅크 체크단계(S14)에서 현재카운트값과 목표카운트값의 비교에 따라 현재뱅크를 로우뱅크 또는 하이뱅크로 갱신하고, 로우뱅크와 하이뱅크가 같은지를 비교하고, 로우뱅크와 하이뱅크가 같은 뱅크이면 오픈루프 조정을 완료하며, 로우뱅크와 하이뱅크가 서로 같지 않으면 리턴하여 상기 뱅크 업데이트단계(S12)로 리턴하여 뱅크를 업데이트시켜 다시 카운트값을 비교한다.
결국, 오픈루프 조정과정(S10)은, 초기에 최하위뱅크와 최상위 뱅크의 중간뱅크를 현재 뱅크로 선택하여 현재카운트값과 목표카운트값을 비교하고, 현재 카운트값이 목표카운트 값보다 크면 로우뱅크를, 같거나 작으면 하이뱅크를 현재 뱅크로 갱신하고, 로우뱅크와 하이뱅크가 같은지를 판단하며, 로우뱅크와 하이뱅크가 같지 않으면, 갱신된 로우뱅크와 하이뱅크의 중간 뱅크를 다시 현재뱅크로 선택하여 반복수행하고, 로우뱅크와 하이뱅크가 같아지면 오픈루프 조정과정을 완료한다.
상기 오픈 루프 조정과정(S10)이 완료되면, 오프셋 보상과정(S20)을 수행해야 한다. 이는 GND 모드 또는 VDD 모드로 전압제어발진기(6)에 입력되는 오픈루프 전압이 GND 또는 VDD이기 때문에 미리 정해진 오프셋값을 보상해주어야만 한다.
뱅크(BANK)와 주파수(Freq)는 반비례 관계에 있는 것으로서, 뱅크는 용량에 따라 도 4에 도시된 바와 같이 순차적으로 배열 설치되고, 이에 따라 주파수가 반비례한다. 즉, 최하위뱅크(예; BANK1)일때 주파수가 최대가 되고, 최상위뱅크일때 주파수가 최저가 되며, 뱅크 용량에 따라 주파수는 반비례하게 된다.
만약, 목표 주파수가 f1인 경우, 오픈 루프 조정과정(S10)을 수행하게 되면, 목표 주파수 f1에 가장 근접한 뱅크를 선택하게 된다. 그런데 실제로는 클로즈드 루프에서 제어전압이 GND 또는 VDD로는 안정적인 락을 할 수 없기 때문에, 오픈 루프에서 클로즈드 루프로 넘어가기 위해서는, Vcp를 GND와 VDD의 중간정도의 값으로 변경시켜줘야 한다. 이둘 사이에 서로 일정한 뱅크 차이가 있고 이를 Vcp 오프셋이라 칭한다.
그러므로 본 발명에서는 Vcp 오프셋을 보상해줌으로 인해서, 클로즈드 루프에서 안정적인 락이 될 수 있도록 한다.
도 9는 본 발명에 의한 오프셋 보상에 대한 예시도로서, (a)는 GND모드에서의 오프셋 보상을 보인 예시도이고, (b)는 VDD모드에서 오프셋 보상을 보인 예시도이다.
GND 모드에서는 오프셋 보상을 뱅크 번호를 증가시키는 방향으로 오프셋 보상이 이루어지며, VDD 모드에서는 뱅크 번호가 감소되는 방향으로 오프셋 보상이 이루어진다. 이는 오프셋 보상의 기준이 되는 Vref에서의 파형에 비해서 GND 모드에서는 같은 뱅크에서 주파수가 낮고, VDD 모드에서는 높기 때문에 뱅크 오프셋 보상시 GND 모드에서는 뱅크 번호가 증가되고, VDD모드에서는 뱅크 번호가 감소된다.
도 7은 본 발명에 의한 오프셋 보상과정 상세 흐름도이다.
오프셋 보상 과정(S20)은, 미리 설정한 Vcp 오프셋값만큼 뱅크가 업데이트 되어서 오프셋 보상이 완료되었는지를 판단하는 오프셋 보상 판단단계(S21)를 수행한다. 오프셋 보상값(comp_mag)을 초기상태에서 순차적으로 업데이트 하고, 오프셋 보상값(comp_mag)과 미리 설정한 Vcp 오프셋값(VCP_OFFSET)을 비교하여 같으면 오프셋 보상을 종료하고, 같지 않으면 다음 단계로서 뱅크 업데이트를 수행한다.
오프셋 보상 판단단계(S21)에서 오프셋 보상값과 Vcp 오프셋값이 일치되지 않으면, 뱅크 업데이트를 하는 뱅크 업데이트 단계(S22)를 수행한다. 뱅크 업데이트 단계(S22)는, 도 9의 (a) GND모드와, (b)VDD모드의 예시도와 같이 모드에 따라 뱅크번호를 증가 또는 감소시키는 것이다.
뱅크 업데이트 단계(S22)를 수행한 후, 이전 카운트 값과 현재 카운트 값을 비교하는 뱅크 역전 판단 단계(S24)를 수행해 뱅크 역전이 아니면, 상기 오프셋 보상 판단단계(S21)로 리턴하고, 뱅크 역전이면 뱅크 역전 오프셋 보상과정(S30)을 수행하게 한다.
뱅크 역전 판단단계(S24)는, GND모드에서는, 이전카운트값(Ncount)이 현재 카운트값(Ncount) 보다 작으면 뱅크 역전으로 판단하고, VDD모드에서는, 이전카운트값(Ncount)이 현재 카운트값(Ncount) 보다 크면 뱅크 역전으로 판단한다.
따라서, 뱅크 역전이 이루어지지 않은 상태이면, 미리 설정된 오프셋 만큼 뱅크 번호를 업데이트시켜 오프셋 보상이 이루어진 뱅크를 오픈 루프 조정이 완료된 뱅크로서 설정하고 오픈 루프 제어를 종료한다. 뱅크 역전이면 뱅크 역전 오프셋 보상과정(S30)을 더 수행한 이후 최종 오프셋 보상을 완료한 후에 오픈 루프 뱅크 설정을 하게 된다.
뱅크 역전은, 도 10의 (a) 및 (b)에 도시된 바와 같이,
뱅크와 주파수와의 관계에 있어서, 뱅크가 용량별로 순차적으로 배열 설치된 것이므로 주파수와 뱅크 순번은 반비례 관계를 가지는 것이 정상적인 뱅크이다. 그러나, 기생커패시턴스나 기타 제조상의 이유로 인하여 뱅크 번호의 순방향에 대해 주파수가 반비례하지 않고 역전 현상이 발생되는 경우가 생긴다.
예를 들어, 도 10의 (a)GND모드에서 뱅크 역전 오프셋 보상 설명도와 같이 뱅크 15 -> 뱅크 16을 비교해보면, 주파수가 감소하다가 뱅크 15보다 뱅크 16의 주파수가 커진 현상이 발생 된다. 이러한 현상이 뱅크 역전인 것이다.
따라서, 뱅크 14에서 오프셋 보상과정(S20)을 수행하여 오프셋 값 = 2 를 보상하여 뱅크 16으로 설정해야 하지만, 이 경우 목표 주파수와는 거리가 먼 뱅크 역전에 따른 높은 주파수가 발생 된다. 그러므로 이러한 뱅크 역전에 의한 오류를 방지하고자 본 발명에서는 도 8에 도시된 바와 같이 뱅크 역전 오프셋 보상과정(S30)을 포함하여 수행하도록 한 것이다.
도 8은 본 발명에 의한 뱅크 역전 오프셋 보상과정 흐름도이다.
선택 GND/VDD모드에 따라 현재뱅크값과, 현재뱅크에 허용된 뱅크 역전 크기를 고려한 뱅크값을 로우뱅크와 하이뱅크로 설정하는 뱅크 역전 오프셋 초기화 단계(S31)와;
로우뱅크와 하이뱅크의 중간 뱅크를 현재뱅크로 설정(BANK = {LowBank + HighBank)/2})하는 뱅크 업데이트 단계(S32)와;
현재 뱅크가 설정되면, 해당 뱅크를 선택하여 전압제어발진기에서 출력되는 주파수를 검출하는 주파수 검출 단계(S33)와;
상기 주파수 검출 단계(S33)에서 검출된 현재 주파수와, 뱅크 역전시작 뱅크에서의 주파수를 비교하여 상기 로우뱅크 또는 상기 하이뱅크를 현재 뱅크로 갱신하는 뱅크 체크단계(S34)와;
뱅크 체크가 완료되면, 로우뱅크와 하이뱅크가 서로 같은지를 판단하고, 로우뱅크와 하이뱅크가 같으면 뱅크역전 오프셋 보상이 완료된 것으로 판단하여 상기 오프셋 보상과정(S20)으로 리턴하며, 로우뱅크와 하이뱅크가 같지 않으면 상기 뱅크 업데이트 단계(S32)로 되돌아가 반복수행하는 뱅크 역전 오프셋 보상 완료 판단단계(S35)를 수행하는 것을 특징으로 한다.
먼저, 뱅크 역전이 발생되면, 뱅크 역전 오프셋 보상을 위한 변수를 초기화하는 뱅크 역전 오프셋 초기화 단계(S31)를 수행한다.
GND 모드에서는 하이뱅크(HighBank) = 현재뱅크(BANK) + 오프셋검색값(off_search_rng), 로우뱅크(LowBank) = 현재뱅크(BANK)로 초기화한다.
VDD 모드에서는 하이뱅크(HighBank) = 현재뱅크(BANK), 로우뱅크(LowBank) = 현재뱅크(BANK) + 오프셋검색값(off_search_rng)로 초기화한다. (여기서, 상기 오프셋검색값(off_search_rng)은 최대로 허용되는 뱅크 역전 크기를 의미하며 이는 미리 설정된 상수로서, 그 이상을 넘으면 제품자체의 불량으로 판단한다.
그리고 역전시작뱅크(RevStartBank)을 설정한다.
이후, 뱅크 업데이트 단계(S32)를 수행하는데, 뱅크 업데이트는 상기 뱅크역전 오프셋 초기화 단계(S31)에서 설정된 로우뱅크와 하이뱅크의 중간에 있는 뱅크를 현재뱅크로 설정한다. {BANK = {LowBank + HighBank)/2} 이때 2로 나누어지지 않는 경우 올림/버림 모드 설정에 따라 올림 또는 버림 제어를 하며, 만약 로우 뱅크와 하이 뱅크의 차가 1이라면, 현재뱅크는 기존 뱅크 값에 뱅크 체크 방향대로 직접 1을 증감 시켜 이를 현재 뱅크, 로우뱅크, 하이뱅크 값으로 업데이트 한다.
현재뱅크가 설정되면, 해당 뱅크를 선택하여 전압제어발진기가 발생시킨 현재 주파수를 검출하는 주파수 검출단계(S33)를 수행한다. 주파수 검출은, 주파수 비교기(10)가 N 카운터인 경우, 주파수 카운트를 한다.
주파수 검출 단계(S33)에서 주파수 검출이 완료되면, 현재 주파수와 뱅크 역전이 시작된 뱅크에서의 주파수를 비교하여 하이뱅크와 로우 뱅크값을 갱신하는 뱅크체크 단계(S34)를 수행한다.
현재 카운트값(Ncount)이 목표카운트값(Ntarget)보다 크면, 로우뱅크(LowBank)를 현재 뱅크(BANK)로 설정(LowBank = Bank)하고, 현재 카운트값(Ncount)이 목표카운트값(Ntarget)보다 작거나 같으면 하이뱅크(HighBank)를 현재 뱅크(BANK)로 설정(HighBank = Bank)한다.
뱅크 체크가 완료되면, 로우뱅크와 하이뱅크가 서로 같은지를 판단하여 같으면 뱅크역전 오프셋 보상이 완료된 것으로 판단하여 상기 오프셋 보상과정(S20)으로 리턴하며, 로우뱅크와 하이뱅크가 같지 않으면 상기 뱅크 업데이트 단계(S32)로 되돌아가 반복수행하는 뱅크 역전 오프셋 보상 완료 판단단계(S35)를 수행한다.
이와 같이 뱅크역전 오프셋 보상 과정(S30)을 수행한 이후에 Vcp 오프셋 보상과정(S20)에서 나머지 오프셋값 만큼 뱅크를 더 업데이트하여 보상하여, 최종적으로 오프셋 보상 완료된 뱅크로 결정한다.
도 10의 (a)는 GND 모드에서의 뱅크 역전 오프셋 보상 과정을 설명하기 위한 예시도로서, 오픈루프 조정과정(S10)에서 목표주파수에 해당되는 뱅크 14를 찾게 되면, 뱅크 14에서 오프셋 보상과정(S20)을 수행한다. 오프셋 보상과정(S20)에서 뱅크 업데이트를 수행하여 뱅크 15가 되고, 뱅크 15에서 뱅크 16이 되면서 주파수가 크게 증가된 뱅크 역전이 발생된 경우이다.
따라서, 뱅크 15에서 뱅크 16으로 업데이트 한 이후, 뱅크 역전으로 판단되어 뱅크 역전 오프셋 보상과정(S30)을 수행하게 된다. 뱅크 역전 오프셋 보상과정(S30)에서는 뱅크 역전이 발생된 뱅크(RevStartBank)의 카운트값과 같아지는 시점의 뱅크를 찾는 것이므로, 도 10의 (a)에서와 같이 뱅크 역전이 발생되는 뱅크 15의 카운트값과 현재 카운트 값이 같아지는 시점인 뱅크 22를 찾게 된다. 뱅크 22를 찾게 되면, 다시 오프셋 보상과정(S20)으로 리턴하여 나머지 오프셋값만큼 더 진행하여 뱅크 23에서 목표 주파수와 같아지므로 뱅크 23을 최종 오프셋 보상이 완료된 뱅크로 선정하고 오픈 루프를 종료한다.
도 10의 (b)는 VDD모드에서의 뱅크 역전 오프셋 보상 과정을 설명하기 위한 예시도로서, 오픈루프 조정과정(S10)에서 목표주파수에 해당되는 뱅크 17을 찾게 되면, 뱅크 16에서 오프셋 보상과정(S20)을 수행한다. 오프셋 보상과정(S20)에서 뱅크 업데이트를 수행하여 뱅크 16이 되고(오프셋 값 b), 뱅크 16에서 뱅크 15가 되면서 주파수가 크게 감소된 뱅크 역전이 발생된 경우이다.
이에 따라 도 10의 (b)에서와 같이 뱅크 역전이 발생되는 뱅크 16의 카운트 값과 현재 카운트 값이 같아지는 시점인 뱅크 9를 찾게 된다. 뱅크 9를 찾게 되면, 다시 오프셋 보상과정(S20)으로 리턴하여 나머지 오프셋값 a 만큼 더 진행하여 뱅크 8에서 목표 주파수와 같아지므로 뱅크 8을 최종 오프셋 보상이 완료된 뱅크로 선정하고 오픈 루프를 종료한다.
이와 같이 본 발명에서는 오픈 루프에서 Vref를 입력받기 위한 루프 스위치를 제거하고, 업/다운 프로세서의 제어에 의해 차지펌프에서 GND 또는 VDD를 오픈 루프 전압으로 공급하도록 이루어짐으로써, 별도의 Vref 발생수단이 필요 없으며, 루프 스위치로 인하여 위상 노이즈가 발생되는 원인을 제거한 것이다.
또한, GND 모드 또는 VDD 모드로 오픈 루프를 수행하는 본 발명은, 최종적인 클로즈드 루프에서의 주파수 락을 위해서 오프셋 보상과정을 거친다.
또한 뱅크 선택시 뱅크의 실 제조된 용량 에러에 대응하기 위하여 뱅크 역전을 판단하고 뱅크 역전시 뱅크 역전 오프셋 보상을 더 수행하여 오프셋 보상을 하게 함으로써 설계상의 뱅크와 실제 제조된 뱅크의 용량 에러에도 대응하게 되므로 뱅크 선택 오류를 줄이고 빠른 주파수 락을 이룰 수 있는 효과가 있다.
1 : 기준 주파수 분주기 2 : 위상검출기
3 : 차지펌프 4 : 루프 스위치
5 : 루프 필터 6 : 전압제어발진기
7 : VCO 뱅크 8 : 프리스케일러
9 : 프로그램 분주기 10 : 주파수 비교기
11 : 뱅크 선택기 100 : 업/다운 프로세서
110, 120 : 제1,제2먹스

Claims (6)

  1. 삭제
  2. 삭제
  3. 오픈 루프시 GND 또는 VDD 전압을 전압제어발진기에 입력하고, 전압제어 발진기에서 출력되는 현재 주파수와 목표 주파수를 비교하여 전압제어발진기의 VCO 뱅크를 선택하게 하는 주파수 합성기의 주파수 보정 제어방법에 있어서,
    오픈 루프 제어시 전압제어 발진기에서 출력된 주파수와 목표 주파수의 비교에 의해 상기 전압제어 발진기의 VCO 뱅크를 업데이트시켜 목표 주파수에 가장 근접한 주파수가 되도록 뱅크를 선택하는 오픈 루프 조정과정과;
    상기 오픈 루프 조정과정에서 선택된 VCO뱅크에, 미리 정해진 오프셋 값 만큼 뱅크를 보상하는 오프셋 보상과정과;
    상기 오프셋 보상과정에서 뱅크 업데이트에 따른 현재 주파수와 이전 주파수를 비교하여 뱅크 역전이 발생되는지를 판단하고, 뱅크 역전이 발생되면 뱅크 역전이 발생된 뱅크의 주파수와 같은 주파수를 발생시키는 다음 순번의 뱅크를 찾을 때까지 뱅크 순번을 업데이트시켜 뱅크 역전 오프셋을 보상한 후, 상기 오프셋 보상과정으로 복귀하는 뱅크 역전 오프셋 보상과정을 포함하여 수행하는 것을 특징으로 하는 주파수 합성기의 주파수 보정 제어방법.
  4. 제 3 항에 있어서, 상기 오픈루프 조정과정(S10)은
    최하위뱅크를 로우뱅크로, 최상위뱅크를 하이뱅크로 초기화하는 초기화 단계(S11)와,
    로우뱅크(LowBank)와 하이뱅크(HighBank)의 중간 뱅크를 현재뱅크(BANK)로 설정하는 뱅크 업데이트 단계(S12)와;
    상기 뱅크 업데이트 단계(S12)에서 선택된 현재뱅크에 대해 발진된 주파수를 검출하는 주파수 검출단계(S13)와,
    상기 주파수 검출단계(S13)에서 검출된 주파수와 목표 주파수를 비교하여 상기 로우 뱅크 또는 하이뱅크를 현재 뱅크로 갱신하는 뱅크 체크단계(S14)와,
    상기 뱅크 체크단계(S14)에서 갱신된 로우뱅크와 하이뱅크가 같은지를 비교하고, 로우뱅크와 하이뱅크가 같은 뱅크이면 오픈루프 조정을 완료하며, 로우뱅크와 하이뱅크가 서로 같지 않으면 상기 뱅크 업데이트단계(S12)로 리턴하는 오픈루프 조정완료 판단단계(S15)로 수행하는 것을 특징으로 하는 주파수 합성기의 주파수 보정 제어방법
  5. 제 3 항에 있어서, 오프셋 보상 과정(S20)은,
    상기 오픈루프 조정과정(S10)에서 선택된 뱅크에 설정된 오프셋값 만큼 뱅크 업데이트가 이루어져 오프셋 보상이 완료되었는지를 판단하는 오프셋 보상 판단단계(S21)와;
    오프셋 보상 판단단계(S21)에서 오프셋 보상이 완료되지 않았으면, GND 모드에서는 뱅크 번호를 증가시키고, VDD모드에서는 뱅크 번호를 감소시켜 현재 뱅크를 업데이트 하는 뱅크 업데이트 단계(S22)와;
    상기 뱅크 업데이트 단계(S22)에서 업데이트 된 뱅크를 현재뱅크로 선택하여 전압제어발진기에서 출력되는 주파수를 검출하는 주파수 검출 단계(S23)와;
    이전 뱅크값에서의 주파수와 현재 뱅크값에서의 주파수를 비교하여 뱅크 역전을 판단하고, 뱅크 역전이 아니면, 상기 오프셋 보상 판단단계(S21)로 리턴하며, 뱅크 역전이면 뱅크 역전 오프셋 보상과정(S30)을 수행하게 하는 뱅크 역전 판단 단계(S24)를 수행하는 것을 특징으로 하는 주파수 합성기의 주파수 보정 제어방법.
  6. 제 3 항에 있어서, 뱅크 역전 오프셋 보상과정(S30)은,
    선택 GND/VDD모드에 따라 현재뱅크값과, 현재뱅크에 허용된 뱅크 역전 크기를 고려한 뱅크값을 로우뱅크와 하이뱅크로 설정하는 뱅크 역전 오프셋 초기화 단계(S31)와;
    로우뱅크와 하이뱅크의 중간 뱅크를 현재뱅크로 설정하는 뱅크 업데이트 단계(S32)와;
    현재 뱅크가 설정되면, 해당 뱅크를 선택하여 전압제어발진기에서 출력되는 주파수를 검출하는 주파수 검출 단계(S33)와;
    상기 주파수 검출 단계(S33)에서 검출된 현재 주파수와, 뱅크 역전시작 뱅크에서의 주파수를 비교하여 상기 로우뱅크 또는 상기 하이뱅크를 현재 뱅크로 갱신하는 뱅크 체크단계(S34)와;
    뱅크 체크가 완료되면, 로우뱅크와 하이뱅크가 서로 같은지를 판단하고, 로우뱅크와 현재뱅크가 같으면 뱅크역전 오프셋 보상이 완료된 것으로 판단하여 상기 오프셋 보상과정(S20)으로 리턴하며, 로우뱅크와 하이뱅크가 같지 않으면 상기 뱅크 업데이트 단계(S32)로 되돌아가 반복수행하는 뱅크 역전 오프셋 보상 완료 판단단계(S35)를 수행하는 것을 특징으로 하는 주파수 합성기의 주파수 보정 제어방법.
KR1020100055487A 2010-06-11 2010-06-11 주파수 합성기의 주파수 보정 장치 및 그 방법 KR101199780B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100055487A KR101199780B1 (ko) 2010-06-11 2010-06-11 주파수 합성기의 주파수 보정 장치 및 그 방법
CN201110008717.7A CN102281065B (zh) 2010-06-11 2011-01-17 频率合成器的频率校正装置及其方法
TW100120436A TWI467922B (zh) 2010-06-11 2011-06-10 頻率合成器的頻率校正裝置及其方法
US13/158,413 US8519757B2 (en) 2010-06-11 2011-06-11 Apparatus and method for frequency calibration in frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100055487A KR101199780B1 (ko) 2010-06-11 2010-06-11 주파수 합성기의 주파수 보정 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20110135643A KR20110135643A (ko) 2011-12-19
KR101199780B1 true KR101199780B1 (ko) 2012-11-12

Family

ID=45095737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100055487A KR101199780B1 (ko) 2010-06-11 2010-06-11 주파수 합성기의 주파수 보정 장치 및 그 방법

Country Status (4)

Country Link
US (1) US8519757B2 (ko)
KR (1) KR101199780B1 (ko)
CN (1) CN102281065B (ko)
TW (1) TWI467922B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
TWI493877B (zh) * 2012-05-11 2015-07-21 Mstar Semiconductor Inc 時脈信號與資料信號的邊緣對準方法與相關裝置
KR102102328B1 (ko) * 2014-01-28 2020-04-20 엘지이노텍 주식회사 위상고정루프 회로 및 이의 제어 방법
JP2015222918A (ja) * 2014-05-23 2015-12-10 株式会社リコー フラクショナルｐｌｌ回路
CN104079315B (zh) * 2014-06-24 2018-09-04 中国科学院半导体研究所 多标准性能可重构式i/q正交载波发生器
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
JP6567403B2 (ja) * 2015-12-09 2019-08-28 株式会社メガチップス 周波数校正回路および周波数校正方法
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
US10411593B1 (en) * 2018-03-12 2019-09-10 Samsung Display Co., Ltd. Average and decimate operations for bang-bang phase detectors
KR102528561B1 (ko) * 2018-05-09 2023-05-04 삼성전자주식회사 클락 생성을 위한 장치 및 방법
US10698441B2 (en) * 2018-05-21 2020-06-30 Bae Systems Information And Electronic Systems Integration Inc. High-frequency clock distribution and alignment system
CN116405030B (zh) * 2023-06-09 2023-08-18 牛芯半导体(深圳)有限公司 一种校准电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JP2004127483A (ja) * 2002-08-02 2004-04-22 Sanyo Electric Co Ltd Ｐｌｌ回路及びデータ記録制御装置
US7174144B2 (en) * 2002-09-13 2007-02-06 Broadcom Corporation Calibration of a phase locked loop
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US7095992B2 (en) * 2003-12-19 2006-08-22 Broadcom Corporation Phase locked loop calibration
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
JP2006279392A (ja) * 2005-03-29 2006-10-12 Renesas Technology Corp 通信用半導体集積回路
EP1897221B1 (en) * 2005-06-21 2012-02-15 Nxp B.V. Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
US8487707B2 (en) * 2006-08-08 2013-07-16 Mstar Semiconductor, Inc. Frequency synthesizer
TWI395410B (zh) * 2006-08-08 2013-05-01 Mstar Semiconductor Inc 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US20090072911A1 (en) * 2007-09-14 2009-03-19 Ling-Wei Ke Signal generating apparatus and method thereof
US7719330B2 (en) * 2007-12-26 2010-05-18 Ali Corporation Phase locked loop device and control method thereof
US8018261B2 (en) * 2008-03-25 2011-09-13 Micron Technology, Inc. Clock generator and methods using closed loop duty cycle correction
JP2010130412A (ja) * 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
US7733151B1 (en) * 2008-12-08 2010-06-08 Texas Instruments Incorporated Operating clock generation system and method for audio applications
CN101674079A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 一种锁相环
JP5457813B2 (ja) * 2009-12-16 2014-04-02 ルネサスエレクトロニクス株式会社 Ａｄｐｌｌ回路、半導体装置及び携帯情報機器
US8766736B2 (en) * 2010-02-01 2014-07-01 Tacettin Isik Methods of frequency versus temperature compensation of existing crystal oscillators
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
US8570107B2 (en) * 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8456206B2 (en) * 2011-06-20 2013-06-04 Skyworks Solutions, Inc. Phase-locked loop lock detect

Also Published As

Publication number Publication date
TWI467922B (zh) 2015-01-01
CN102281065B (zh) 2014-04-16
US20110304367A1 (en) 2011-12-15
TW201220705A (en) 2012-05-16
US8519757B2 (en) 2013-08-27
KR20110135643A (ko) 2011-12-19
CN102281065A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
KR101199780B1 (ko) 주파수 합성기의 주파수 보정 장치 및 그 방법
US7519140B2 (en) Automatic frequency correction PLL circuit
KR101069231B1 (ko) Ｌｃ오실레이터를 사용한 주파수 발생기 튜닝 시스템 및 방법
US7511579B2 (en) Phase lock loop and operating method thereof
US20080106340A1 (en) Frequency synthesizer and frequency calibration method
US7711340B2 (en) Phase locked loop and method thereof
JP6290862B2 (ja) 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機
US20070249293A1 (en) System and method for self calibrating voltage-controlled oscillator
US6275115B1 (en) PLL circuit having current control oscillator receiving the sum of two control currents
KR101515099B1 (ko) 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프
US20110032011A1 (en) Auto frequency calibrator, method thereof and frequency synthesizer using it
US7023283B2 (en) Wide lock range phase locked loop and method of operation
KR100738360B1 (ko) 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
KR20090089460A (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
JP2012205137A (ja) Ｐｌｌ回路
JP4807156B2 (ja) 電圧制御発振装置及びその制御方法
US20110260760A1 (en) Voltage control oscillator and control method thereof
KR100916641B1 (ko) 오류 보상 회로 및 이를 포함하는 광대역 주파수 합성기
KR101655544B1 (ko) 점진적 비교 횟수 증가 기법을 이용한 자동 주파수 조절기 및 이를 포함하는 광대역 주파수 합성기
KR100925156B1 (ko) 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기
KR101462799B1 (ko) 주파수 합성기 및 그 제어 방법
KR102059630B1 (ko) 전압 제어 발진기의 출력 주파수 제어 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 8