KR102102328B1 - 위상고정루프 회로 및 이의 제어 방법 - Google Patents

위상고정루프 회로 및 이의 제어 방법 Download PDF

Info

Publication number
KR102102328B1
KR102102328B1 KR1020140010049A KR20140010049A KR102102328B1 KR 102102328 B1 KR102102328 B1 KR 102102328B1 KR 1020140010049 A KR1020140010049 A KR 1020140010049A KR 20140010049 A KR20140010049 A KR 20140010049A KR 102102328 B1 KR102102328 B1 KR 102102328B1
Authority
KR
South Korea
Prior art keywords
sinusoidal
wave
pulse width
phase
width modulated
Prior art date
Application number
KR1020140010049A
Other languages
English (en)
Other versions
KR20150089436A (ko
Inventor
타케시 우에마츠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140010049A priority Critical patent/KR102102328B1/ko
Publication of KR20150089436A publication Critical patent/KR20150089436A/ko
Application granted granted Critical
Publication of KR102102328B1 publication Critical patent/KR102102328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

실시 형태에 따른 위상고정루프 회로는 N 개의 정현파 데이터를 저장하는 정현파 테이블; 기준 정현파에 대응하는 제 1 펄스폭 변조 신호를 생성하는 제 1 펄스폭 변조 신호 생성부; 출력단으로부터 피드백되는 정현파에 대응하는 제 2 펄스폭 변조 신호를 생성하는 제 2 펄스폭 변조 신호 생성부; 상기 제 1 펄스폭 변조 신호의 중심 주파수를 검출하는 주파수 검출부; 상기 제 1 펄스폭 변조 신호와 상기 제 2 펄스폭 변조 신호의 위상 차이를 검출하는 위상 검출부; 상기 중심 주파수에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 1 신호를 출력하는 제 1 전압 제어 발진기; 및 상기 위상 차이에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 2 신호를 출력하는 제 2 전압 제어 발진기를 포함하고, 상기 제 1 신호 및 제 2 신호에 따라, 상기 정현파 테이블로부터 주파수 또는 위상 중 적어도 하나 이상을 보정하기 위한 정현파 지령 값 데이터가 독출될 수 있다.

Description

위상고정루프 회로 및 이의 제어 방법{Phase locked loop circuit and control method thereof}
실시 형태는 위상고정루프 회로 및 이의 제어 방법에 관한 것이다.
인버터와 역률보상회로(Power factor correction, PFC) 컨버터 등과 같이, 임의의 정현파와 동기화된 정현파 출력/입력의 전압/전류를 발생시키는 전원 장치는 그 전압/전류의 지령 값이 되는 동기화된 정현파를 생성할 필요가 있다. 이 때, 일반적으로 위상고정루프(Phase Locked Loop) 회로가 사용될 수 있다.
일반적으로 디지털 회로를 구성하는 위상고정루프(Phase Locked Loop)회로가 발생한 펄스 신호를 기초로, 정현파 데이터가 기록된 롬(ROM)에서 정현파 데이터를 독출하여, 정현파 지령 값을 생성하는 방법을 사용할 수 있다.
또한, SRF-PLL(Synchronous Reference Trame Phase Lock Loop)와 같이, 위상고정루프(Phase Locked Loop)와 정현파 데이터를 DSP(Digital Signal Processor) 프로그램으로 실현할 수도 있다. 하지만, DSP 프로그램을 사용하는 경우, 계산량이 많으므로, 고성능의 DSP를 필요로 하고, 이로 인해 제조 비용이 증가할 수 있다. 따라서 계산량을 줄여서, 고성능의 DSP를 사용하지 않고도 디지털 위상고정루프를 실현할 수 있는 방안이 요구된다.
실시 형태가 이루고자 하는 기술적 과제는, 계산량이 감소시켜 처리 속도가 향상된 위상고정루프 회로 및 이의 제어 방법을 제공하는 것이다.
또한, 실시 형태가 이루고자 하는 다른 기술적 과제는, 고성능 DSP를 사용하지 않아 제조 비용을 감소시킬 수 있는 위상고정루프 회로 및 이의 제어 방법을 제공하는 것이다.
실시 형태에 따른 위상고정로프 회로는 N 개의 정현파 데이터를 저장하는 정현파 테이블; 기준 정현파에 대응하는 제 1 펄스폭 변조 신호를 생성하는 제 1 펄스폭 변조 신호 생성부; 출력단으로부터 피드백되는 정현파에 대응하는 제 2 펄스폭 변조 신호를 생성하는 제 2 펄스폭 변조 신호 생성부; 상기 제 1 펄스폭 변조 신호의 중심 주파수를 검출하는 주파수 검출부; 상기 제 1 펄스폭 변조 신호와 상기 제 2 펄스폭 변조 신호의 위상 차이를 검출하는 위상 검출부; 상기 중심 주파수에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 1 신호를 출력하는 제 1 전압 제어 발진기; 및 상기 위상 차이에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 2 신호를 출력하는 제 2 전압 제어 발진기를 포함하고, 상기 제 1 신호 및 제 2 신호에 따라, 상기 정현파 테이블로부터 주파수 또는 위상 중 적어도 하나 이상을 보정하기 위한 정현파 지령 값 데이터가 독출될 수 있다.
또한, 상기 위상고정루프 회로에 있어서, 상기 N 개의 정현파 데이터는, [관계식 1] y(n) = sin(2π*n/N) (n은 정수이고, 0, 1, 2,,,N-1의 값을 가지며, 정현파의 특정한 위치(지점)을 나타낸다. N은 상기 정현파 테이블에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다.) 상기 [관계식 1]의 값을 가질 수 있다.
또한, 상기 위상고정루프 회로에 있어서, 상기 중심 주파수는 [관계식 2] F0 = 1/(N*ΔT) (N은 상기 정현파 테이블에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다. ΔT은 카운트되는 시간 간격을 나타낸다.) 상기 [관계식 2]의 값을 가질 수 있다.
또한, 상기 위상고정루프 회로에 있어서, 상기 제 1 신호 및 상기 제 2 신호는 상기 정현파 테이블에 저장된 정현파 데이터의 독출 순서를 포함할 수 있다.
실시 형태에 따른 위상고정루프 회로의 제어 방법은, 기준 정현파를 펄스파로 변환하는 단계; 상기 펄스파의 제로크로싱 여부를 판별하는 단계; 상기 펄스파의 제로크로싱을 판별하면, 카운터 보정량을 계산하는 단계; 상기 기준 정현파의 중심 주파수를 검출하는 단계; 상기 기준 정현파와 출력되는 정현파의 위상차를 검출하는 단계; 상기 위상차에 대응하는 카운터 보정량을 조작하는 단계; 및 상기 조작된 카운터 보정량에 따라, 상기 기준 정현파와 동기화된 정현파 데이터들을 저장하는 정현파 테이블로부터 정현파의 지령 값을 독출하는 단계를 포함할 수 있다.
실시 형태에 따른 위상고정루프 회로 및 이의 제어 방법에 의하면, 계산량을 감소시켜 처리속도를 향상시킬 수 있다.
실시 형태에 따른 위상고정루프 및 이의 제어 방법에 의하면, 고성능 DSP를 사용하지 않아 제조 비용을 감소시킬 수 있다.
도 1은 실시 형태에 따른 위상고정루프 회로에 관한 것이다.
도 2a 및 도 2b는 기준 정현파의 주파수가 변경된 경우, 실시 형태에 따른 위상고정루프 회로에서 파형이 보정되는 과정을 나타낸 도면이다.
도 3은 제 1 중심 주파수에서 위상이 지연/선행되어 출력되는 경우, 실시 형태에 따른 위상고정루프 회로에서 파형의 보정을 나타낸 도면이다.
도 4는 제 2 중심 주파수에서 위상이 지연/선행되어 출력되는 경우, 실시 형태에 따른 위상고정루프 회로에서 파형의 보정을 나타낸 도면이다.
도 5는 실시 형태에 따른 위상고정루프 회로의 제어 방법을 나타낸 흐름도이다.
이하, 실시 형태에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 실시 형태의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시 형태의 설명에 있어서, 각 엘리먼트(element)의 " 상(위) 또는 하(아래)(on or under)"에 배치되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 엘리먼트(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 엘리먼트(element)가 상기 두 엘리먼트(element) 사이에 배치되어(indirectly) 배치되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 엘리먼트(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 실시 형태에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 1은 실시 형태에 따른 위상고정루프 회로에 관한 것이다. 도 1에 도시된 바와 같이, 실시 형태에 따른 위상고정루프 회로(100)는 제 1 펄스폭 변조 신호 생성부(110), 제 2 펄스폭 변조 신호 생성부(120), 주파수 검출부(130), 위상 검출부(140), 디지털 필터(150), 주파수 보정부(160), 이득부(170), 제 1 전압 제어 발진기(180), 제 2 전압 제어 발진기(190) 및 정현파 테이블(195)을 포함할 수 있다.
제 1 펄스폭 변조 신호 생성부(110)의 제 1 입력단은 그리드(Grid)에 연결되고, 제 2 입력단은 접지될 수 있다. 그리고, 제 1 입력단에는 기준 정현파가 입력되고, 제 2 입력단에는 “0”이 입력될 수 있다. 여기서, 기준 정현파는 전압 또는 전류의 정현파일 수 있고, 기준 정현파가 전압 정현파이면, 제 2 입력단에 입력되는 “0”은 전압의 값이 되고, 기준 정현파가 전류 정현파이면, 제 2 입력단에 입력되는 “0”은 전류의 값이 될 수 있다.
따라서, 제 1 펄스폭 변조 신호 생성부(110)는 제 1 입력단에 입력되는 기준 정현파에 대응하는 제 1 펄스폭 변조 신호를 생성하고, 생성된 제 1 펄스폭 변조 신호를 출력할 수 있다. 또한, 제 1 펄스폭 변조 신호 생성부(110)는 기준 정현파의 제로 크로싱(Zero crossing) 여부를 판별할 수 있다. 제 1 펄스폭 변조 신호 생성부(110)는 기준 정현파의 제로 크로싱(Zero crossing) 여부를 판별하고, 카운터 보정량(N)을 계산할 수 있다. 실시 형태에 따른 위상고정루프 회로(100)에서, 정현파 테이블(190)에는 기준 정현파와 동기화된 정현파가 저장될 수 있다. 이 때, 정현파는 N개의 데이터를 가질 수 있으며, 각 정현파 데이터(y(n))는 다음의 [관계식 1]의 값을 가질 수 있다.
[관계식 1]
y(n) = sin(2π*n/N)
(n은 정수이고, 0, 1, 2,,,N-1의 값을 가지며, 정현파의 특정한 위치(지점)을 나타낸다. N은 정현파 테이블(190)에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다.)
제 1 펄스폭 변조 신호 생성부(110)는 제로 크로싱 여부를 판별하면, 카운터 보정량(N)을 계산할 수 있다.
제 2 펄스폭 변조 신호 생성부(120)의 제 1 입력단은 정현파 테이블(190)의 출력단과 연결되고, 제 2 입력단은 접지될 수 있다. 그리고, 제 1 입력단은 정현파 테이블(190)로부터 출력되는 정현파 데이터가 입력되고, 제 2 입력단에는 “0”이 입력될 수 있다. 여기서, 정현파 데이터는 기준 정현파와 동기화된 정현파로서, 실시 형태에 따른 위상고정루프 회로(100)에서 출력하고자 하는 제어 목표 값일 수 있다. 즉, 정현파 데이터는 기준 정현파와 동기화된 정현파 지령 값일 수 있다. 정현파 데이터가 전압이면, 제 2 입력단에 입력되는 “0”은 전압의 값이 되고, 정현파 데이터가 전류이면, 제 2 입력단에 입력되는 “0”은 전류의 값이 될 수 있다.
따라서, 제 2 펄스폭 변조 신호 생성부(120)는 제 1 입력단에 입력되는 정현파 데이터에 대응하는 제 2 펄스폭 변조 신호를 생성하고, 생성된 제 2 펄스폭 변조 신호를 출력할 수 있다.
주파수 검출부(130)는 제 1 펄스폭 변조 신호 생성부(110)의 출력단과 연결되며, 제 1 펄스폭 변조 신호 생성부(110)로부터 출력되는 제 1 펄스폭 변조 신호를 입력 받고, 입력되는 제 1 펄스폭 변조 신호의 중심 주파수(f0)를 검출하여 출력할 수 있다. 기준 정현파와 동기화하려는 신호의 중심 주파수(f0)는 다음의 [관계식 2]의 값을 가질 수 있다. 이 때, 중심 주파수(f0)는 특정한 레벨의 값일 수 있다.
[관계식 2]
F0 = 1/(N*ΔT)
(N은 정현파 테이블(190)에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다. ΔT은 카운트되는 시간 간격을 나타낸다.)
위상 검출부(140)는 제 1 펄스폭 변조 신호 생성부(110)와 제 2 펄스폭 변조 신호 생성부(120)와 연결될 수 있다. 위상 검출부(140)에는 제 1 펄스폭 변조 신호 생성부(110)에서 출력되는 제 1 펄스폭 변조 신호와 제 2 펄스폭 변조 신호 생성부(120)에서 출력되는 제 2 펄스폭 변조 신호가 입력될 수 있다. 그리고, 위상 검출부(140)는 입력되는 제 1 펄스폭 변조 신호와 제 2 펄스폭 변조 신호의 위상의 차이를 검출할 수 있다. 제 1 펄스폭 변조 신호와 제 2 펄스폭 변조 신호의 위상의 차이는 펄스(Pulse) 파형으로 검출될 수 있다. 또한, 위상 검출부(140)는 위상의 차이의 개수(k)도 검출할 수 있다.
실시 형태에 따른 위상고정루프 회로에서, 정현파 테이블(195)에 저장되는 정현파 데이터는 [관계식 1]과 같이 y(n) = sin(2π*n/N)의 값을 가질 수 있다. 그리고, 정현파 테이블(195)에 저장된 정현파 데이터는 n-1, n, n+1의 순서대로 독출될 수 있다.
하지만, 실시 형태에 따른 위상고정루프 회로(100)에서 출력되는 정현파의 위상이 지연(lag)되면, 정현파 테이블(195)에서 독출하는 데이터의 카운터를 업(up)하여 데이터를 독출할 수 있다. 예를 들면, n-1, n+1, n+2와 같이, 카운터를 업(up)하여 데이터를 독출함으로써, 위상 지연을 보정할 수 있다. 또한, 실시 형태에 따른 위상고정루프 회로(100)에서 출력되는 정현파의 위상이 선행(lead)하면, 정현파 테이블(195)에서 동일한 값을 중복적으로 독출할 수 있다. 예를 들면, n-1, n, n와 같이, 1개의 데이터를 중복적으로 독출함으로써, 위상 선행을 보정할 수 있다. 다른 예로, n-2, n-1, n, n-2, n-1, n와 같이, 2 이상의 데이터를 중복적으로 독출함으로써, 위상 선행을 보정할 수도 있다.
디지털 필터(150)는 위상 검출부(140)의 출력단과 연결되며, 위상 검출부(140)에서 검출한 위상 검출 신호를 특정 레벨의 값으로 변환하여 출력할 수 있다. 따라서, 펄스(Pulse)파는 디지털 필터(150)를 통해, 특정 레벨의 값으로 변환되어 출력될 수 있다.
주파수 보정부(160)는 디지털 필터(150) 및 주파수 검출부(130)와 연결되며, 주파수 검출부(130)로부터 검출한 중심 주파수(f0)로 디지털 필터(150)로부터 출력된 특정 레벨의 값의 주파수를 보정할 수 있다.
이득부(170)는 주파수 보정부(160)와 연결되며, 주파수가 보정된 특정 레벨의 값을 미리 설정된 이득(Gain)으로 증폭시켜 출력할 수 있다.
제 1 전압 제어 발진기(180)는 이득부(170)와 연결되며, 이득부(170)에서 출력되는 증폭된 값이 입력될 수 있다. 그리고, 입력된 값에 따라, 기준 정현파에 대응하는 정현파를 독출하기 위한 신호를 출력할 수 있다. 보다 구체적으로, 제 1 전압 제어 발진기(180)는 정현파 테이블(195)에 저장된 정현파의 데이터를 독출하는 카운터 신호를 출력하여, 정현파 테이블(195)로부터 기준 정현파와 동기화된 정현파를 출력할 수 있다. 이 때, 제 1 전압 제어 발진기(180)는 위상의 지연 또는 선행 여부와 위상차의 개수에 따라 카운터 신호를 출력할 수 있다.
예를 들면, 검출된 위상차의 개수가 k이고, 출력되는 정현파의 위상이 지연되면, 정현파 테이블(195)에서 다음과 같은 순서대로 데이터를 독출할 수 있도록 카운터 신호를 출력할 수 있다.
(n-1)/N, (n+k)/N, (n+k+1)/N
다른 예로, 검출된 위상차의 개수가 k이고, 출력되는 정현파의 위상이 선행하면, 정현파 테이블(195)에서 다음과 같은 순서대로 데이터를 독출할 수 있도록 카운터 신호를 출력할 수 있다. 즉, 1개의 데이터를 위상차의 개수만큼 중복적으로 독출할 수 있다.
(n-1)/N, n/N, n/N, n/N을 k번 반복 후, (n+1)/N
다른 예로, 검출된 위상차의 개수가 3이고, 출력되는 정현파의 위상이 선행하면, 정현파 테이블(195)에서, 다음과 같이 2개 이상의 데이터를 위상차의 개수만큼 중복적으로 독출할 수 있도록 카운터 신호를 출력할 수 있다.
(n-2)/N, (n-1)/N, n/N, (n-2)/N, (n-1)/N, n/N, (n+1)/N
제 2 전압 제어 발진기(190)는 주파수 검출부(130)와 연결되며, 주파수 검출부(130)로부터 출력되는 특정한 레벨의 중심 주파수(f0)를 입력 받고, 입력된 값에 따라, 기준 정현파에 대응하는 정현파를 독출하기 위한 신호를 출력할 수 있다. 예를 들면, 중심 주파수(f0)에 대응하는 카운터 보정량(N)를 지시하는 신호를 통지할 수 있다.
이와 같이, 제 1 전압 제어 발진기(180)와 제 2 전압 제어 발진기(190)를 통해 출력되는 신호를 통해, 정현파 테이블(195)로부터 위상 지연/선행을 보정하기 위한 정현파 지령 값 데이터를 독출하고, 이를 통해 위상이 지연/선행된 정현파를 보정할 수 있다.
그리고, 그리드(Grid)로부터 출력되는 기준 정현파의 중심 주파수(f0)가 변경되면, 카운터 보정량(N)이 변경되는데, 제 2 전압 제어 발진기(190)는 변경된 중심 주파수(f01)에 대응되는 정현파를 독출하기 위한 신호를 출력하여, 정현파 테이블(195)로부터 변경된 중심 주파수(f01)와 동기화된 정현파 지령 값 데이터를 독출할 수 있다.
정현파 테이블(195)은 정현파의 데이터를 저장하고, 제 1 전압 제어 발진기(180) 및 제 2 전압 제어 발진기(190)로부터 출력되는 신호에 따라 데이터를 독출하고, 이를 출력할 수 있다. 즉, 정현파 테이블(195)에 저장된 데이터는 제 1 전압 제어 발진기(180) 및 제 2 전압 제어 발진기(190)로부터 출력되는 신호에 따라, 위상 차이만큼 동일한 데이터를 다시 독출하거나, 순서를 뛰어 넘고 다른 데이터를 독출할 수 있다. 그리고, 중심 주파수(f0)를 기초로, 데이터를 독출할 수 있다. 따라서, 위상 및 주파수의 변화에도 간단하게 정현파 테이블(195)로부터 정현파 지령 값 데이터를 독출하여, 위상 및 주파수가 변화된 정현파를 보정할 수 있다. 즉, 실시 형태에 따른 위상고정루프 회로에 의하면, 계산량이 감소되어 처리속도가 향상될 수 있다. 또한, 고성능 DSP를 사용하지 않아도 되므로, 제조 비용을 감소시킬 수 있다.
도 2a 및 도 2b는 기준 정현파의 주파수가 변경된 경우, 실시 형태에 따른 위상고정루프 회로에서 파형이 보정되는 과정을 나타낸 도면이다.
도 2a는 기준 정현파의 주파수가 47Hz에서 53Hz으로 변경된 경우, 실시 형태에 따른 위상고정루프 회로에서 정현파의 지령 값 파형이 보정되는 과정을 나타낸 도면이다. 도 2a에 도시된 바와 같이, A 지점에서부터 변경된 중심 주파수(54Hz)에 기초하며, 위상을 보정하기 위한 데이터가 독출될 수 있다. 따라서, 정현파 지령 값 데이터는 주파수 및 위상이 모두 보정될 수 있다.
도 2b는 기준 정현파의 주파수가 53Hz에서 47Hz으로 변경된 경우, 실시 형태에 따른 위상고정루프 회로에서 정현파의 지령 값 파형이 보정되는 과정을 나타낸 도면이다. 도 2b에 도시된 바와 같이, B 지점에서부터 변경된 중심 주파수(47Hz)에 기초하며, 위상을 보정하기 위한 데이터가 독출될 수 있다. 따라서, 정현파 지령 값 데이터는 주파수 및 위상이 모두 보정될 수 있다.
도 3은 제 1 중심 주파수에서 위상이 지연/선행되어 출력되는 경우, 실시 형태에 따른 위상고정루프 회로에서 파형의 보정을 나타낸 도면이고, 도 4는 제 2 중심 주파수에서 위상이 지연/선행되어 출력되는 경우, 실시 형태에 따른 위상고정루프 회로에서 파형의 보정을 나타낸 도면이다. 도 3에 도시된 바와 같이, 53Hz의 주파수에서 위상이 45[degree] 선행되거나, 지연되는 경우, 도 4에 도시된 바와 같이, 47Hz의 주파수에서 위상이 45[degree] 선행되거나, 지연되는 경우, 정현파 지령 값 데이터를 다르게 독출하여 위상을 보정할 수 있다. 즉, 정현파 지령 값 데이터를 카운터 업하여 독출하거나, 정현파 지령 값 데이터를 중복적으로 독출하여, 위상을 보정할 수 있다.
도 5는 실시 형태에 따른 위상고정루프 회로의 제어 방법을 나타낸 흐름도이다. 이하, 도 1 내지 4를 참조하여, 실시 형태에 따른 위상고정루프 회로의 제어 방법을 살펴본다.
제 500 단계에서, 기준 정현파를 펄스파로 변환한다. 기준 정현파를 접지된 기준점(0)과 비교하여, 기준 정현파를 펄스파로 변환할 있다.
제 510 단계에서, 제로 크로싱 여부를 판별한다. 변환된 펄스파의 제로 크로싱(Zero crossing) 판별을 통해, 펄스파의 기본 주기를 파악할 수 있다. 제로 크로싱이 판별되면, 제 520 단계로 진행하고, 그렇지 않으면 제 530 단계로 진행할 수 있다.
제 520 단계에서, 카운터 보정량을 계산한다. 판별된 제로 크로싱을 기초로, 카운터 보정량을 계산할 수 있다.
제 530 단계에서, 주파수를 검출한다. 기준 정현파의 중심 주파수를 검출할 수 있다.
제 540 단계에서, 위상차를 검출한다. 기준 정편파와 실시 형태에 따른 위상고정루프 회로의 출력단에서 피드백되는 신호의 위상차를 검출할 수 있다.
제 550 단계에서, 카운터 보정량을 조작할 수 있다. 위상 차이에 대응하는 카운터 보정량(k)를 조작할 수 있다.
제 560 단계에서, 카운터 신호에 따라 데이터를 독출한다. 카운터 보정량에 따라 카운터 신호를 출력하여, 정현파 테이블로부터 정현파 지령 값 데이터를 독출할 수 있다. 도 2a 내지 4를 참조하면, 주파수 및 위상이 변화에 따른 보정 파형을 확인할 수 있다. 이와 같이, 실시 형태에 따른 위상고정루프 회로의 제어 방법에 의하면, 계산량이 감소되어 처리속도가 향상될 수 있다. 또한, 고성능 DSP를 사용하지 않아도 되므로, 제조 비용을 감소시킬 수 있다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 위상고정루프 회로
110: 제 1 펄스폭 변조 신호 생성부
120: 제 2 펄스폭 변조 신호 생성부
130: 주파수 검출부
140: 위상 검출부
150: 디지털 필터
160: 주파수 보정부
170: 이득부
180: 제 1 전압 제어 발진기
190: 제 2 전압 제어 발진기
195: 정현파 테이블

Claims (5)

  1. N 개의 정현파 데이터를 저장하는 정현파 테이블;
    기준 정현파에 대응하는 제 1 펄스폭 변조 신호를 생성하는 제 1 펄스폭 변조 신호 생성부;
    출력단으로부터 피드백되는 정현파에 대응하는 제 2 펄스폭 변조 신호를 생성하는 제 2 펄스폭 변조 신호 생성부;
    상기 제 1 펄스폭 변조 신호의 중심 주파수를 검출하는 주파수 검출부;
    상기 제 1 펄스폭 변조 신호와 상기 제 2 펄스폭 변조 신호의 위상 차이를 검출하는 위상 검출부;
    상기 중심 주파수에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 1 신호를 출력하는 제 1 전압 제어 발진기; 및
    상기 위상 차이에 따라, 상기 기준 정현파에 대응하는 정현파 지령 값 데이터를 독출하기 위한 제 2 신호를 출력하는 제 2 전압 제어 발진기를 포함하고,
    상기 제 1 신호 및 제 2 신호에 따라, 상기 정현파 테이블로부터 주파수 또는 위상 중 적어도 하나 이상을 보정하기 위한 정현파 지령 값 데이터가 독출되는 위상고정루프 회로.
  2. 제 1 항에 있어서, 상기 N 개의 정현파 데이터는
    [관계식 1]
    y(n) = sin(2π*n/N)
    (n은 정수이고, 0, 1, 2,,,N-1의 값을 가지며, 정현파의 특정한 위치(지점)을 나타낸다. N은 상기 정현파 테이블에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다.)
    상기 [관계식 1]의 값을 가지는 위상고정루프 회로.
  3. 제 1 항에 있어서, 상기 중심 주파수는
    [관계식 2]
    F0 = 1/(N*ΔT)
    (N은 상기 정현파 테이블에 저장되는 정현파 데이터의 개수이며, 카운터 보정량을 나타낸다. ΔT은 카운트되는 시간 간격을 나타낸다.)
    상기 [관계식 2]의 값을 가지는 위상고정루프 회로.
  4. 제 1 항에 있어서, 상기 제 1 신호 및 상기 제 2 신호는
    상기 정현파 테이블에 저장된 정현파 데이터의 독출 순서를 포함하는 위상고정루프 회로.
  5. 기준 정현파를 펄스파로 변환하는 단계;
    상기 펄스파의 제로크로싱 여부를 판별하는 단계;
    상기 펄스파의 제로크로싱을 판별하면, 카운터 보정량을 계산하는 단계;
    상기 기준 정현파의 중심 주파수를 검출하는 단계;
    상기 기준 정현파와 출력되는 정현파의 위상차를 검출하는 단계;
    상기 위상차에 대응하는 카운터 보정량을 조작하는 단계; 및
    상기 조작된 카운터 보정량에 따라, 상기 기준 정현파와 동기화된 정현파 데이터들을 저장하는 정현파 테이블로부터 정현파의 지령 값을 독출하는 단계를 포함하는 위상고정루프 회로의 제어 방법.
KR1020140010049A 2014-01-28 2014-01-28 위상고정루프 회로 및 이의 제어 방법 KR102102328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140010049A KR102102328B1 (ko) 2014-01-28 2014-01-28 위상고정루프 회로 및 이의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140010049A KR102102328B1 (ko) 2014-01-28 2014-01-28 위상고정루프 회로 및 이의 제어 방법

Publications (2)

Publication Number Publication Date
KR20150089436A KR20150089436A (ko) 2015-08-05
KR102102328B1 true KR102102328B1 (ko) 2020-04-20

Family

ID=53885885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140010049A KR102102328B1 (ko) 2014-01-28 2014-01-28 위상고정루프 회로 및 이의 제어 방법

Country Status (1)

Country Link
KR (1) KR102102328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632117B2 (en) 2020-10-28 2023-04-18 Electronics And Telecommunications Research Institute Frequency modulation system based on phase-locked loop capable of performing fast modulation independent of bandwidth and method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217171A (ja) 2011-03-31 2012-11-08 Nippon Dempa Kogyo Co Ltd 信号生成装置及び周波数シンセサイザ
WO2013094459A1 (ja) 2011-12-19 2013-06-27 古野電気株式会社 ダイレクトデジタルシンセサイザ、基準周波数発生装置、及び正弦波出力方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100189937B1 (ko) * 1996-08-30 1999-06-01 윤종용 정현파 신호를 사용한 회전각 추정 장치 및 방법
KR100699080B1 (ko) * 2004-09-22 2007-03-23 지씨티 세미컨덕터 인코포레이티드 광대역 주파수 발진 장치 및 그 방법
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217171A (ja) 2011-03-31 2012-11-08 Nippon Dempa Kogyo Co Ltd 信号生成装置及び周波数シンセサイザ
WO2013094459A1 (ja) 2011-12-19 2013-06-27 古野電気株式会社 ダイレクトデジタルシンセサイザ、基準周波数発生装置、及び正弦波出力方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632117B2 (en) 2020-10-28 2023-04-18 Electronics And Telecommunications Research Institute Frequency modulation system based on phase-locked loop capable of performing fast modulation independent of bandwidth and method of the same

Also Published As

Publication number Publication date
KR20150089436A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
Karimi-Ghartema Enhanced phase-locked loop structures for power and energy applications
Kulkarni et al. A novel design method for SOGI-PLL for minimum settling time and low unit vector distortion
KR102427375B1 (ko) 넓은 대역폭을 갖는 위상 동기 루프 회로
JP6200196B2 (ja) インバータ装置
US20050231292A1 (en) Jitter generator
KR920019054A (ko) 인버터 시스템
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
US8536911B1 (en) PLL circuit, method of controlling PLL circuit, and digital circuit
JP2010166392A (ja) デジタルフェーズロックドループ回路
TWI604697B (zh) Phase-locked loop method for a utility parallel system
KR102102328B1 (ko) 위상고정루프 회로 및 이의 제어 방법
KR20200056281A (ko) 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치
TW200805893A (en) Phase error measurement circuit and method thereof
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
KR101545139B1 (ko) Ｌｐｎ 필터를 이용한 전력계통의 위상추종 시스템
JP2016217746A (ja) 復調装置
US9608650B1 (en) Method and device for controlling single-phase phase-locked loop
JP2015070314A (ja) Ｐｌｌ回路
Giampaolo et al. High-dynamic single-phase Hilbert-based PLL for improved phase-jump ride-through in grid-connected inverters
CN102624383A (zh) 数字锁相移相触发电路
Muddasani et al. Orthogonal Signal Generation based PLL using Arbitrary Order Exact Differentiator with Inherent Disturbance Rejection for Single Phase Systems
JP5438037B2 (ja) アクティブフィルタ装置
KR101107722B1 (ko) 광대역 디지털 주파수 합성기
KR101716411B1 (ko) 발진 회로와 pll 회로와 신호 처리 장치
JP2005269757A (ja) インバータ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant