KR101716411B1 - 발진 회로와 pll 회로와 신호 처리 장치 - Google Patents

발진 회로와 pll 회로와 신호 처리 장치 Download PDF

Info

Publication number
KR101716411B1
KR101716411B1 KR1020160081951A KR20160081951A KR101716411B1 KR 101716411 B1 KR101716411 B1 KR 101716411B1 KR 1020160081951 A KR1020160081951 A KR 1020160081951A KR 20160081951 A KR20160081951 A KR 20160081951A KR 101716411 B1 KR101716411 B1 KR 101716411B1
Authority
KR
South Korea
Prior art keywords
signal
pulse width
comparison
oscillator
reference signal
Prior art date
Application number
KR1020160081951A
Other languages
English (en)
Inventor
가즈요시 다쿠라
Original Assignee
이메지닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이메지닉스 가부시키가이샤 filed Critical 이메지닉스 가부시키가이샤
Application granted granted Critical
Publication of KR101716411B1 publication Critical patent/KR101716411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Abstract

PLL 회로의 고속성과 안정성의 양립을 실현한다.
PLL 회로는 : PLL 회로의 위상 비교기(11)에 입력되는 기준 신호(P1)의 펄스폭과, PLL 회로의 발진기(13)로부터 출력되어 위상 비교기에 입력되는 비교 신호(P3)의 펄스폭의 차분을 검출하는 펄스폭 비교기(15); 및 위상 비교기로부터의 신호와 상기 펄스폭 비교기로부터의 신호 중 어느 한쪽을 발진기에 입력시키는 전환기(16);를 포함하며, 비교 신호는 비교 카운터에서 카운트되어 생성되고, 펄스폭 비교기로부터의 신호가 입력된 발진기는, 펄스폭 비교기가 검출한 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 갖는 신호로서 기준 신호의 펄스폭과 동일한 펄스폭의 신호를 출력하고, 펄스폭 비교기로부터의 신호가 발진기에 입력되었을 때, 비교 카운터의 카운트값을 리셋하여, 기준 신호와 비교 신호는 동위상이 되는 것을 특징으로 한다.

Description

발진 회로와 PLL 회로와 신호 처리 장치{Oscillating circuit, PLL circuit, and signal processing device}
본 발명은 발진 회로와 PLL 회로와 신호 처리 장치에 관한 것이다.
PLL(Phase Locked Loop) 회로는, 입력되는 기준 신호의 위상과 동기된 신호를 출력하는 전자 회로이다. PLL 회로는 위상 비교기와 루프 필터와 발진기와 주파수 분주기(이하, 분주기)를 포함한다. 위상 비교기는, 기준 신호와 주파수 분주기로부터의 신호 간의 위상차를 검출하며, 검출된 위상차에 비례한 오차 신호를 출력한다. 루프 필터는, 위상 비교기로부터 출력된 오차 신호를 평균화하여 교류 성분이 적은 직류 신호를 출력한다. 루프 필터는, 예를 들어 로우 패스 필터이다. 발진기는, 루프 필터로부터 출력된 직류 신호(직류 전압)에 대응하는 주파수를 가진 신호를 출력한다. 주파수 분주기는, 발진기로부터 출력된 신호를 분주한다. 분주된 신호는 위상 비교기에 입력된다(피드백된다).
이와 같이, 발진기는 위상 비교기에 입력된 기준 신호와, 발진기가 출력하여 분주기에 의해 분주된 신호의 위상차에 기초하여 루프 필터에 의해 결정된 발진 주파수의 신호를 출력한다. 그 결과, PLL 회로는 위상 비교기에 입력된 기준 신호의 위상과 동기된 신호가 발진기로부터 출력되는 상태가 된다. 이 상태가 PLL 회로의 로크 상태(locked state)이다. 한편, PLL 회로의 언로크 상태(unlocked state)는 위상 비교기에 입력된 기준 신호의 위상과 동기되지 않는 신호가 발진기로부터 출력되어 있는 상태이다.
PLL 회로는, 로크 상태를 유지하도록 동작한다. 즉, PLL 회로는 로크 상태에서 언로크 상태로 이행하면 로크 상태로 이행하도록 동작한다. 즉, 예를 들어 PLL 회로는 입력되는 기준 신호가 변화하여 기준 신호와 발진기로부터 출력된 신호의 위상이 어긋나 위상차가 발생하면 언로크 상태가 된다. 언로크 상태가 된 PLL 회로는, 기준 신호와 발진기로부터 출력되는 신호의 위상차를 해소하도록 루프 필터가 결정한 발진 주파수의 신호를 발진기로부터 출력하여 로크 상태로 이행한다.
PLL 회로는, 안정 시간과 출력 지터가 트레이드오프의 관계(trade-off relationship)에 있다. 안정 시간은, 기준 신호가 입력되고 나서 기준 신호의 위상과 동위상의 신호가 발진기로부터 출력되기까지의 시간이다. 출력 지터는, 기준 신호와 발진기로부터 출력되는 신호의 동기의 어긋남이다. 안정 시간과 출력 지터는 루프 필터의 차단 주파수에 의존한다. 즉, 안정 시간이 짧아지도록 루프 필터의 차단 주파수를 높게 설정하면 출력 지터는 커진다. 즉, 발진기로부터 출력되는 신호의 주파수는 기준 신호의 주파수와 일단은 일치한다. 기준 신호와 발진기로부터 출력되는 신호는 동위상이 된다. 그러나, 그 후 이들 신호의 위상은 어긋나서 안정되지 않는다. 한편, 출력 지터가 작아지도록 루프 필터의 차단 주파수를 낮게 설정하면 안정 시간은 길어진다. 즉, 발진기로부터 출력되는 신호의 주파수는 천천히 변화하여 기준 신호의 주파수에 일치하고 그 후에는 안정된다. 이러한 상황하에 PLL 회로의 고속성과 안정성의 양립이 요구된다.
지금까지도 복수의 루프 필터를 구비한 PLL 회로로서, 기준 신호와 발진기로부터 출력된 신호의 위상차에 따른 루프 필터를 선택하는 것이 제안되어 있다(예를 들어 특허문헌 1 참조).
특허문헌 1: 일본공개특허 평9-284132호 공보
그러나, PLL 회로의 고속성과 안정성의 양립을 도모하기 위해, 기준 신호와 발진기로부터 출력되는 신호의 위상차에 대응하여 복수의 루프 필터를 구비하게 되면 PLL 회로의 구성이 복잡해진다. 게다가 기준 신호와 발진기로부터 출력되는 신호의 위상차에 따라 복수의 루프 필터를 단계적으로 전환(switching)하게 되면 안정 시간이 길어진다.
본 발명은 이상과 같은 종래 기술의 문제점을 해소하기 위해 이루어진 것으로, 고속성과 안정성의 양립을 실현할 수 있는 PLL 회로를 제공하는 것을 목적으로 한다.
본 발명에 따른 발진 회로는, PLL 회로의 위상 비교기에 입력되는 기준 신호의 펄스폭과, PLL 회로의 발진기로부터 출력되어 위상 비교기에 입력되는 비교 신호의 펄스폭의 차분을 검출하는 펄스폭 비교기; 및 위상 비교기로부터의 신호와 펄스폭 비교기로부터의 신호 중 어느 한쪽을 발진기에 입력시키는 전환기;를 구비하고, 펄스폭 비교기로부터의 신호가 입력된 발진기는, 펄스폭 비교기가 검출한 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 가진 신호를 출력하고, 펄스폭 비교기로부터의 신호가 발진기에 입력되었을 때, 기준 신호와 비교 신호를 동위상으로 하는 것을 특징으로 한다.
본 발명에 의하면, 고속성과 안정성의 양립을 실현할 수 있다.
도 1은 본 발명에 따른 발진 회로와 PLL 회로의 블록도이다.
도 2는 도 1의 PLL 회로의 신호 처리의 흐름도이다.
도 3은 도 1의 PLL 회로의 펄스폭 비교 처리의 흐름도이다.
도 4는 도 1의 PLL 회로의 위상 비교 처리의 흐름도이다.
도 5는 도 1의 PLL 회로에 입력되는 기준 신호와 비교 신호 간의 관계를 나타내는 타이밍 차트이다.
도 6은 도 1의 PLL 회로에 입력되는 기준 신호와 비교 신호 간의 다른 관계를 나타내는 타이밍 차트이다.
이하, 도면을 참조하면서 본 발명에 따른 발진 회로와 PLL 회로와 신호 처리 장치의 실시형태에 대해 설명한다.
● 발진 회로와 PLL 회로의 구성 ●
도 1은, 본 발명에 따른 발진 회로와 PLL 회로의 블록도이다.
본 발명에 따른 PLL 회로(C1)는, 위상 비교기(11)와 루프 필터(12)와 발진기(13)와 주파수 분주기(14)와 본 발명에 따른 발진 회로(C2)를 포함한다. 발진 회로(C2)는, 펄스폭 비교기(15)와 전환기(16)를 포함한다. 발진 회로(C2)는, PLL 회로(C1)의 일부를 구성한다.
위상 비교기(11), 루프 필터(12), 발진기(13) 및 주파수 분주기(14)는, 종래의 PLL 회로가 구비하는 것과 동일하다. 즉, PLL 회로(C1)는 발진 회로(C2)를 구비하는 점에서 종래의 PLL 회로와는 서로 다르다.
위상 비교기(11)는, 도시하지 않은 외부 기기로부터 입력되는 기준 신호(P1)와, 주파수 분주기(14)로부터 출력되는 비교 신호(P3)의 위상차를 검출하여, 검출된 위상차에 비례한 오차 신호를 출력한다.
기준 신호(P1)는, 예를 들어 27MHz의 기준 클록을 1 사이클 당 한 번 카운트하여 생성된다.
비교 신호(P3)는, 예를 들어 54MHz의 비교 클록을 2 사이클 당 한 번 카운트하여 생성된다.
루프 필터(12)는, 위상 비교기(11)로부터 출력된 오차 신호를 평균화하여, 교류 성분이 적은 직류의 제2 제어 신호(P4)를 출력한다. 제2 제어 신호(P4)에 대해서는 후술한다.
발진기(13)는, 전환기(16)가 출력하는 제어 신호(P6)에 따른 주파수를 갖는 발진 신호(P2)를 출력한다. 제어 신호(P6)에 대해서는 후술한다.
주파수 분주기(14)는, 발진기(13)가 출력한 발진 신호(P2)를 분주하여 비교 신호(P3)를 출력한다. 비교 신호(P3)는, 위상 비교기(11)와 펄스폭 비교기(15)에 입력된다.
펄스폭 비교기(15)는, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 펄스폭 차분을 검출하여, 검출된 펄스폭 차분에 비례한 제1 제어 신호(P5)를 출력한다. 제1 제어 신호(P5)에 대해서는 후술한다.
펄스폭 비교기(15)는 제1 카운터, 제2 카운터 및 감산기를 구비한다.
제1 카운터는, 기준 신호(P1)의 하강 엣지를 검출하여 카운트함으로써 기준 신호(P1)의 펄스폭을 계측한다.
제2 카운터는, 비교 신호(P3)의 하강 엣지를 검출하여 카운트함으로써 비교 신호(P3)의 펄스폭을 계측한다.
감산기는, 제1 카운터의 카운트값과 제2 카운터의 카운트값의 차분에 기초하여 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분을 산출한다. 즉, 예를 들어 감산기는 제2 카운터의 카운트값에서 제1 카운터의 카운트값을 감산하거나 제1 카운터의 카운트값에서 제2 카운터의 카운트값을 감산함으로써, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분을 산출한다.
제1 카운터의 카운트값과 제2 카운터의 카운트값은, 예를 들어 27MHz의 측정용 클록을 이용하여 카운트된다.
전환기(16)는, 루프 필터(12)로부터의 제2 제어 신호(P4)와 펄스폭 비교기(15)로부터의 제1 제어 신호(P5) 중 어느 한쪽을 발진기(13)에 입력한다. 전환기(16)는, 기준 신호(P1)와 비교 신호(P3)의 위상차에 기초하여 발진기(13)에 입력되는 신호를 제2 제어 신호(P4)와 제1 제어 신호(P5) 중 어느 한쪽으로 결정한다. 즉, 예를 들어 전환기(16)는, 기준 신호(P1)와 비교 신호(P3)의 위상차가 기준값 이하일 때에는 제2 제어 신호(P4)를 발진기(13)에 입력하고, 이 위상차가 기준값보다 클 때에는 제1 제어 신호(P5)를 발진기(13)에 입력한다. 즉, 기준 신호(P1)와 비교 신호(P3)의 위상차가 기준값 이하일 때, 제어 신호(P6)는 제2 제어 신호(P4)이다. 한편, 기준 신호(P1)와 비교 신호(P3)의 위상차가 기준값보다 클 때, 제어 신호(P6)는 제1 제어 신호(P5)이다. 전환기(16)가 제2 제어 신호(P4)와 제1 제어 신호(P5)의 선택에 이용하는 기준값은 전환기(16)에 미리 설정되어 있다.
제2 제어 신호(P4)가 입력된 발진기(13)는, 기준 신호(P1)와 비교 신호(P3)의 위상차에 따라 루프 필터(12)에 의해 결정된 발진 주파수를 갖는 발진 신호(P2)를 출력한다. 루프 필터(12)에 의해 결정된 발진 주파수는 기준 신호(P1)와 비교 신호(P3)의 위상차를 감소시키는 값이다.
제1 제어 신호(P5)가 입력된 발진기(13)는, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분에 기초하여 펄스폭 비교기(15)에 의해 결정된 발진 주파수를 갖는 발진 신호(P2)를 출력한다. 펄스폭 비교기(15)에 의해 결정된 발진 주파수는 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분을 감소시키는 값이다.
즉, 펄스폭 비교기(15)는 펄스폭의 차분과 발진 주파수 간의 대응 관계를 유지하고 있고, 이 대응 관계에 기초하여, 검출된 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분에 대응하는 발진 주파수(후술하는 제1 설정값)를 결정한다.
● 발진 회로와 PLL 회로의 동작 ●
도 2는 PLL 회로(C1)의 신호 처리의 흐름도이다.
PLL 회로(C1)는, 기준 신호(P1)와 비교 신호(P3)가 입력되어 있는 동안에 펄스폭 비교 처리(S1)와 위상 비교 처리(S2)를 실행한다.
도 3은 펄스폭 비교 처리(S1)의 흐름도이다.
펄스폭 비교기(15)는 기준 신호(P1)를 취득하면(S11), 제1 카운터를 이용하여 기준 신호(P1)의 펄스폭을 카운트(계측)한다(S13). 마찬가지로 펄스폭 비교기(15)는 비교 신호(P3)를 취득하면(S12), 제2 카운터를 이용하여 비교 신호(P3)의 펄스폭을 카운트한다(S14).
다음에, 펄스폭 비교기(15)는 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분을 검출한다(S15). 펄스폭의 차분은, 펄스폭 비교기(15)의 감산기에 의해 검출(산출)된다. 펄스폭 비교기(15)의 감산기는, 제1 카운터의 카운트값과 제2 카운터의 카운트값을 이용하여 펄스폭의 차분을 검출한다. 즉, 감산기는 제2 카운터의 카운트값에서 제1 카운터의 카운트값을 감산하거나 제1 카운터의 카운트값에서 제2 카운터의 카운트값을 감산함으로써, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분을 산출한다.
다음에, 펄스폭 비교기(15)는 감산기가 산출한 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분에 기초하여 제1 설정값을 산출한다(S16). 제1 설정값은 발진기(13)의 발진 주파수를 결정하는 값이다. 즉, 제1 설정값이 설정된 발진기(13)는, 제1 설정값에 따른 발진 주파수의 발진 신호(P2)를 출력한다. 펄스폭 비교기(15)는, 제1 설정값에 따른 제1 제어 신호(P5)를 전환기(16)에 출력한다. 즉, 발진기(13)는 전환기(16)로부터 제1 제어 신호(P5)를 취득하면, 제1 설정값에 따른 발진 주파수를 갖는 발진 신호(P2)를 출력한다.
도 4는 위상 비교 처리(S2)의 흐름도이다.
위상 비교기(11)는 기준 신호(P1)와 비교 신호(P3)를 취득하면(S21, S22), 기준 신호(P1)와 비교 신호(P3)의 위상차를 검출한다(S23).
다음에, 위상 비교기(11)는 검출된 기준 신호(P1)와 비교 신호(P3) 간의 위상차에 기초하여 제2 설정값을 산출한다(S24). 제2 설정값은 발진기(13)의 발진 주파수를 결정하는 값이다. 즉, 제2 설정값이 설정된 발진기(13)는 제2 설정값에 따른 발진 주파수를 갖는 발진 신호(P2)를 출력한다. 위상 비교기(11)는, 제2 설정값에 따른 제2 제어 신호(P4)를 전환기(16)에 출력한다. 즉, 발진기(13)는 전환기(16)로부터 제2 제어 신호(P4)를 취득하면, 제2 설정값에 따른 발진 주파수를 갖는 발진 신호(P2)를 출력한다.
도 2로 되돌아간다.
전환기(16)는, 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 큰지를 판정한다(S3). 전환기(16)는, 예를 들어 위상 비교기(11)로부터 취득한 제2 제어 신호(P4)에 대응하는 제2 설정값과 기준값의 대소를 비교하여 행해진다. 즉, 예를 들어 제2 설정값이 기준값보다 클 때, 전환기(16)는 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 크다고 판정한다. 한편, 제2 설정값이 기준값 이하일 때, 전환기(16)는 기준 신호(P1)와 비교 신호(P3)의 위상차는 소정의 위상차 이하라고(동위상차는 소정의 위상차보다 크지 않다고) 판정한다.
기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 크다고 판정되었을 때(S3의 '네'), 전환기(16)는 제1 설정값을 발진기(13)에 설정함과 동시에 분주기(14)가 구비하는 비교 카운터의 카운트값을 리셋한다(S4). 비교 카운터는 비교 클록을 카운트하여 비교 신호(P3)를 생성한다.
즉, 전환기(16)는 펄스폭 비교기(15)로부터의 제1 제어 신호(P5)를 제어 신호(P6)로서 발진기(13)에 출력한다.
또한, 전환기(16)는 리셋 신호(P7)를 분주기(14)에 출력한다. 리셋 신호(P7)는, 비교 카운터의 카운트값을 리셋하는 신호이다. 즉, 분주기(14)는 리셋 신호(P7)를 취득하면, 비교 카운터의 카운트값을 리셋하여, 비교 클록의 카운트를 개시하여, 비교 신호(P3)를 생성한다. 그 결과, 분주기(14)로부터 출력되는 비교 신호(P3)는 기준 신호(P1)와 동위상이 된다.
기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 크다고 판정되지 않았을 때(S3의 '아니오'), 전환기(16)는 제2 설정값을 발진기(13)에 설정한다(S5).
즉, 전환기(16)는 루프 필터(12)로부터의 제2 제어 신호(P4)를 제어 신호(P6)로서 발진기(13)에 출력한다.
발진기(13)는, 제1 설정값 또는 제2 설정값에 기초하여 발진 처리를 실행한다(S6). 즉, 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 클 때, 발진기(13)는 펄스폭 비교기(15)가 검출한 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분에 기초하여 결정된 발진 주파수를 가진 발진 신호(P2)를 출력한다. 한편, 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 크지 않을 때, 발진기(13)는 위상 비교기(11)가 검출한 기준 신호(P1)와 비교 신호(P3)의 위상차에 기초하여 결정된 발진 주파수를 가진 발진 신호(P2)를 출력한다.
여기서, 전술한 바와 같이 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 클 때, 분주기(14)로부터 출력되는 비교 신호(P3)의 펄스폭은 기준 신호(P1)의 펄스폭과 동일(또는 대략 동일. 이하 동일)하다. 다시 말하면, 제1 제어 신호(P5)는 비교 신호(P3)의 펄스폭이 기준 신호(P1)의 펄스폭과 동일해지는 발진 주파수의 발진 신호(P2)를 발진기(13)에 출력시킨다.
또한, 전술한 바와 같이 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 클 때, 비교 카운터의 카운트값이 리셋되기 때문에, 주파수 분주기(14)로부터 출력되는 비교 신호(P3)는 기준 신호(P1)와 동위상이다.
이와 같이, 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 클 때, PLL 회로(C1)는 비교 신호(P3)의 펄스폭을 기준 신호(P1)의 펄스폭과 동일하게 함과 동시에 기준 신호(P1)와 비교 신호(P3)를 동위상으로 한다.
도 5는 기준 신호(P1)와 비교 신호(P3) 간의 관계를 나타내는 타이밍 차트로서, (a)는 기준 신호(P1)이고 (b)는 비교 신호(P3)이다.
도 5는, 시각(t1)까지는 주기가 T11 인 기준 신호(P1)와 주기가 T21인 비교 신호(P3)에 위상차가 발생하지 않는(동위상인) 것을 나타내고 있다. 도 5는, 시각(t1) 이후 기준 신호(P1)의 주기가 T11에서 T12로 변화하여 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭에 차분이 발생하고 기준 신호(P1)와 비교 신호(P3)에 위상차가 발생하는 것을 나타내고 있다.
도 6은 기준 신호(P1)와 비교 신호(P3) 간의 다른 관계를 나타내는 타이밍 차트로서, (a)는 기준 신호(P1)이고 (b)는 비교 신호(P3)이다.
도 6은, 시각(t2)까지는 주기가 T12인 기준 신호(P1)와 주기가 T21인 비교 신호(P3)에 위상차가 발생하는 것을 나타내고 있다. 도 6은, 시각(t2) 이후 비교 신호(P3)의 주기가 T21에서 T22로 변화하여 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭이 일치하고 기준 신호(P1)와 비교 신호(P3)에 위상차가 발생하지 않는 것을 나타내고 있다. 이 시각(t2)은, 분주기(14)가 전환기(16)로부터 리셋 신호(P7)를 취득하여 비교 카운터를 리셋한 시각이다.
● 정리 ●
이상 설명한 실시형태에 의하면, PLL 회로(C1)는 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 클 때, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭의 차분에 따른 발진 주파수를 갖는 발진 신호(P2)를 출력하여, 기준 신호(P1)의 펄스폭과 비교 신호(P3)의 펄스폭을 동일하게 함과 동시에 기준 신호(P1)와 비교 신호(P3)를 동위상으로 한다. 한편, PLL 회로(C1)는 기준 신호(P1)와 비교 신호(P3)의 위상차가 소정의 위상차보다 크지 않을 때, 기준 신호(P1)와 비교 신호(P3)의 위상차에 따른 발진 주파수를 갖는 발진 신호(P2)를 출력한다.
즉, PLL 회로(C1)는 기준 신호(P1)와 비교 신호(P3)의 위상차가 커졌을 때, 기준 신호(P1)와 비교 신호(P3)의 펄스폭을 동일하게 함과 동시에 기준 신호(P1)와 비교 신호(P3)를 동위상으로 함으로써, 언로크 상태에서 로크 상태로의 이행 시간을 짧게 할 수 있다. 즉, PLL 회로(C1)는 고속성과 안정성의 양립을 실현한다.
● 신호 처리 장치 ●
다음에, 본 발명에 따른 신호 처리 장치의 실시형태에 대해 설명한다.
본 발명에 따른 신호 처리 장치는, 외부로부터 입력된 입력 신호를 처리하는 신호 처리 회로와, 이 신호 처리 회로의 클록 신호를 생성하는 PLL 회로를 포함한다. 이 PLL 회로는 상술한 본 발명에 따른 PLL 회로이다.
상술한 바와 같이, 본 발명에 따른 PLL 회로는 고속성과 안정성의 양립을 실현할 수 있기 때문에, 본 발명에 따른 신호 처리 장치는 입력 신호와 동기한 신호를 출력할 수 있다.
또, 본 발명에 따른 신호 처리 장치의 예로서는, 예를 들어 아날로그 신호를 디지털 신호로 변환하는 장치 등이 있다.
● 본 발명에 따른 발진 회로와 PLL 회로의 특징의 정리 ●
이상 설명한 본 발명에 따른 발진 회로와 PLL 회로의 특징에 대해 이하에 정리하여 기재해 둔다.
(특징 1)
PLL 회로의 위상 비교기에 입력되는 기준 신호의 펄스폭과, 상기 PLL 회로의 발진기로부터 출력되어 상기 위상 비교기에 입력되는 비교 신호의 펄스폭의 차분을 검출하는 펄스폭 비교기; 및
상기 위상 비교기로부터의 신호와 상기 펄스폭 비교기로부터의 신호 중 어느 한쪽을 상기 발진기에 입력시키는 전환기;를 구비하고,
상기 비교 신호는 비교 카운터에서 카운트되어 생성되며,
상기 펄스폭 비교기로부터의 신호가 입력된 상기 발진기는, 상기 펄스폭 비교기가 검출한 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 갖는 신호로서 상기 기준 신호의 펄스폭과 동일한 펄스폭의 신호를 출력하고,
상기 펄스폭 비교기로부터의 신호가 상기 발진기에 입력되었을 때, 상기 비교 카운터의 카운트값을 리셋하여, 상기 기준 신호와 상기 비교 신호를 동위상으로 하는 것을 특징으로 하는 발진 회로.
(특징 2)
상기 발진기로부터 출력되는 신호는 분주되어, 상기 비교 신호로서 상기 위상 비교기에 입력되는 것인, 특징 1에 기재된 발진 회로.
(특징 3)
상기 전환기는 상기 기준 신호와 상기 비교 신호의 위상차에 기초하여 상기 발진기에 입력되는 신호를 결정하는 것인, 특징 1 또는 2에 기재된 발진 회로.
(특징 4)
상기 전환기는 상기 위상차가 기준값보다 클 때 상기 펄스폭 비교기로부터의 신호를 상기 발진기에 입력시키는 것인, 특징 3에 기재된 발진 회로.
(특징 5)
상기 전환기는 상기 위상차가 기준값 이하일 때 상기 위상 비교기로부터의 신호를 상기 발진기에 입력시키는 것인, 특징 3 또는 4에 기재된 발진 회로.
(특징 6)
상기 펄스폭 비교기는,
상기 기준 신호의 하강 엣지를 검출하여 카운트함으로써 상기 기준 신호의 펄스폭을 계측하는 제1 카운터;
상기 비교 신호의 하강 엣지를 검출하여 카운트함으로써 상기 비교 신호의 펄스폭을 계측하는 제2 카운터; 및
상기 제1 카운터의 카운트값과 상기 제2 카운터의 카운트값의 차분에 기초하여 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는 감산기;를 구비하는 것인, 특징 1 또는 2에 기재된 발진 회로.
(특징 7)
상기 감산기는, 상기 제2 카운터의 카운트값에서 상기 제1 카운터의 카운트값을 감산함으로써 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는 것인, 특징 6에 기재된 발진 회로.
(특징 8)
상기 감산기는, 상기 제1 카운터의 카운트값에서 상기 제2 카운터의 카운트값을 감산함으로써 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는 것인, 특징 6에 기재된 발진 회로.
(특징 9)
기준 신호와 비교 신호의 위상차를 검출하는 위상 비교기; 및
상기 위상차에 기초하여 결정되는 발진 주파수를 갖는 신호를 출력하는 발진기;를 포함하는 PLL 회로로서,
상기 PLL 회로는:
상기 위상차가 소정의 위상차일 때, 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 갖는 신호를 상기 발진기로부터 출력시켜, 상기 기준 신호와 상기 비교 신호를 동위상으로 만드는 발진 회로를 구비하고,
상기 발진 회로는, 특징 1 내지 8 중 어느 하나에 기재된 발진 회로인 것을 특징으로 하는 PLL 회로.
C1 PLL 회로
C2 발진 회로
P1 기준 신호
P2 발진 신호
P3 비교 신호
P4 제2 제어 신호
P5 제1 제어 신호
P6 제어 신호
P7 리셋 신호
11 위상 비교기
12 루프 필터
13 발진기
14 분주기
15 펄스폭 비교기
16 전환기

Claims (10)

  1. 발진 회로로서, 상기 발진 회로는 :
    PLL 회로의 위상 비교기에 입력되는 기준 신호의 펄스폭과, 상기 PLL 회로의 발진기로부터 출력되어 상기 위상 비교기에 입력되는 비교 신호의 펄스폭의 차분을 검출하는 펄스폭 비교기; 및
    상기 위상 비교기로부터의 신호와 상기 펄스폭 비교기로부터의 신호 중 어느 한쪽을 상기 발진기에 입력시키는 전환기;를 포함하며,
    상기 비교 신호는 비교 카운터에서 카운트되어 생성되며,
    상기 펄스폭 비교기로부터의 신호가 입력된 상기 발진기는, 상기 펄스폭 비교기가 검출한 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 갖는 신호로서 상기 기준 신호의 펄스폭과 동일한 펄스폭의 신호를 출력하고,
    상기 발진 회로는, 상기 펄스폭 비교기로부터의 신호가 상기 발진기에 입력되었을 때, 상기 비교 카운터의 카운트값을 리셋하여, 상기 기준 신호와 상기 비교 신호를 동위상으로 만드는 것을 특징으로 하는, 발진 회로.
  2. 청구항 1에 있어서,
    상기 발진기로부터 출력되는 신호는 분주되어, 상기 비교 신호로서 상기 위상 비교기에 입력되는, 발진 회로.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전환기는, 상기 기준 신호와 상기 비교 신호의 위상차에 기초하여 상기 발진기에 입력되는 신호를 결정하는, 발진 회로.
  4. 청구항 3에 있어서,
    상기 전환기는, 상기 위상차가 기준값보다 클 때 상기 펄스폭 비교기로부터의 신호를 상기 발진기에 입력시키는, 발진 회로.
  5. 청구항 3에 있어서,
    상기 전환기는, 상기 위상차가 기준값 이하일 때 상기 위상 비교기로부터의 신호를 상기 발진기에 입력시키는, 발진 회로.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 펄스폭 비교기는 :
    상기 기준 신호의 하강 엣지를 검출하여 카운트함으로써 상기 기준 신호의 펄스폭을 계측하는 제1 카운터;
    상기 비교 신호의 하강 엣지를 검출하여 카운트함으로써 상기 비교 신호의 펄스폭을 계측하는 제2 카운터; 및
    상기 제1 카운터의 카운트값과 상기 제2 카운터의 카운트값의 차분에 기초하여, 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는 감산기;를 포함하는, 발진 회로.
  7. 청구항 6에 있어서,
    상기 감산기는, 상기 제2 카운터의 카운트값에서 상기 제1 카운터의 카운트값을 감산함으로써 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는, 발진 회로.
  8. 청구항 6에 있어서,
    상기 감산기는, 상기 제1 카운터의 카운트값에서 상기 제2 카운터의 카운트값을 감산함으로써 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분을 검출하는, 발진 회로.
  9. PLL 회로에 있어서, 상기 PLL 회로는 :
    기준 신호와 비교 신호의 위상차를 검출하는 위상 비교기; 및
    상기 위상차에 기초하여 결정되는 발진 주파수를 갖는 신호를 출력하는 발진기; 및
    상기 위상차가 소정의 위상차일 때, 상기 기준 신호의 펄스폭과 상기 비교 신호의 펄스폭의 차분에 기초하여 결정되는 발진 주파수를 갖는 신호를 상기 발진기로부터 출력시켜, 상기 기준 신호와 상기 비교 신호를 동위상으로 만드는 발진 회로를 포함하고,
    상기 발진 회로는, 청구항 1 에 기재된 발진 회로인 것을 특징으로 하는, PLL 회로.
  10. 입력된 신호를 처리하는 신호 처리 회로; 및
    상기 신호 처리 회로의 클록 신호를 생성하는 PLL 회로;를 포함하며,
    상기 PLL 회로는 청구항 9에 기재된 PLL 회로인 것을 특징으로 하는 신호 처리 장치.
KR1020160081951A 2015-11-26 2016-06-29 발진 회로와 pll 회로와 신호 처리 장치 KR101716411B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015230181A JP5883984B1 (ja) 2015-11-26 2015-11-26 発振回路とｐｌｌ回路と信号処理装置
JPJP-P-2015-230181 2015-11-26

Publications (1)

Publication Number Publication Date
KR101716411B1 true KR101716411B1 (ko) 2017-03-14

Family

ID=55457001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081951A KR101716411B1 (ko) 2015-11-26 2016-06-29 발진 회로와 pll 회로와 신호 처리 장치

Country Status (3)

Country Link
JP (1) JP5883984B1 (ko)
KR (1) KR101716411B1 (ko)
CN (1) CN106998204A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835013A (zh) * 2017-12-08 2018-03-23 成都前锋电子仪器有限责任公司 一种用于脉冲码型发生器的定时电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09284132A (ja) 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH10256901A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 位相同期回路及び記録再生装置
JP2007088898A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5784625A (en) * 1980-11-17 1982-05-27 Fujitsu Ltd Phase synchronizing oscillator
JPS61167222A (ja) * 1985-01-21 1986-07-28 Hitachi Ltd 位相同期回路
JPS6278917A (ja) * 1985-10-02 1987-04-11 Hitachi Ltd 位相同期回路
JPH0235538U (ko) * 1988-08-30 1990-03-07
JP2009159038A (ja) * 2007-12-25 2009-07-16 Hitachi Ltd Ｐｌｌ回路
JP2012010308A (ja) * 2010-05-24 2012-01-12 Panasonic Corp リファレンスリークの発生や位相ノイズを低減できるｐｌｌ回路
JP5722733B2 (ja) * 2011-09-12 2015-05-27 新日本無線株式会社 Ｐｌｌ回路およびそのキャリブレーション方法
JP2013197692A (ja) * 2012-03-16 2013-09-30 Yokogawa Electric Corp Ｐｌｌクロック発生回路
JP5872949B2 (ja) * 2012-04-16 2016-03-01 ラピスセミコンダクタ株式会社 Ｐｌｌ周波数シンセサイザ、半導体集積装置及び無線通信機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09284132A (ja) 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH10256901A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 位相同期回路及び記録再生装置
JP2007088898A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器

Also Published As

Publication number Publication date
JP5883984B1 (ja) 2016-03-15
JP2017098799A (ja) 2017-06-01
CN106998204A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US8686771B2 (en) Digital phase-locked loop with wide capture range, low phase noise, and reduced spurs
US7126429B2 (en) Digital phase locked loop with selectable normal or fast-locking capability
JP5673808B2 (ja) クロック生成回路
US8102197B1 (en) Digital phase locked loop
US7679454B2 (en) Hybrid phase-locked loop
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
US9362924B1 (en) Method and apparatus for fast frequency acquisition in PLL system
EP1246368B1 (en) Semiconductor device
EP2797235B1 (en) Phase-locked loop device with managed transition to random noise operation mode
US7724093B2 (en) Phase locked loop with two-step control
KR101716411B1 (ko) 발진 회로와 pll 회로와 신호 처리 장치
WO2020012557A1 (ja) 位相同期回路
KR101722860B1 (ko) 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프
JP2011244120A5 (ko)
JP4805547B2 (ja) 位相同期回路のジッタ検出回路
KR100588221B1 (ko) 디지털 피엘엘
JP2013165390A (ja) クロック発生回路
JP2010273185A (ja) デジタルフェーズロックドループ回路
CN107710622B (zh) 一种时钟产生电路及产生时钟信号的方法
JPH08125884A (ja) Ｐｌｌ回路
JP2010213226A (ja) デジタルｐｌｌ回路
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
KR100346725B1 (ko) 위상동기루우프회로
JP3439369B2 (ja) Ｐｌｌ回路
KR950012248B1 (ko) 텔레비젼 수상기의 배속 동기신호 발생 시스템

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191220

Year of fee payment: 10