JPS6278917A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS6278917A JPS6278917A JP60217842A JP21784285A JPS6278917A JP S6278917 A JPS6278917 A JP S6278917A JP 60217842 A JP60217842 A JP 60217842A JP 21784285 A JP21784285 A JP 21784285A JP S6278917 A JPS6278917 A JP S6278917A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- output signal
- pulse generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気記録装置等の信号復調回路に使用する位相
同期回路に関するものである。
同期回路に関するものである。
磁気記録装置等においては、記録媒体より読出した読出
信号を復調する際に必要な、続出信号に同期した基準信
号を生成するために、位相同期回路を用いている。
信号を復調する際に必要な、続出信号に同期した基準信
号を生成するために、位相同期回路を用いている。
その位相同期回路を構成する部分の１つに。
読出４Ｍ号と基準信号の位相差を検出する位相検出器が
ある。さらに、それは、進み位相検出器と遅れ位相検出
器から構成される。
ある。さらに、それは、進み位相検出器と遅れ位相検出
器から構成される。
遅れ位相検出器は論理回路により簡便に構成されるが、
進み位相検出器は基準信号のパルス幅と同一のパルス幅
の信号を発生する比較パルス発生器を必要とする。そし
て、その比較パルス発生器には、もう１つのｖＣＯｌあ
るいは、抵抗コンデンサ用いた四安定マルチバイブレー
タを使用している。しかし、ｖＣＯを用いた方式では部
品点数が増え、単安定マルチバイブレータを用いた方式
ではパルス巾が読出信号に対して固定であるため周波数
引込範囲が狭く、また、両方式とも調整を要するという
欠点がある。
進み位相検出器は基準信号のパルス幅と同一のパルス幅
の信号を発生する比較パルス発生器を必要とする。そし
て、その比較パルス発生器には、もう１つのｖＣＯｌあ
るいは、抵抗コンデンサ用いた四安定マルチバイブレー
タを使用している。しかし、ｖＣＯを用いた方式では部
品点数が増え、単安定マルチバイブレータを用いた方式
ではパルス巾が読出信号に対して固定であるため周波数
引込範囲が狭く、また、両方式とも調整を要するという
欠点がある。
尚、これに関連する技術としては、例えば特開昭５８−
１０８０１３号がある。
１０８０１３号がある。
本発明の目的は、比較的簡単な構成の比較パルス発生器
により、広い周波数引込範囲を有する位相同期回路を提
供することにある。
により、広い周波数引込範囲を有する位相同期回路を提
供することにある。
本発明の特徴は、比較パルス発生器を基準信号ｎ倍の周
波数で発振しているｖＣＯの出力を任意の時間からカウ
ントを開始するカウンタで構成した点にある。
波数で発振しているｖＣＯの出力を任意の時間からカウ
ントを開始するカウンタで構成した点にある。
これにより、比較パルス発生器用のもう１つのｖＣＯ，
あるいは、単安定マルチバイブレータを必要とせず、比
較的簡単な構成で周波数引込範囲の広い位相同期回路を
実現できる。
あるいは、単安定マルチバイブレータを必要とせず、比
較的簡単な構成で周波数引込範囲の広い位相同期回路を
実現できる。
以下１本発明の一実施例を図面を用いて説明する。
第１図は、従来より用いられている位相同期回路の構成
を示したものであり、また１本発明による比較パルス発
生器の位置を示したものでもある。遅れ位相検出器１は
入力信号ａ１の立上り位置よりも、分局器７の出力信号
ａ８の立上りが遅い場合、その遅れに応じた信号ａ２を
出力する。比較パルス発生器２は本発明の特徴となる部
分であり、入力信号ａ１の立上りによりトリがされて、
所定時間幅のパルスａ３を出力する。進み位相検出器３
は、出力信号ａ８の立下り位置が信号ａ３の立下り位置
よりも進んでいる場合、その進みに応じた信号ａ４を出
力する。位相電圧変換器４及びローパスフィルタ５は、
遅れ位相信号ａ２により、信号ａ６の電圧レベルを上昇
させ、進み位相信号ａ４により信号ａ６の電圧レベルを
下降させる働きを行なう。ｖＣＯ６は、信号ａ６の電圧
レベルに応じてその出力信号ａ７の周波数を変化させる
。分周器７は、信号ａ７を位相比較に適する周波数に分
周した出力信号ａ８及び図示しない読出信号を復調する
ために必要な信号を生成する。
を示したものであり、また１本発明による比較パルス発
生器の位置を示したものでもある。遅れ位相検出器１は
入力信号ａ１の立上り位置よりも、分局器７の出力信号
ａ８の立上りが遅い場合、その遅れに応じた信号ａ２を
出力する。比較パルス発生器２は本発明の特徴となる部
分であり、入力信号ａ１の立上りによりトリがされて、
所定時間幅のパルスａ３を出力する。進み位相検出器３
は、出力信号ａ８の立下り位置が信号ａ３の立下り位置
よりも進んでいる場合、その進みに応じた信号ａ４を出
力する。位相電圧変換器４及びローパスフィルタ５は、
遅れ位相信号ａ２により、信号ａ６の電圧レベルを上昇
させ、進み位相信号ａ４により信号ａ６の電圧レベルを
下降させる働きを行なう。ｖＣＯ６は、信号ａ６の電圧
レベルに応じてその出力信号ａ７の周波数を変化させる
。分周器７は、信号ａ７を位相比較に適する周波数に分
周した出力信号ａ８及び図示しない読出信号を復調する
ために必要な信号を生成する。
第２図は、第１図の各部の信号波形を示したものである
。信号ａ１の立上りより、Ｔ、、Ｔ工〜Ｔ、の幅をもつ
パルスａ３を発生させる。この時、Ｔｏ、Ｔ、〜Ｔ、は
信号のＡ８と同じ幅であるか否かが、位相同期回路の特
性を左右する。
。信号ａ１の立上りより、Ｔ、、Ｔ工〜Ｔ、の幅をもつ
パルスａ３を発生させる。この時、Ｔｏ、Ｔ、〜Ｔ、は
信号のＡ８と同じ幅であるか否かが、位相同期回路の特
性を左右する。
信号ａ２は入力信号ａ１の立上り位置よりセットされ、
また、出力信号ａ８の立上りによりリセットされるため
、入力信号ａ１に対する出力信号ａ８の遅れに相当する
パルス幅を有する。
また、出力信号ａ８の立上りによりリセットされるため
、入力信号ａ１に対する出力信号ａ８の遅れに相当する
パルス幅を有する。
信号ａ４は、出力信号ａ８の立下り位置よりセットされ
、また、比較パルス信号ａ３の立下りによりリセットさ
れるため、入力信号ａ１に対する出力信号ａ８の進みに
相当するパルス幅を有する。入力信号ａ１と出力信号ａ
８が同期していれば、信号ａ２．ａ４は供に出力されな
い。
、また、比較パルス信号ａ３の立下りによりリセットさ
れるため、入力信号ａ１に対する出力信号ａ８の進みに
相当するパルス幅を有する。入力信号ａ１と出力信号ａ
８が同期していれば、信号ａ２．ａ４は供に出力されな
い。
第３図は、本発明の一実施例であり、第１図における比
較パルス発生器２の構成のみを取り出して示したもので
ある。入力信号ａ１が入力されると、フリップフロップ
８はセットされ、出力ａ９はＩＩ Ｌ Ｉ？レベルにな
る。信号ａ９が“Ｌ”レベルになることでカウンタ９は
リセットが解除され、ｖＣＯ６の出力ａ７をクロックと
してカウントを開始する。カウンタ９の出力ａ３は、リ
セット解除後、−売口のクロックで１１ ＨＩＩレベル
になり所定のカウント値（通常、分周器７の出力ａ８と
同じパルス幅となるカウント値）にて“Ｌ”レベルにな
る。信号ａ３はインバータ１０により反転され、フリッ
プフロップ８に入力される。フリップフロップ８は。
較パルス発生器２の構成のみを取り出して示したもので
ある。入力信号ａ１が入力されると、フリップフロップ
８はセットされ、出力ａ９はＩＩ Ｌ Ｉ？レベルにな
る。信号ａ９が“Ｌ”レベルになることでカウンタ９は
リセットが解除され、ｖＣＯ６の出力ａ７をクロックと
してカウントを開始する。カウンタ９の出力ａ３は、リ
セット解除後、−売口のクロックで１１ ＨＩＩレベル
になり所定のカウント値（通常、分周器７の出力ａ８と
同じパルス幅となるカウント値）にて“Ｌ”レベルにな
る。信号ａ３はインバータ１０により反転され、フリッ
プフロップ８に入力される。フリップフロップ８は。
信号ａ３がＩＩＨ”レベルから“Ｌ”レベルに変化する
瞬間にトリがされ、出力ａ９は反転し、■（”レベルと
なりカウンタ９をリセットする。
瞬間にトリがされ、出力ａ９は反転し、■（”レベルと
なりカウンタ９をリセットする。
つまり、カウンタ９の出力ａ３が、入力信号ａ１により
トリがされ、出力信号ａ８と同じパルス幅を有する比較
パルスとなる。
トリがされ、出力信号ａ８と同じパルス幅を有する比較
パルスとなる。
第４図は、第３図の各部の信号波形を示したものである
。入力信号ａ１の立上りによりフリツブフロップ８の出
力ａ９が１１ Ｌ Ｉ＋レベルになるが、−売口のタロ
ツクが入り、比較パルス信号ａ３が“Ｈ”レベルになる
までに５信号ａ７と信号ａ１のタイミングにより最大△
ｔ ＭＡＸ（信号ａ７の周期）の遅れ△ｔが生ずるが、
必要とするパルス幅に対して十分高い周波数にｖＣ○６
の出力信号ａ７を設定すれば、（入力信号の周期）Δｔ
）となり、Δｔは無視できるため問題はない。
。入力信号ａ１の立上りによりフリツブフロップ８の出
力ａ９が１１ Ｌ Ｉ＋レベルになるが、−売口のタロ
ツクが入り、比較パルス信号ａ３が“Ｈ”レベルになる
までに５信号ａ７と信号ａ１のタイミングにより最大△
ｔ ＭＡＸ（信号ａ７の周期）の遅れ△ｔが生ずるが、
必要とするパルス幅に対して十分高い周波数にｖＣ○６
の出力信号ａ７を設定すれば、（入力信号の周期）Δｔ
）となり、Δｔは無視できるため問題はない。
比較パルス発生器を第３図に示したような構成とすれば
、出力信号ａ８のパルス幅に対する追従性の良い比較パ
ルス発生器を簡単な構成で実現でき、周波数引込範囲の
広い位相同期回路が得られる。従来のように、比較パル
ス発生器を構成するために、もう１つのｖＣＯｌあるい
は、抵抗・コンデンサを用いた単安定マルチバイブレー
タを用いていないため、比較パルス発生器は無ａｍとな
り、ＬＳＩ化も容易となる。
、出力信号ａ８のパルス幅に対する追従性の良い比較パ
ルス発生器を簡単な構成で実現でき、周波数引込範囲の
広い位相同期回路が得られる。従来のように、比較パル
ス発生器を構成するために、もう１つのｖＣＯｌあるい
は、抵抗・コンデンサを用いた単安定マルチバイブレー
タを用いていないため、比較パルス発生器は無ａｍとな
り、ＬＳＩ化も容易となる。
本発明によれば、比較的簡単な回路でパルス幅が基準パ
ルスと同様に変化し得る比較パルス発生器を実現できる
ので、位相同期回路の周波数引込範囲を損なうことなく
、部品点数の削減、調整箇所の削減をはかれる効果があ
る。
ルスと同様に変化し得る比較パルス発生器を実現できる
ので、位相同期回路の周波数引込範囲を損なうことなく
、部品点数の削減、調整箇所の削減をはかれる効果があ
る。
第１図ないし第４図は本発明の一実施例を示すもので、
第１図は位相同期回路の構成図、第２図は第１図に示す
各部の信号波形図、第３図は比較パルス発生器の詳細図
、第４図は第３図に示す各部の信号波形図である。 １・・・遅れ位相検出器、２・・・比較パルス発生器。 ３・・・進み位相検出器、４・・・位相電圧変換器、５
・・・ローパスフィルタ、６・・・電圧制御発振器（Ｖ
Ｃ○）、７・・・分周器、８・・・フリップフロップ。 ９・・・カウンタ、１０・・・インバータ。 、・−゛ 代理人弁理士 小 川 勝 １パ男 Ｖ３１ 図 纂２ 図 α牛 竿３ 図
第１図は位相同期回路の構成図、第２図は第１図に示す
各部の信号波形図、第３図は比較パルス発生器の詳細図
、第４図は第３図に示す各部の信号波形図である。 １・・・遅れ位相検出器、２・・・比較パルス発生器。 ３・・・進み位相検出器、４・・・位相電圧変換器、５
・・・ローパスフィルタ、６・・・電圧制御発振器（Ｖ
Ｃ○）、７・・・分周器、８・・・フリップフロップ。 ９・・・カウンタ、１０・・・インバータ。 、・−゛ 代理人弁理士 小 川 勝 １パ男 Ｖ３１ 図 纂２ 図 α牛 竿３ 図
Claims (1)
- １、入力信号と出力信号の立上り位置の差を検出する遅
れ位相検出器と、入力信号でセットされ所定時間後リセ
ットされる比較パルス発生器と、出力信号の立下り位置
と該比較パルスの立下り位置との差を検出する進み位相
検出器と、両位相検出器の出力を電圧に変換する位相電
圧変換器と、該位相電圧変換器の出力信号を濾波するロ
ーパスフィルタと、該ローパスフィルタの出力により制
御され、出力信号のｎ倍の周波数の信号を発生するＶＣ
Ｏ（電圧制御発振器）と、該ＶＣＯの出力信号を１／ｎ
に分周する分周器から成る位相同期回路において、該Ｖ
ＣＯの出力信号をクロックとして、任意の時間よりカウ
ントを開始し、所定のカウント値にてリセットされるカ
ウンタを用いて比較パルス発生器を構成した事を特徴と
する位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217842A JPS6278917A (ja) | 1985-10-02 | 1985-10-02 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217842A JPS6278917A (ja) | 1985-10-02 | 1985-10-02 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6278917A true JPS6278917A (ja) | 1987-04-11 |
Family
ID=16710610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60217842A Pending JPS6278917A (ja) | 1985-10-02 | 1985-10-02 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6278917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5883984B1 (ja) * | 2015-11-26 | 2016-03-15 | イメージニクス株式会社 | 発振回路とｐｌｌ回路と信号処理装置 |
-
1985
- 1985-10-02 JP JP60217842A patent/JPS6278917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5883984B1 (ja) * | 2015-11-26 | 2016-03-15 | イメージニクス株式会社 | 発振回路とｐｌｌ回路と信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567448A (en) | Variable frequency oscillator | |
| JPH0770168B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| US5343167A (en) | One-shot control circuit for tracking a voltage-controlled oscillator | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JPH0486082A (ja) | 時間軸補正装置 | |
| US5471502A (en) | Bit clock regeneration circuit for PCM data, implementable on integrated circuit | |
| JPS6278917A (ja) | 位相同期回路 | |
| USRE34317E (en) | Variable frequency oscillator | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| US20030099173A1 (en) | Apparatus and method of compensating a phase error in a wobble PLL | |
| JPH0761012B2 (ja) | Ｐｌｌ回路 | |
| JPS5939126A (ja) | 位相同期回路 | |
| JP2560113B2 (ja) | データ復調回路 | |
| JPH0758731A (ja) | ジッタ抑圧回路 | |
| JPS6353628B2 (ja) | ||
| JPS6129219A (ja) | 位相同期回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2556542B2 (ja) | 同期回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPS60223224A (ja) | 位相同期回路 |