JPH10256901A - 位相同期回路及び記録再生装置 - Google Patents
位相同期回路及び記録再生装置Info
- Publication number
- JPH10256901A JPH10256901A JP9060709A JP6070997A JPH10256901A JP H10256901 A JPH10256901 A JP H10256901A JP 9060709 A JP9060709 A JP 9060709A JP 6070997 A JP6070997 A JP 6070997A JP H10256901 A JPH10256901 A JP H10256901A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- clock
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 従来の位相同期回路は、記録媒体の欠陥等に
よる雑音に対する耐性が低く再生装置に用いた場合に装
置の信頼性を低下させていた。 【解決手段】 再生データを入力され、ｎ個に分配して
出力する分配器１１、分配された再生データを順に与え
られ再生データと再生クロックの位相を比較するｎ個の
位相比較器を含む位相比較器群６、基準クロックと再生
クロックとを与えられて周波数を比較する周波数比較器
５、切替制御信号、位相比較結果、周波数比較結果を与
えられ、位相比較結果と周波数比較結果のいずれかを選
択して電圧信号として出力するセレクタ７、電圧信号を
与えられ電流信号に変換して出力するチャージポンプ
８、電流信号を与えられ低周波電圧信号を出力するルー
プフィルタ９、低周波電圧信号を与えられ対応した周波
数を持つ再生クロックを出力するＶＣＯ１０を備える。
よる雑音に対する耐性が低く再生装置に用いた場合に装
置の信頼性を低下させていた。 【解決手段】 再生データを入力され、ｎ個に分配して
出力する分配器１１、分配された再生データを順に与え
られ再生データと再生クロックの位相を比較するｎ個の
位相比較器を含む位相比較器群６、基準クロックと再生
クロックとを与えられて周波数を比較する周波数比較器
５、切替制御信号、位相比較結果、周波数比較結果を与
えられ、位相比較結果と周波数比較結果のいずれかを選
択して電圧信号として出力するセレクタ７、電圧信号を
与えられ電流信号に変換して出力するチャージポンプ
８、電流信号を与えられ低周波電圧信号を出力するルー
プフィルタ９、低周波電圧信号を与えられ対応した周波
数を持つ再生クロックを出力するＶＣＯ１０を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、位相同期回路、及
び位相同期回路を含む記録再生装置に関する。
び位相同期回路を含む記録再生装置に関する。
【０００２】
【従来の技術】磁気記録装置、光ディスク装置、ディジ
タル・オーディオ・テープレコーダ（ＤＡＴ）等の記録
再生装置では、再生時において、再生データを用いて再
生データと位相が同期したクロックが必要となり、位相
同期回路（以下、ＰＬＬという）が用いられる。ＰＬＬ
は、再生データを入力されて生成したクロックの位相を
同期させるものである。
タル・オーディオ・テープレコーダ（ＤＡＴ）等の記録
再生装置では、再生時において、再生データを用いて再
生データと位相が同期したクロックが必要となり、位相
同期回路（以下、ＰＬＬという）が用いられる。ＰＬＬ
は、再生データを入力されて生成したクロックの位相を
同期させるものである。
【０００３】ディスクやテープ等の記録媒体にデータを
記録する場合、データは一旦ディジタル変調された後、
記録される。変調では、一般にｍ（ｍは１以上の整数）
ビットのデータ列をｎ（ｎはｍより大きい整数）ビット
のコード列に変換される。ｎ＞ｍの条件で変換されるた
め、コード列の種類はデータ列の種類よりも多くなる。
このようにして、コード列において連続する０の数が大
きくなりすぎないように制限している。この結果、０が
長時間に渡って連続することがなくなり、ＰＬＬを用い
て再生データから再生クロックを抽出することが可能と
なる。
記録する場合、データは一旦ディジタル変調された後、
記録される。変調では、一般にｍ（ｍは１以上の整数）
ビットのデータ列をｎ（ｎはｍより大きい整数）ビット
のコード列に変換される。ｎ＞ｍの条件で変換されるた
め、コード列の種類はデータ列の種類よりも多くなる。
このようにして、コード列において連続する０の数が大
きくなりすぎないように制限している。この結果、０が
長時間に渡って連続することがなくなり、ＰＬＬを用い
て再生データから再生クロックを抽出することが可能と
なる。
【０００４】図２０に、コード列（ａ）、クロック
（ｆ）、記録信号（ｐ）を示す。このコード列（ａ）は
変調後のコード列であり、周期Ｔを持つクロック（ｆ）
に同期して発生される。記録信号（ｐ）は、コード列
（ａ）に対応したパルス信号であり、パルス間隔は周期
Ｔの整数倍である。ｎ＞ｍの条件で変換されて種類の多
いコード列（ａ）に対応したパルス信号のパルス間隔の
最大値が制限され、所望のパルス間隔でパルス信号を記
録媒体に記録することができるようになる。
（ｆ）、記録信号（ｐ）を示す。このコード列（ａ）は
変調後のコード列であり、周期Ｔを持つクロック（ｆ）
に同期して発生される。記録信号（ｐ）は、コード列
（ａ）に対応したパルス信号であり、パルス間隔は周期
Ｔの整数倍である。ｎ＞ｍの条件で変換されて種類の多
いコード列（ａ）に対応したパルス信号のパルス間隔の
最大値が制限され、所望のパルス間隔でパルス信号を記
録媒体に記録することができるようになる。
【０００５】逆に、記録媒体に記録されたデータを再生
する場合、クロック（ｆ）に相当する再生クロックが必
要となる。再生クロックは、記録信号（ｐ）と周波数及
び位相の双方が一致していなければならず、ＰＬＬを用
いて生成される。しかし、ＰＬＬに入力される再生デー
タは、記録信号（ｐ）に見られるようにパルス間隔が不
規則である。このようなパルスを用いて再生クロックを
生成するため、従来は図２１に示されるような二つのル
ープを持つＰＬＬを用いていた。
する場合、クロック（ｆ）に相当する再生クロックが必
要となる。再生クロックは、記録信号（ｐ）と周波数及
び位相の双方が一致していなければならず、ＰＬＬを用
いて生成される。しかし、ＰＬＬに入力される再生デー
タは、記録信号（ｐ）に見られるようにパルス間隔が不
規則である。このようなパルスを用いて再生クロックを
生成するため、従来は図２１に示されるような二つのル
ープを持つＰＬＬを用いていた。
【０００６】第１のループは、再生データを入力される
入力端子１７３、再生データと電圧制御発振器（以下、
ＶＣＯという）１８０の出力した再生クロックとを位相
比較する位相比較器１７６、位相比較器１７６の出力と
周波数比較器１７５の出力とを選択して出力するセレク
タ１７７、入力された位相比較信号又は周波数比較信号
に応じた電流信号に変換するチャージポンプ１７９、電
流信号を与えられて低周波電圧信号に変換するローパス
フィルタとして動作するループフィルタ１７９、ループ
フィルタ１７９の出力電圧に応じた周波数を持つ信号を
出力するＶＣＯ１８０を有している。この第１のループ
は、ＶＣＯ１８０から出力される再生クロックの位相を
再生データの位相に一致させるようにフィードバック制
御を行う。
入力端子１７３、再生データと電圧制御発振器（以下、
ＶＣＯという）１８０の出力した再生クロックとを位相
比較する位相比較器１７６、位相比較器１７６の出力と
周波数比較器１７５の出力とを選択して出力するセレク
タ１７７、入力された位相比較信号又は周波数比較信号
に応じた電流信号に変換するチャージポンプ１７９、電
流信号を与えられて低周波電圧信号に変換するローパス
フィルタとして動作するループフィルタ１７９、ループ
フィルタ１７９の出力電圧に応じた周波数を持つ信号を
出力するＶＣＯ１８０を有している。この第１のループ
は、ＶＣＯ１８０から出力される再生クロックの位相を
再生データの位相に一致させるようにフィードバック制
御を行う。
【０００７】第２のループは、基準クロックを入力され
る入力端子１７１と、基準クロックと再生クロックとの
周波数の比較を行う周波数比較器１７５と、セレクタ１
７７、チャージポンプ１７８、ループフィルタ１７９、
ＶＣＯ１８０を有している。この第２のループは、ＶＣ
Ｏ１８０から出力される再生クロックの周波数を基準ク
ロックの周波数に一致させるようにフィードバック制御
を行う。
る入力端子１７１と、基準クロックと再生クロックとの
周波数の比較を行う周波数比較器１７５と、セレクタ１
７７、チャージポンプ１７８、ループフィルタ１７９、
ＶＣＯ１８０を有している。この第２のループは、ＶＣ
Ｏ１８０から出力される再生クロックの周波数を基準ク
ロックの周波数に一致させるようにフィードバック制御
を行う。
【０００８】この二つのループの選択は、入力端子１７
２に切替制御信号が入力されてセレクタ１７７の出力が
切り替わることで、行われる。データを記録する期間と
再生する期間とが存在した場合、記録期間中は再生デー
タは入力端子１７２から入力されない。この間は、第２
のループが選択されて、ＶＣＯ１８０の出力周波数が基
準クロックの周波数と一致するように制御される。これ
により、再生データが入力されない間も、ＶＣＯ１８０
から出力される再生クロックを所望の周波数の近傍に近
付けておくことができる。この後、再生期間へ移行し、
再生データが入力されると第１のループが選択され、再
生クロックが再生データの位相と一致するように制御さ
れる。
２に切替制御信号が入力されてセレクタ１７７の出力が
切り替わることで、行われる。データを記録する期間と
再生する期間とが存在した場合、記録期間中は再生デー
タは入力端子１７２から入力されない。この間は、第２
のループが選択されて、ＶＣＯ１８０の出力周波数が基
準クロックの周波数と一致するように制御される。これ
により、再生データが入力されない間も、ＶＣＯ１８０
から出力される再生クロックを所望の周波数の近傍に近
付けておくことができる。この後、再生期間へ移行し、
再生データが入力されると第１のループが選択され、再
生クロックが再生データの位相と一致するように制御さ
れる。
【０００９】第１のループのみを用いて制御すると、再
生データが存在しない間、ＶＣＯ１８０の出力を再生デ
ータの位相と一致するように制御することができない。
このような状態で再生期間へ移行して再生データを入力
し位相比較制御を行っても、ＶＣＯ１８０の出力を再生
データの単一の周波数に一致させることができずに、再
生データと異なる他の数多くの周波数において、ループ
フィルタ１７９内の容量の充電量と放電量とが一致して
ＶＣＯ１８０の出力が疑似的にロックしてしまう現象が
起こる。このような事態を防ぐために、記録期間中は第
２のループを用いている。
生データが存在しない間、ＶＣＯ１８０の出力を再生デ
ータの位相と一致するように制御することができない。
このような状態で再生期間へ移行して再生データを入力
し位相比較制御を行っても、ＶＣＯ１８０の出力を再生
データの単一の周波数に一致させることができずに、再
生データと異なる他の数多くの周波数において、ループ
フィルタ１７９内の容量の充電量と放電量とが一致して
ＶＣＯ１８０の出力が疑似的にロックしてしまう現象が
起こる。このような事態を防ぐために、記録期間中は第
２のループを用いている。
【００１０】位相比較器１７６は、図２２に示されるよ
うに、再生データを入力される入力端子１９１、ＶＣＯ
１８０からの再生クロックを入力される入力端子１９
２、Ｄ型フリップフロップ１９５〜１９７、インバータ
２００、ＡＮＤ回路１９８及び１９９、位相遅れ量を出
力する出力端子１９３、及び基準量を出力する出力端子
１９４を有している。位相遅れ量は、再生クロックの再
生データに対する位相の進み量に対応している。再生ク
ロックの位相が再生データよりも遅れている状態では、
基準量よりも位相遅れ量のパルス幅が広くなり、再生ク
ロックの位相が再生データよりも進んでいる状態では基
準量よりもパルス幅が狭くなり、両者が一致するとパル
ス幅が一致する。
うに、再生データを入力される入力端子１９１、ＶＣＯ
１８０からの再生クロックを入力される入力端子１９
２、Ｄ型フリップフロップ１９５〜１９７、インバータ
２００、ＡＮＤ回路１９８及び１９９、位相遅れ量を出
力する出力端子１９３、及び基準量を出力する出力端子
１９４を有している。位相遅れ量は、再生クロックの再
生データに対する位相の進み量に対応している。再生ク
ロックの位相が再生データよりも遅れている状態では、
基準量よりも位相遅れ量のパルス幅が広くなり、再生ク
ロックの位相が再生データよりも進んでいる状態では基
準量よりもパルス幅が狭くなり、両者が一致するとパル
ス幅が一致する。
【００１１】この場合の再生データ（ｂ）、再生データ
（ｂ）に対応するコード列（ａ）、再生クロック
（ｆ）、フリップフロップ１９５〜１９７のそれぞれの
出力（ｑ）、（ｒ）、（ｓ）、位相遅れ量（ｔ）、及び
基準量（ｕ）のタイムチャートは、図２３に示されるよ
うである。コード列の一周期Ｔに対し、再生データ
（ｂ）の周期は１／２・Ｔに対応している。位相遅れ量
（ｔ）及び基準量（ｕ）のパルス幅は、再生クロック
（ｆ）のパルスの幅（１／４・Ｔ）に一致している。
（ｂ）に対応するコード列（ａ）、再生クロック
（ｆ）、フリップフロップ１９５〜１９７のそれぞれの
出力（ｑ）、（ｒ）、（ｓ）、位相遅れ量（ｔ）、及び
基準量（ｕ）のタイムチャートは、図２３に示されるよ
うである。コード列の一周期Ｔに対し、再生データ
（ｂ）の周期は１／２・Ｔに対応している。位相遅れ量
（ｔ）及び基準量（ｕ）のパルス幅は、再生クロック
（ｆ）のパルスの幅（１／４・Ｔ）に一致している。
【００１２】ここで、再生データ（ｂ）はノイズが原因
で時間軸方向に揺らぐ性質を持つ。図２３において、再
生データ（ｂ）が１／２・Ｔの大きさを持つ領域ＴＶよ
りも大きく揺らぐと、出力される位相遅れ量（ｔ）が示
す位相比較情報は誤ったものなる。近年は、高密度記録
化に伴い再生信号が微小化し再生信号の信号対雑音比
（以下、ＳＮ比という）が低下したり、記録媒体の欠陥
が増大する等の理由により、再生データの信号品質が劣
化する傾向にある。特に、ＤＡＴでは高速サーチに起因
する信号欠落が生じる場合がある。これにより、クロッ
クの位相や周波数が変動する不具合が発生する。このよ
うな不具合が発生すると、再生データの揺らぎが領域Ｔ
Ｖを越えて誤った位相比較情報が出力され、データ再生
時にＰＬＬの同期がはずれてしまい、エラーが連続して
発生し、記録再生装置の信頼性を著しく低下させること
になる。
で時間軸方向に揺らぐ性質を持つ。図２３において、再
生データ（ｂ）が１／２・Ｔの大きさを持つ領域ＴＶよ
りも大きく揺らぐと、出力される位相遅れ量（ｔ）が示
す位相比較情報は誤ったものなる。近年は、高密度記録
化に伴い再生信号が微小化し再生信号の信号対雑音比
（以下、ＳＮ比という）が低下したり、記録媒体の欠陥
が増大する等の理由により、再生データの信号品質が劣
化する傾向にある。特に、ＤＡＴでは高速サーチに起因
する信号欠落が生じる場合がある。これにより、クロッ
クの位相や周波数が変動する不具合が発生する。このよ
うな不具合が発生すると、再生データの揺らぎが領域Ｔ
Ｖを越えて誤った位相比較情報が出力され、データ再生
時にＰＬＬの同期がはずれてしまい、エラーが連続して
発生し、記録再生装置の信頼性を著しく低下させること
になる。
【００１３】また、再生データの周波数がＰＬＬで同期
可能な引き込み範囲外にあるときのチャージポンプ１７
８の出力電圧を図２４に示す。図２４（ａ）は、基準ク
ロック周波数が１０ＭＨｚで、再生データの周波数が８
ＭＨｚである場合を示す。このように、基準クロックと
再生データとの周波数は、必ずしも一致していない場合
が多い。再生データが入力される前に、第２のループが
選択されて基準クロックと再生クロックの周期が一致す
る。第１のループに切り替わり、再生データが入力され
ると、理想的には点線で示されたように８ＭＨｚで同期
すべきであるにもかかわらず、実線のように一定周期で
電圧変化を繰り返すばかりで同期することができない。
可能な引き込み範囲外にあるときのチャージポンプ１７
８の出力電圧を図２４に示す。図２４（ａ）は、基準ク
ロック周波数が１０ＭＨｚで、再生データの周波数が８
ＭＨｚである場合を示す。このように、基準クロックと
再生データとの周波数は、必ずしも一致していない場合
が多い。再生データが入力される前に、第２のループが
選択されて基準クロックと再生クロックの周期が一致す
る。第１のループに切り替わり、再生データが入力され
ると、理想的には点線で示されたように８ＭＨｚで同期
すべきであるにもかかわらず、実線のように一定周期で
電圧変化を繰り返すばかりで同期することができない。
【００１４】図２４（ｂ）に、基準クロック周波数が１
０ＭＨｚで、再生データの周波数が１２ＭＨｚである場
合を示す。第２のループが選択されている間、基準クロ
ックにＰＬＬが同期しており、第１のループに切り替わ
って再生データが入力されると、理想的には点線で示さ
れたように１２ＭＨｚで同期すべきである。しかし、実
線のように一定周期で電圧変化を繰り返すばかりで同期
することができない。
０ＭＨｚで、再生データの周波数が１２ＭＨｚである場
合を示す。第２のループが選択されている間、基準クロ
ックにＰＬＬが同期しており、第１のループに切り替わ
って再生データが入力されると、理想的には点線で示さ
れたように１２ＭＨｚで同期すべきである。しかし、実
線のように一定周期で電圧変化を繰り返すばかりで同期
することができない。
【００１５】このように、基準クロックと再生データと
が所定範囲を越えているときは、再生クロックが再生デ
ータの周波数に収束せずに、同期が不可能となる場合が
あった。
が所定範囲を越えているときは、再生クロックが再生デ
ータの周波数に収束せずに、同期が不可能となる場合が
あった。
【００１６】
【発明が解決しようとする課題】上述したように、従来
の位相比較器は雑音に対する耐性が低く、また基準クロ
ックと再生データの周波数がほぼ一致していないと再生
クロックが再生データの周波数に追従できない場合があ
った。
の位相比較器は雑音に対する耐性が低く、また基準クロ
ックと再生データの周波数がほぼ一致していないと再生
クロックが再生データの周波数に追従できない場合があ
った。
【００１７】本発明は上記事情に鑑みてなされたもの
で、雑音に対する耐性の高いＰＬＬ及びこのようなＰＬ
Ｌを含み信頼性の高い記録再生装置、あるいは基準クロ
ックと再生データとの周波数が一致していないような場
合であっても同期が可能なＰＬＬ及び記録再生装置を提
供することを目的とする。
で、雑音に対する耐性の高いＰＬＬ及びこのようなＰＬ
Ｌを含み信頼性の高い記録再生装置、あるいは基準クロ
ックと再生データとの周波数が一致していないような場
合であっても同期が可能なＰＬＬ及び記録再生装置を提
供することを目的とする。
【００１８】
【課題を解決するための手段】本発明のＰＬＬは、再生
データを入力され、ｎ個の出力端子から順に分配して出
力する分配器と、前記分配器の出力端子とそれぞれ接続
され、前記再生データを順に与えられて再生クロックの
位相と比較し、位相比較結果を出力するｎ個の位相比較
器と、基準クロックと前記再生クロックとを与えられて
周波数を比較し、周波数比較結果を出力する周波数比較
器と、切替制御信号と、前記位相比較結果と、前記周波
数比較結果とを与えられ、前記切替制御信号に基づき前
記位相比較結果と前記周波数比較結果のいずれかを選択
して電圧信号として出力するセレクタと、前記電圧信号
を与えられ、電流信号に変換して出力するチャージポン
プと、前記電流信号を与えられ、低周波電圧信号を出力
するループフィルタと、前記低周波電圧信号を与えられ
対応する周波数を持つ前記再生クロックを出力する電圧
制御発振器とを備えている。
データを入力され、ｎ個の出力端子から順に分配して出
力する分配器と、前記分配器の出力端子とそれぞれ接続
され、前記再生データを順に与えられて再生クロックの
位相と比較し、位相比較結果を出力するｎ個の位相比較
器と、基準クロックと前記再生クロックとを与えられて
周波数を比較し、周波数比較結果を出力する周波数比較
器と、切替制御信号と、前記位相比較結果と、前記周波
数比較結果とを与えられ、前記切替制御信号に基づき前
記位相比較結果と前記周波数比較結果のいずれかを選択
して電圧信号として出力するセレクタと、前記電圧信号
を与えられ、電流信号に変換して出力するチャージポン
プと、前記電流信号を与えられ、低周波電圧信号を出力
するループフィルタと、前記低周波電圧信号を与えられ
対応する周波数を持つ前記再生クロックを出力する電圧
制御発振器とを備えている。
【００１９】本発明の他のＰＬＬは、再生データと再生
クロックとを与えられて位相を比較し、位相比較結果を
第１の電圧信号として出力する位相比較器と、前記第１
の電圧信号を与えられ第１の電流信号に変換して出力す
る第１のチャージポンプと、基準クロックと前記再生ク
ロックとを与えられて周波数を比較し、周波数差を出力
する周波数比較器と、前記周波数差と所定値とを比較
し、前記周波数差が前記所定値よりも大きい場合に第１
の値を持ち、前記周波数差が前記所定値以下である場合
に第２の値を持つ第２の電圧信号を出力する周波数差比
較器と、前記第２の電圧信号を与えられ、第２の電流信
号に変換して出力する第２のチャージポンプと、前記第
１の電流信号と前記第２の電流信号とを与えられて加算
し、第３の電流信号を出力する加算器と、前記第３の電
流信号を与えられ低周波電圧信号を出力するループフィ
ルタと、前記低周波電圧信号を与えられ、この低周波電
圧信号に対応した周波数を持つ前記再生クロックを出力
する電圧制御発振器とを備えている。
クロックとを与えられて位相を比較し、位相比較結果を
第１の電圧信号として出力する位相比較器と、前記第１
の電圧信号を与えられ第１の電流信号に変換して出力す
る第１のチャージポンプと、基準クロックと前記再生ク
ロックとを与えられて周波数を比較し、周波数差を出力
する周波数比較器と、前記周波数差と所定値とを比較
し、前記周波数差が前記所定値よりも大きい場合に第１
の値を持ち、前記周波数差が前記所定値以下である場合
に第２の値を持つ第２の電圧信号を出力する周波数差比
較器と、前記第２の電圧信号を与えられ、第２の電流信
号に変換して出力する第２のチャージポンプと、前記第
１の電流信号と前記第２の電流信号とを与えられて加算
し、第３の電流信号を出力する加算器と、前記第３の電
流信号を与えられ低周波電圧信号を出力するループフィ
ルタと、前記低周波電圧信号を与えられ、この低周波電
圧信号に対応した周波数を持つ前記再生クロックを出力
する電圧制御発振器とを備えている。
【００２０】また、本発明の他のＰＬＬは、再生データ
と再生クロックとを与えられて位相を比較し位相比較結
果を出力する位相比較器と、基準クロックと前記再生ク
ロックとを与えられて周波数を比較し、周波数比較結果
を出力する周波数比較器と、切替制御信号と、前記位相
比較結果と、前記周波数比較結果とを与えられ、前記切
替制御信号に基づき前記位相比較結果と前記周波数比較
結果のいずれかを選択して電圧信号として出力する第１
のセレクタと、前記電圧信号を与えられ、第１の電流信
号に変換して出力するチャージポンプと、前記第１の電
流信号を与えられ、低周波電圧信号を出力するループフ
ィルタと、前記低周波電圧信号を与えられ、この低周波
電圧信号に対応した周波数を持つ前記再生クロックを出
力する電圧制御発振器と、前記再生クロックと前記再生
データとを与えられ、前記再生クロックの周波数が前記
再生データの周波数に近付く方向と遠ざかる方向のいず
れにあるかを検出し、検出した方向に応じた第２の電流
信号を出力する周波数方向検出部と、前記第１のセレク
タが前記位相比較結果を選択している間、前記第２の電
流信号を前記第１の電流信号と共に前記ループフィルタ
に与え、前記第１のセレクタが前記周波数比較結果を選
択している間、前記周波数方向検出部と前記ループフィ
ルタとの接続を遮断する第２のセレクタとを備える。
と再生クロックとを与えられて位相を比較し位相比較結
果を出力する位相比較器と、基準クロックと前記再生ク
ロックとを与えられて周波数を比較し、周波数比較結果
を出力する周波数比較器と、切替制御信号と、前記位相
比較結果と、前記周波数比較結果とを与えられ、前記切
替制御信号に基づき前記位相比較結果と前記周波数比較
結果のいずれかを選択して電圧信号として出力する第１
のセレクタと、前記電圧信号を与えられ、第１の電流信
号に変換して出力するチャージポンプと、前記第１の電
流信号を与えられ、低周波電圧信号を出力するループフ
ィルタと、前記低周波電圧信号を与えられ、この低周波
電圧信号に対応した周波数を持つ前記再生クロックを出
力する電圧制御発振器と、前記再生クロックと前記再生
データとを与えられ、前記再生クロックの周波数が前記
再生データの周波数に近付く方向と遠ざかる方向のいず
れにあるかを検出し、検出した方向に応じた第２の電流
信号を出力する周波数方向検出部と、前記第１のセレク
タが前記位相比較結果を選択している間、前記第２の電
流信号を前記第１の電流信号と共に前記ループフィルタ
に与え、前記第１のセレクタが前記周波数比較結果を選
択している間、前記周波数方向検出部と前記ループフィ
ルタとの接続を遮断する第２のセレクタとを備える。
【００２１】ここで、前記同期検出回路は、前記再生ク
ロックを１／２の周期に分周した第１の再生クロックを
出力する１／２分周器と、前記再生クロックと、前記第
１の再生クロックとを与えられ、前記再生クロックの位
相を所定角度シフトした第２の再生クロックを出力する
論理回路と、前記第２の再生クロックをデータ端子に入
力され、前記再生データをクロック端子に入力され、デ
ータ端子から前記第２の切替制御信号を出力するＤ型フ
リップフロップとを有するものであってもよい。
ロックを１／２の周期に分周した第１の再生クロックを
出力する１／２分周器と、前記再生クロックと、前記第
１の再生クロックとを与えられ、前記再生クロックの位
相を所定角度シフトした第２の再生クロックを出力する
論理回路と、前記第２の再生クロックをデータ端子に入
力され、前記再生データをクロック端子に入力され、デ
ータ端子から前記第２の切替制御信号を出力するＤ型フ
リップフロップとを有するものであってもよい。
【００２２】また、前記周波数方向検出部は、前記再生
クロックをデータ端子に入力され、前記再生データをク
ロック端子に入力され、前記再生クロックの周波数が前
記再生データの周波数に近付く期間と遠ざかる期間とを
示す信号をデータ端子から出力するＤ型フリップフロッ
プと、前記信号を与えられ、積分動作を行って前記第２
の電流信号に変換し、前記セレクタに出力する積分及び
電圧／電流変換器とを有するものであってもよい。
クロックをデータ端子に入力され、前記再生データをク
ロック端子に入力され、前記再生クロックの周波数が前
記再生データの周波数に近付く期間と遠ざかる期間とを
示す信号をデータ端子から出力するＤ型フリップフロッ
プと、前記信号を与えられ、積分動作を行って前記第２
の電流信号に変換し、前記セレクタに出力する積分及び
電圧／電流変換器とを有するものであってもよい。
【００２３】本発明の記録再生装置は、上記位相比較回
路と、記録媒体の表面上に記録されたデータを読取り、
再生信号を出力する磁気ヘッドと、前記再生信号を与え
られて増幅し、増幅信号を出力する再生アンプと、前記
増幅信号と前記位相同期回路が出力した前記再生クロッ
クとを与えられ、前記再生クロックを用いて前記増幅信
号から前記再生データを抽出して前記位相同期回路に出
力する信号処理回路とを備えている。
路と、記録媒体の表面上に記録されたデータを読取り、
再生信号を出力する磁気ヘッドと、前記再生信号を与え
られて増幅し、増幅信号を出力する再生アンプと、前記
増幅信号と前記位相同期回路が出力した前記再生クロッ
クとを与えられ、前記再生クロックを用いて前記増幅信
号から前記再生データを抽出して前記位相同期回路に出
力する信号処理回路とを備えている。
【００２４】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。本発明の第１の実施の形
態によるＰＬＬは第１、第２のループを有し、図１に示
されるように、基準クロックを入力される入力端子３、
第１、第２のループを選択する切替制御信号を入力され
る入力端子２、再生データを入力される入力端子１、周
波数比較器５、位相比較器群６、セレクタ７、チャージ
ポンプ８、ループフィルタ９、ＶＣＯ１０、ＶＣＯ１０
から出力される再生クロックを外部へ出力する出力端子
４、さらにパルス分配器１１を備えている。第１のルー
プは再生クロックを再生データの位相に一致させるよう
にフィードバック制御を行うループで、入力端子１及び
２、位相比較器群６、セレクタ７、チャージポンプ８、
ループフィルタ９、ＶＣＯ１０、出力端子４、パルス分
割器１１を有し、第２のループは再生クロックを基準ク
ロックの周波数に一致させるようにフィードバック制御
を行うもので、入力端子２及び３、周波数比較器５、セ
レクタ７、チャージポンプ８、ループフィルタ９、ＶＣ
Ｏ１０、出力端子４を有している。上述した図２１の位
相同期回路と比較し、二つの位相比較器を含む位相比較
器群６と、この位相比較器群６の各位相比較器に、入力
端子１から入力された再生データを分配して与えるパル
ス分配器１１とを備える点で相違する。
いて図面を参照して説明する。本発明の第１の実施の形
態によるＰＬＬは第１、第２のループを有し、図１に示
されるように、基準クロックを入力される入力端子３、
第１、第２のループを選択する切替制御信号を入力され
る入力端子２、再生データを入力される入力端子１、周
波数比較器５、位相比較器群６、セレクタ７、チャージ
ポンプ８、ループフィルタ９、ＶＣＯ１０、ＶＣＯ１０
から出力される再生クロックを外部へ出力する出力端子
４、さらにパルス分配器１１を備えている。第１のルー
プは再生クロックを再生データの位相に一致させるよう
にフィードバック制御を行うループで、入力端子１及び
２、位相比較器群６、セレクタ７、チャージポンプ８、
ループフィルタ９、ＶＣＯ１０、出力端子４、パルス分
割器１１を有し、第２のループは再生クロックを基準ク
ロックの周波数に一致させるようにフィードバック制御
を行うもので、入力端子２及び３、周波数比較器５、セ
レクタ７、チャージポンプ８、ループフィルタ９、ＶＣ
Ｏ１０、出力端子４を有している。上述した図２１の位
相同期回路と比較し、二つの位相比較器を含む位相比較
器群６と、この位相比較器群６の各位相比較器に、入力
端子１から入力された再生データを分配して与えるパル
ス分配器１１とを備える点で相違する。
【００２５】パルス分配器１１の具体的な構成を、図２
に示す。入力端子１１に再生データが入力され、この再
生データはＡＮＤ回路１６及び１７の一方の入力端子に
入力され、さらに再生データはインバータ１４により反
転されてＤ型フリップフロップ１５のクロック端子に入
力される。Ｄ型フリップフロップ１５の出力ＱはＡＮＤ
回路１６の他方の入力端子に入力され、反転出力／Ｑは
フリップフロップ１５のデータ入力端子ＤとＡＮＤ回路
１７の他方の入力端子に入力される。ＡＮＤ回路１６及
び１７の出力は、それぞれ出力端子１２及び１３を介し
て位相比較器群６へ出力される。
に示す。入力端子１１に再生データが入力され、この再
生データはＡＮＤ回路１６及び１７の一方の入力端子に
入力され、さらに再生データはインバータ１４により反
転されてＤ型フリップフロップ１５のクロック端子に入
力される。Ｄ型フリップフロップ１５の出力ＱはＡＮＤ
回路１６の他方の入力端子に入力され、反転出力／Ｑは
フリップフロップ１５のデータ入力端子ＤとＡＮＤ回路
１７の他方の入力端子に入力される。ＡＮＤ回路１６及
び１７の出力は、それぞれ出力端子１２及び１３を介し
て位相比較器群６へ出力される。
【００２６】図３に、コード列（ａ）、再生データ
（ｂ）、フリップフロップ１５の出力信号（ｃ）、ＡＮ
Ｄ回路１６及び１７の出力信号（ｄ）（ｅ）の波形を示
す。入力端子１１から入力された再生データ（ｂ）は、
ＡＮＤ回路１６及び１７から交互に分配されて出力され
る。
（ｂ）、フリップフロップ１５の出力信号（ｃ）、ＡＮ
Ｄ回路１６及び１７の出力信号（ｄ）（ｅ）の波形を示
す。入力端子１１から入力された再生データ（ｂ）は、
ＡＮＤ回路１６及び１７から交互に分配されて出力され
る。
【００２７】図４に位相比較群６の構成を示す。この位
相比較器群６は、分配された再生データを交互に入力さ
れる入力端子２１及び３１、位相比較器２０及び３０、
出力端子２２及び２３、３２及び３３、ＶＣＯ１０から
の出力を入力される入力端子４１を備えている。位相比
較器２０及び３０の構成は同一であり、それぞれＤ型フ
リップフロップ２４〜２６、ＡＮＤ回路２７及び２８を
有している。位相比較器２０を例にとると、フリップフ
ロップ２４はデータ端子Ｄに電源電圧ＶDDを入力され、
クロック端子に再生データ（ｂ１）を入力され、リセッ
ト端子／Ｒにフリップフロップ２５の反転出力／Ｑを入
力され、出力Ｑがフリップフロップ２５のデータ端子Ｄ
とＡＮＤ回路２７の一方の入力端子とに入力される。フ
リップフロップ２５は、クロック端子にＶＣＯ１０から
出力された再生クロックを入力され、リセット端子／Ｒ
にフリップフロップ２６の反転出力／Ｑを入力され、出
力ＱがＡＮＤ回路２８の一方の入力端子とフリップフロ
ップ２６のデータ端子Ｄとに入力され、反転出力／Ｑが
ＡＮＤ回路２７の他方の入力端子に入力される。フリッ
プフロップ２６は、クロック端子にＶＣＯ１０の出力が
インバータ４２により反転されて入力され、反転出力／
ＱがＡＮＤ回路２８の他方の入力端子に入力される。
相比較器群６は、分配された再生データを交互に入力さ
れる入力端子２１及び３１、位相比較器２０及び３０、
出力端子２２及び２３、３２及び３３、ＶＣＯ１０から
の出力を入力される入力端子４１を備えている。位相比
較器２０及び３０の構成は同一であり、それぞれＤ型フ
リップフロップ２４〜２６、ＡＮＤ回路２７及び２８を
有している。位相比較器２０を例にとると、フリップフ
ロップ２４はデータ端子Ｄに電源電圧ＶDDを入力され、
クロック端子に再生データ（ｂ１）を入力され、リセッ
ト端子／Ｒにフリップフロップ２５の反転出力／Ｑを入
力され、出力Ｑがフリップフロップ２５のデータ端子Ｄ
とＡＮＤ回路２７の一方の入力端子とに入力される。フ
リップフロップ２５は、クロック端子にＶＣＯ１０から
出力された再生クロックを入力され、リセット端子／Ｒ
にフリップフロップ２６の反転出力／Ｑを入力され、出
力ＱがＡＮＤ回路２８の一方の入力端子とフリップフロ
ップ２６のデータ端子Ｄとに入力され、反転出力／Ｑが
ＡＮＤ回路２７の他方の入力端子に入力される。フリッ
プフロップ２６は、クロック端子にＶＣＯ１０の出力が
インバータ４２により反転されて入力され、反転出力／
ＱがＡＮＤ回路２８の他方の入力端子に入力される。
【００２８】図５に、この位相比較器群６における各信
号の波形を示す。入力端子２１及び３１に交互に分配さ
れた再生データ（ｂ１）（ｂ２）が入力され、入力端子
４１にＶＣＯ１０の出力が入力されると、位相比較器２
０の出力端子２２及び２３から位相比較器２０に入力さ
れた再生データ（ｂ１）に関する位相遅れ量と基準量と
が出力され、位相比較器３０の出力端子３２及び３３か
ら位相比較器３０に入力された再生データ（ｂ２）に関
する位相遅れ量と基準量とが出力される。ここで、再生
データ（ｂ１）（ｂ２）の一周期はコード列の一周期Ｔ
と一致しており、位相遅れ量及び基準量のパルス幅は再
生クロック（ｆ）のパルス幅（１／２・Ｔ）と一致して
いる。図２２に示された従来の位相比較器１７６では、
図２３に示されたように再生データの一周期はコード列
の１／２・Ｔに相当し、位相遅れ量及び基準量のパルス
幅はコード列の１／４・Ｔであった。従って、本実施の
形態では再生クロックの周期が従来よりも２倍に大きい
ことがわかる。これは、再生データを二つの位相比較器
２０及び３０に分配し、隣接する再生データが同一の位
相比較器に連続して入力されず、再生データの周期を２
倍にとることができるためである。
号の波形を示す。入力端子２１及び３１に交互に分配さ
れた再生データ（ｂ１）（ｂ２）が入力され、入力端子
４１にＶＣＯ１０の出力が入力されると、位相比較器２
０の出力端子２２及び２３から位相比較器２０に入力さ
れた再生データ（ｂ１）に関する位相遅れ量と基準量と
が出力され、位相比較器３０の出力端子３２及び３３か
ら位相比較器３０に入力された再生データ（ｂ２）に関
する位相遅れ量と基準量とが出力される。ここで、再生
データ（ｂ１）（ｂ２）の一周期はコード列の一周期Ｔ
と一致しており、位相遅れ量及び基準量のパルス幅は再
生クロック（ｆ）のパルス幅（１／２・Ｔ）と一致して
いる。図２２に示された従来の位相比較器１７６では、
図２３に示されたように再生データの一周期はコード列
の１／２・Ｔに相当し、位相遅れ量及び基準量のパルス
幅はコード列の１／４・Ｔであった。従って、本実施の
形態では再生クロックの周期が従来よりも２倍に大きい
ことがわかる。これは、再生データを二つの位相比較器
２０及び３０に分配し、隣接する再生データが同一の位
相比較器に連続して入力されず、再生データの周期を２
倍にとることができるためである。
【００２９】図６に、位相比較器群６の出力端子２２及
び２３、３２及び３３からそれぞれ出力された位相遅れ
量及び基準量を入力される入力端子５１〜５４と、スイ
ッチング素子ＳＷ１〜ＳＷ４と、定電流源Ｉ１〜Ｉ４と
を有するチャージポンプ８、容量Ｃ１と抵抗Ｒ１とを有
するループフィルタ９、ＶＣＯ１０及び出力端子４を示
す。チャージポンプ８は、電源電圧ＶDD端子と接地端子
との間に定電流源Ｉ１、スイッチング素子ＳＷ１及びＳ
Ｗ２、定電流源Ｉ２が直列に接続されて第１の系統が構
成され、これと並列に、電源電圧ＶDD端子と接地端子と
の間に定電流源Ｉ３、スイッチング素子ＳＷ３及びＳＷ
４、定電流源Ｉ４が直列に接続されて第２の系統が構成
されている。スイッチング素子ＳＷ１とＳＷ２との接続
ノードと、スイッチング素子ＳＷ３とＳＷ４との接続ノ
ードは、共に出力ノードＮＤ１に接続されている。第１
の系統は、位相比較器２０の出力に応じて充放電動作を
行い、第２の系統は位相比較器３０の出力に応じて充放
電動作を行う。
び２３、３２及び３３からそれぞれ出力された位相遅れ
量及び基準量を入力される入力端子５１〜５４と、スイ
ッチング素子ＳＷ１〜ＳＷ４と、定電流源Ｉ１〜Ｉ４と
を有するチャージポンプ８、容量Ｃ１と抵抗Ｒ１とを有
するループフィルタ９、ＶＣＯ１０及び出力端子４を示
す。チャージポンプ８は、電源電圧ＶDD端子と接地端子
との間に定電流源Ｉ１、スイッチング素子ＳＷ１及びＳ
Ｗ２、定電流源Ｉ２が直列に接続されて第１の系統が構
成され、これと並列に、電源電圧ＶDD端子と接地端子と
の間に定電流源Ｉ３、スイッチング素子ＳＷ３及びＳＷ
４、定電流源Ｉ４が直列に接続されて第２の系統が構成
されている。スイッチング素子ＳＷ１とＳＷ２との接続
ノードと、スイッチング素子ＳＷ３とＳＷ４との接続ノ
ードは、共に出力ノードＮＤ１に接続されている。第１
の系統は、位相比較器２０の出力に応じて充放電動作を
行い、第２の系統は位相比較器３０の出力に応じて充放
電動作を行う。
【００３０】位相比較器２０の出力端子２２から出力さ
れた位相遅れ量が入力端子５１に入力されるとスイッチ
ング素子ＳＷ１が閉じてスイッチング素子ＳＷ２は開い
た状態を保ち、ノードＮＤ１を介してチャージポンプ９
の容量Ｃ１が充電される。位相比較器２０の出力端子２
３から出力された基準量が入力端子５２に入力されると
スイッチング素子ＳＷ１が開きスイッチング素子ＳＷ２
は閉じて、ノードＮＤ１を介してチャージポンプ９の容
量Ｃ１が放電される。次に、位相比較器３０の出力端子
３２から出力された位相遅れ量が入力端子５３に入力さ
れるとスイッチング素子ＳＷ３が閉じてスイッチング素
子ＳＷ４は開いた状態となり、ノードＮＤ１を介してチ
ャージポンプ９の容量Ｃ１が充電される。位相比較器３
０の出力端子３３から出力された基準量が入力端子５４
に入力されるとスイッチング素子ＳＷ３が開きスイッチ
ング素子ＳＷ４は閉じて、ノードＮＤ１を介してチャー
ジポンプ９の容量Ｃ１が放電される。このようにして、
隣接する再生データが交互に位相比較器２０、３０に与
えられ、それぞれの出力が第１、第２の系統に与えられ
て交互にチャージポンプ９の容量Ｃ１が充放電される。
チャージポンプ９の容量Ｃ１の充電量により出力ノード
ＮＤ１の電位が確定し、この電位に応じてＶＣＯ１０の
発振周波数が決定される。
れた位相遅れ量が入力端子５１に入力されるとスイッチ
ング素子ＳＷ１が閉じてスイッチング素子ＳＷ２は開い
た状態を保ち、ノードＮＤ１を介してチャージポンプ９
の容量Ｃ１が充電される。位相比較器２０の出力端子２
３から出力された基準量が入力端子５２に入力されると
スイッチング素子ＳＷ１が開きスイッチング素子ＳＷ２
は閉じて、ノードＮＤ１を介してチャージポンプ９の容
量Ｃ１が放電される。次に、位相比較器３０の出力端子
３２から出力された位相遅れ量が入力端子５３に入力さ
れるとスイッチング素子ＳＷ３が閉じてスイッチング素
子ＳＷ４は開いた状態となり、ノードＮＤ１を介してチ
ャージポンプ９の容量Ｃ１が充電される。位相比較器３
０の出力端子３３から出力された基準量が入力端子５４
に入力されるとスイッチング素子ＳＷ３が開きスイッチ
ング素子ＳＷ４は閉じて、ノードＮＤ１を介してチャー
ジポンプ９の容量Ｃ１が放電される。このようにして、
隣接する再生データが交互に位相比較器２０、３０に与
えられ、それぞれの出力が第１、第２の系統に与えられ
て交互にチャージポンプ９の容量Ｃ１が充放電される。
チャージポンプ９の容量Ｃ１の充電量により出力ノード
ＮＤ１の電位が確定し、この電位に応じてＶＣＯ１０の
発振周波数が決定される。
【００３１】ここで、本実施の形態では二つの位相比較
器２０及び３０の出力に対応して、チャージポンプを二
つの系統に分けてループフィルタ９の容量Ｃ１の充放電
を行っている。しかし、位相比較器２０及び３０の出力
を論理回路を用いて一つに纏めて容量Ｃ１の充放電を行
ってもよい。
器２０及び３０の出力に対応して、チャージポンプを二
つの系統に分けてループフィルタ９の容量Ｃ１の充放電
を行っている。しかし、位相比較器２０及び３０の出力
を論理回路を用いて一つに纏めて容量Ｃ１の充放電を行
ってもよい。
【００３２】上述したように、再生データはノイズ等が
原因で時間軸方向に揺らぎを生じる。しかし、本実施の
形態では、この揺らぎの許容範囲ＴＶがコード列の一周
期Ｔと同じ大きさを有する。従って、図２２に示された
従来の位相比較器１７６の揺らぎの許容範囲ＴＶがコー
ド列の１／２・Ｔであるのに対し、本実施の形態によれ
ば２倍の許容範囲を有することができ、耐雑音性が向上
する。
原因で時間軸方向に揺らぎを生じる。しかし、本実施の
形態では、この揺らぎの許容範囲ＴＶがコード列の一周
期Ｔと同じ大きさを有する。従って、図２２に示された
従来の位相比較器１７６の揺らぎの許容範囲ＴＶがコー
ド列の１／２・Ｔであるのに対し、本実施の形態によれ
ば２倍の許容範囲を有することができ、耐雑音性が向上
する。
【００３３】本実施の形態では、位相比較器群６を二つ
の位相比較器２０及び３０で構成し、パルス分配器１１
で再生データを各位相比較器２０及び３０に交互に分配
している。しかし、位相比較器群６を３以上の位相比較
器で構成し、パルス分配器１１で順に再生データを分配
してもよい。位相比較器をｎ（ｎは２以上の整数）個備
えて交互に再生データを分配する場合は、再生データの
周期を図２２の位相比較器１７６よりもｎ倍の大きさに
とることができる。位相比較器郡６をｎ個の位相比較器
で構成した場合は、チャージポンプをｎ系統設けてルー
プフィルタの容量の充放電を行ってもよく、あるいはｎ
個の位相比較器の出力を論理回路で一つに纏めて一系統
のチャージポンプで充放電を行ってもよい。
の位相比較器２０及び３０で構成し、パルス分配器１１
で再生データを各位相比較器２０及び３０に交互に分配
している。しかし、位相比較器群６を３以上の位相比較
器で構成し、パルス分配器１１で順に再生データを分配
してもよい。位相比較器をｎ（ｎは２以上の整数）個備
えて交互に再生データを分配する場合は、再生データの
周期を図２２の位相比較器１７６よりもｎ倍の大きさに
とることができる。位相比較器郡６をｎ個の位相比較器
で構成した場合は、チャージポンプをｎ系統設けてルー
プフィルタの容量の充放電を行ってもよく、あるいはｎ
個の位相比較器の出力を論理回路で一つに纏めて一系統
のチャージポンプで充放電を行ってもよい。
【００３４】本発明の第２の実施の形態によるＰＬＬ
は、図７に示されるような構成を備えている。このＰＬ
Ｌは、再生データを入力される入力端子６２、位相比較
器６９、チャージポンプ７０、加算器７１、ループフィ
ルタ７２、ＶＣＯ７３を有する第１のループと、基準ク
ロックを入力される入力端子６１、周波数検出器６４及
び６５、周波数比較器６６、特性設定器６７、チャージ
ポンプ６８、加算器７１、ループフィルタ７２、ＶＣＯ
７３を有する第２のループとが合成された構成を有して
いる。
は、図７に示されるような構成を備えている。このＰＬ
Ｌは、再生データを入力される入力端子６２、位相比較
器６９、チャージポンプ７０、加算器７１、ループフィ
ルタ７２、ＶＣＯ７３を有する第１のループと、基準ク
ロックを入力される入力端子６１、周波数検出器６４及
び６５、周波数比較器６６、特性設定器６７、チャージ
ポンプ６８、加算器７１、ループフィルタ７２、ＶＣＯ
７３を有する第２のループとが合成された構成を有して
いる。
【００３５】第１のループでは、入力端子６２より入力
された再生データと、ＶＣＯ７３から出力された再生ク
ロックとが位相比較器６９に入力され、位相を比較した
結果としてパルス幅を示す信号が出力される。図８に、
この再生データ（ｂ）と再生クロック（ｆ）、さらに位
相比較器６９により１／２に分周された分周クロック
（ｋ）、パルス幅信号（ｍ）及び（ｎ）の波形を示す。
パルス幅信号（ｍ）は再生データ（ｂ）の立上がりから
再生クロック（ｆ）の立上がりまでのパルス幅を示し、
パルス幅信号（ｎ）は再生クロック（ｆ）と同一のパル
ス幅を示す信号である。このパルス幅信号（ｍ）とパル
ス幅信号（ｎ）のパルス幅の差は位相差を示しており、
それぞれチャージポンプ７０に与えられる。チャージポ
ンプ７０にこのパルス信号（ｍ）及び（ｎ）が与えられ
ると、電圧−電流変換が行われて電流信号に変換され、
加算器７１を経てループフィルタ７２に入力される。
された再生データと、ＶＣＯ７３から出力された再生ク
ロックとが位相比較器６９に入力され、位相を比較した
結果としてパルス幅を示す信号が出力される。図８に、
この再生データ（ｂ）と再生クロック（ｆ）、さらに位
相比較器６９により１／２に分周された分周クロック
（ｋ）、パルス幅信号（ｍ）及び（ｎ）の波形を示す。
パルス幅信号（ｍ）は再生データ（ｂ）の立上がりから
再生クロック（ｆ）の立上がりまでのパルス幅を示し、
パルス幅信号（ｎ）は再生クロック（ｆ）と同一のパル
ス幅を示す信号である。このパルス幅信号（ｍ）とパル
ス幅信号（ｎ）のパルス幅の差は位相差を示しており、
それぞれチャージポンプ７０に与えられる。チャージポ
ンプ７０にこのパルス信号（ｍ）及び（ｎ）が与えられ
ると、電圧−電流変換が行われて電流信号に変換され、
加算器７１を経てループフィルタ７２に入力される。
【００３６】図９に、チャージポンプ７０とループフィ
ルタ７２の具体的な回路構成を示す。入力端子８１及び
８２に、上記パルス幅信号（ｍ）及び（ｎ）が入力され
る。電源電圧ＶDD端子と接地端子との間に、定電流源Ｉ
１１、スイッチング素子ＳＷ１１及びＳＷ１２、定電流
源Ｉ１２が直列に接続されている。スイッチング素子Ｓ
Ｗ１１はパルス幅信号（ｍ）がハイレベルのときオンし
ロウレベルのときオフし、スイッチング素子ＳＷ１２は
パルス幅信号（ｎ）がハイレベルのときオンしロウレベ
ルのときオフする。スイッチング素子ＳＷ１１とＳＷ１
２との接続ノードはノードＮＤ２に接続され、このノー
ドＮＤ２はループフィルタ７２の入力端子及び出力端子
８３に接続されている。ここで、パルス幅信号（ｍ）と
（ｎ）は同時にオンすることはない。パルス幅信号
（ｍ）及び（ｎ）がスイッチング素子ＳＷ１１及びＳＷ
１２にそれぞれ入力され、それぞれの幅に対応する時間
オンし、電流信号に変換されてノードＮＤ２より出力さ
れる。
ルタ７２の具体的な回路構成を示す。入力端子８１及び
８２に、上記パルス幅信号（ｍ）及び（ｎ）が入力され
る。電源電圧ＶDD端子と接地端子との間に、定電流源Ｉ
１１、スイッチング素子ＳＷ１１及びＳＷ１２、定電流
源Ｉ１２が直列に接続されている。スイッチング素子Ｓ
Ｗ１１はパルス幅信号（ｍ）がハイレベルのときオンし
ロウレベルのときオフし、スイッチング素子ＳＷ１２は
パルス幅信号（ｎ）がハイレベルのときオンしロウレベ
ルのときオフする。スイッチング素子ＳＷ１１とＳＷ１
２との接続ノードはノードＮＤ２に接続され、このノー
ドＮＤ２はループフィルタ７２の入力端子及び出力端子
８３に接続されている。ここで、パルス幅信号（ｍ）と
（ｎ）は同時にオンすることはない。パルス幅信号
（ｍ）及び（ｎ）がスイッチング素子ＳＷ１１及びＳＷ
１２にそれぞれ入力され、それぞれの幅に対応する時間
オンし、電流信号に変換されてノードＮＤ２より出力さ
れる。
【００３７】ループフィルタ７２は、ノードＮＤ２と接
地端子との間に直列に接続された抵抗Ｒ１１と容量Ｃ１
１とを有し、ノードＮＤ２より与えられた電流信号に従
って容量Ｃ１１が充放電される。これにより、ループフ
ィルタ７２から低周波成分の電圧信号が出力されて、出
力端子８３を介してＶＣＯ７３に入力される。これによ
り、ＶＣＯ７３から出力される再生クロック（ｆ）は、
再生データ（ｂ）と位相が一致するようにフィードバッ
ク制御が行われる。
地端子との間に直列に接続された抵抗Ｒ１１と容量Ｃ１
１とを有し、ノードＮＤ２より与えられた電流信号に従
って容量Ｃ１１が充放電される。これにより、ループフ
ィルタ７２から低周波成分の電圧信号が出力されて、出
力端子８３を介してＶＣＯ７３に入力される。これによ
り、ＶＣＯ７３から出力される再生クロック（ｆ）は、
再生データ（ｂ）と位相が一致するようにフィードバッ
ク制御が行われる。
【００３８】ところが、上記第１のループのフィードバ
ック制御のみでは、ＶＣＯ７３の出力した再生クロック
の周波数と再生データの周波数とが一致していなくと
も、例えば両者が公倍数の関係にあるときのように、チ
ャージポンプ７０における充電時間と放電時間とが一致
して疑似的にロックした状態となる場合が多い。そこ
で、本実施の形態では第２のループを用いて、再生クロ
ックの周波数が基準クロックの一定範囲内に収まり、疑
似ロック状態に陥ることなく両者の周波数及び位相が一
致するようにしている。
ック制御のみでは、ＶＣＯ７３の出力した再生クロック
の周波数と再生データの周波数とが一致していなくと
も、例えば両者が公倍数の関係にあるときのように、チ
ャージポンプ７０における充電時間と放電時間とが一致
して疑似的にロックした状態となる場合が多い。そこ
で、本実施の形態では第２のループを用いて、再生クロ
ックの周波数が基準クロックの一定範囲内に収まり、疑
似ロック状態に陥ることなく両者の周波数及び位相が一
致するようにしている。
【００３９】第２のループにおいて、入力端子６１に基
準クロックが入力されて周波数検出器６４に与えられ、
ＶＣＯ６３から再生クロックが出力されて周波数検出器
６５に与えられる。図１０に、基準クロック（ｂ）と再
生クロック（ｆ）の波形を示す。基準クロック（ｂ）の
周期はＴ１であり、再生クロック（ｆ）の周期はＴ１よ
りも長い周期Ｔ２であり、再生クロック（ｆ）の方が周
波数が低い状態にあるとする。
準クロックが入力されて周波数検出器６４に与えられ、
ＶＣＯ６３から再生クロックが出力されて周波数検出器
６５に与えられる。図１０に、基準クロック（ｂ）と再
生クロック（ｆ）の波形を示す。基準クロック（ｂ）の
周期はＴ１であり、再生クロック（ｆ）の周期はＴ１よ
りも長い周期Ｔ２であり、再生クロック（ｆ）の方が周
波数が低い状態にあるとする。
【００４０】基準クロック（ｂ）が周波数検出器６４に
入力されるとこの周波数が周波数検出器６４により検出
され、ＶＣＯ７３が出力した再生クロック（ｆ）が周波
数検出器６５に入力されると、この周波数が周波数検出
器６５により検出される。具体的には、周波数検出器６
４に基準クロック（ｂ）が入力されると、基準クロック
（ｂ）がハイレベルの間内蔵する容量が一定の電流によ
り充電されて、容量の出力電位が図１０に実線９１とし
て示されたように上昇し、基準クロック（ｂ）がロウレ
ベルになると放電される。同様に、周波数検出器６５に
再生クロック（ｆ）が入力されると、再生クロック
（ｆ）がハイレベルの間内蔵する容量が一定の電流によ
り充電され、容量の出力電位が図１０の点線９２として
示されたように上昇し、基準クロック（ｂ）がロウレベ
ルになると放電される。
入力されるとこの周波数が周波数検出器６４により検出
され、ＶＣＯ７３が出力した再生クロック（ｆ）が周波
数検出器６５に入力されると、この周波数が周波数検出
器６５により検出される。具体的には、周波数検出器６
４に基準クロック（ｂ）が入力されると、基準クロック
（ｂ）がハイレベルの間内蔵する容量が一定の電流によ
り充電されて、容量の出力電位が図１０に実線９１とし
て示されたように上昇し、基準クロック（ｂ）がロウレ
ベルになると放電される。同様に、周波数検出器６５に
再生クロック（ｆ）が入力されると、再生クロック
（ｆ）がハイレベルの間内蔵する容量が一定の電流によ
り充電され、容量の出力電位が図１０の点線９２として
示されたように上昇し、基準クロック（ｂ）がロウレベ
ルになると放電される。
【００４１】このような実線９１及び点線９２で示され
た周波数検出器６４及び６５の出力が周波数比較器６６
に入力されると、基準クロック（ｂ）と再生クロック
（ｆ）との周波数の比較が行われる。具体的には、図１
０において、周波数検出器６４及び６５の出力が周波数
比較器６６に入力されると、実線９１のピーク電圧ＶＰ
１と点線９２のピーク電圧ＶＰ２との電位差差ＤＩＦが
検出される。それぞれのピーク電圧ＶＰ１及びＶＰ２は
基準クロック（ｂ）及び再生クロック（ｆ）の周波数に
反比例する関係にあり、周波数が電圧に変換されたもの
となっている。従って、このピーク電圧ＶＰ１とＶＰ２
との電位差ＤＩＦは、基準クロック（ｂ）と再生クロッ
ク（ｆ）の周波数差を示すものとなる。
た周波数検出器６４及び６５の出力が周波数比較器６６
に入力されると、基準クロック（ｂ）と再生クロック
（ｆ）との周波数の比較が行われる。具体的には、図１
０において、周波数検出器６４及び６５の出力が周波数
比較器６６に入力されると、実線９１のピーク電圧ＶＰ
１と点線９２のピーク電圧ＶＰ２との電位差差ＤＩＦが
検出される。それぞれのピーク電圧ＶＰ１及びＶＰ２は
基準クロック（ｂ）及び再生クロック（ｆ）の周波数に
反比例する関係にあり、周波数が電圧に変換されたもの
となっている。従って、このピーク電圧ＶＰ１とＶＰ２
との電位差ＤＩＦは、基準クロック（ｂ）と再生クロッ
ク（ｆ）の周波数差を示すものとなる。
【００４２】この電位差ＤＩＦが周波数比較器６６から
出力されて特性設定器６７に入力されると、電位差ＤＩ
Ｆと所定値との比較が行われる。図１１に、周波数比較
器６６の出力を実線１０３に示し、比較すべき所定値を
±Δｆとして示す。周波数比較器６から出力された電圧
差ＤＩＦは、実線１０３のように周波数差と比例関係に
ある。電圧差ＤＩＦの絶対値と所定値Δｆとを比較し、
電圧差ＤＩＦが所定値Δｆより大きい範囲は±Ｖ１で一
定であり、所定値Δｆ以内では０Ｖである実線１０２に
示されたような電圧信号に変換する。即ち、特性設定器
６７は、実線１０３に示されるような線形の入力電圧
を、実線１０２に示されるような非線形の出力電圧に特
性変換を行うことで、周波数差と所定値との比較結果を
出力する。
出力されて特性設定器６７に入力されると、電位差ＤＩ
Ｆと所定値との比較が行われる。図１１に、周波数比較
器６６の出力を実線１０３に示し、比較すべき所定値を
±Δｆとして示す。周波数比較器６から出力された電圧
差ＤＩＦは、実線１０３のように周波数差と比例関係に
ある。電圧差ＤＩＦの絶対値と所定値Δｆとを比較し、
電圧差ＤＩＦが所定値Δｆより大きい範囲は±Ｖ１で一
定であり、所定値Δｆ以内では０Ｖである実線１０２に
示されたような電圧信号に変換する。即ち、特性設定器
６７は、実線１０３に示されるような線形の入力電圧
を、実線１０２に示されるような非線形の出力電圧に特
性変換を行うことで、周波数差と所定値との比較結果を
出力する。
【００４３】実線１０２に示されたような電圧が特性設
定器６７から出力されると、チャージポンプ６８は入力
された電圧信号を電流信号に変換して出力する。実線１
０２において、周波数差が所定値±Δｆ以内にある場合
は特性設定器６７の出力電圧は０Ｖであるため充放電は
行わない。従って、この場合は第２のループは開放され
た状態となり、上記第１のループのみによってフィード
バック制御が行われる。周波数差が所定値±Δｆを超え
る場合は、特性設定器６７の出力電圧は±Ｖ１となり、
チャージポンプ６８において電圧／電流変換が行われ、
電流信号が出力される。この場合は、第２のループは動
作状態となり、上記第１のループにおけるチャージポン
プ７０から出力された電流信号に、第２のループからの
出力電流が加算器７１によって加算され合成される。こ
の合成された電流信号がループフィルタ７２に与えられ
て内蔵する容量が充放電され、チャージポンプ７０及び
６８から与えられた電流信号の高周波成分が除去され低
周波の電圧信号に変換されてＶＣＯ７３に入力される。
ＶＣＯ７３は、この電圧信号のレベルに応じた周波数を
持つ再生クロックを生成し、出力端子６３より外部に出
力し、さらには周波数検出器６５と位相比較器６９とに
出力する。
定器６７から出力されると、チャージポンプ６８は入力
された電圧信号を電流信号に変換して出力する。実線１
０２において、周波数差が所定値±Δｆ以内にある場合
は特性設定器６７の出力電圧は０Ｖであるため充放電は
行わない。従って、この場合は第２のループは開放され
た状態となり、上記第１のループのみによってフィード
バック制御が行われる。周波数差が所定値±Δｆを超え
る場合は、特性設定器６７の出力電圧は±Ｖ１となり、
チャージポンプ６８において電圧／電流変換が行われ、
電流信号が出力される。この場合は、第２のループは動
作状態となり、上記第１のループにおけるチャージポン
プ７０から出力された電流信号に、第２のループからの
出力電流が加算器７１によって加算され合成される。こ
の合成された電流信号がループフィルタ７２に与えられ
て内蔵する容量が充放電され、チャージポンプ７０及び
６８から与えられた電流信号の高周波成分が除去され低
周波の電圧信号に変換されてＶＣＯ７３に入力される。
ＶＣＯ７３は、この電圧信号のレベルに応じた周波数を
持つ再生クロックを生成し、出力端子６３より外部に出
力し、さらには周波数検出器６５と位相比較器６９とに
出力する。
【００４４】このように、本実施の形態は第１のループ
と第２のループとが合成されており、第２のループによ
ってＶＣＯ７３が出力した再生クロックの周波数を、基
準クロックの周波数近傍に引き込むことができる。この
ため、媒体に欠陥等が存在し再生データに欠落が生じて
も、確実に再生データと同期した再生クロックを出力す
ることが可能である。
と第２のループとが合成されており、第２のループによ
ってＶＣＯ７３が出力した再生クロックの周波数を、基
準クロックの周波数近傍に引き込むことができる。この
ため、媒体に欠陥等が存在し再生データに欠落が生じて
も、確実に再生データと同期した再生クロックを出力す
ることが可能である。
【００４５】第３の実施の形態によるＰＬＬについて説
明する。図２４を用いて上述したように、従来のＰＬＬ
では、第２のループを作動させている間は再生クロック
が基準クロックに同期するが、第２のループから第１の
ループに切り換えた後再生クロックが再生データに同期
せずに、チャージポンプの出力電圧が波状に変化する現
象が起こっていた。ここで、チャージポンプの出力電圧
の波形を調べると、以下のようなことが発見された。図
２５（ａ）に示されたように、基準クロックの周波数が
再生データの周波数よりも高い場合、第１のループが作
動しているときは実線Ｌ１で示されたように、チャージ
ポンプの出力波形は非対象となり、第１のループが作動
していないときは点線Ｌ２のように対象形となる。図２
５（ｂ）に示されたように、基準クロックの周波数が再
生データの周波数よりも低い場合は、第１のループが作
動しているときは実線Ｌ３で示されたようにチャージポ
ンプの出力波形は非対象となり、第１のループが作動し
ていないときは点線Ｌ４のように対象形となる。ここ
で、フィードバック制御の帰還がかかっているときに非
対象な波形となる原因は、再生クロックの周波数を再生
データの周波数に近付けようとする方向では早く変化
し、逆に遠ざかる方向では遅く変化することにある。そ
こで、本実施の形態では、チャージポンプの非対象な出
力波形から、再生クロックの周波数が再生データの周波
数に近付こうとしているのか、遠ざかろうとしているの
かを検出し、ジッタ等を悪化させることなく位相同期可
能な範囲を拡大させるようにしている。
明する。図２４を用いて上述したように、従来のＰＬＬ
では、第２のループを作動させている間は再生クロック
が基準クロックに同期するが、第２のループから第１の
ループに切り換えた後再生クロックが再生データに同期
せずに、チャージポンプの出力電圧が波状に変化する現
象が起こっていた。ここで、チャージポンプの出力電圧
の波形を調べると、以下のようなことが発見された。図
２５（ａ）に示されたように、基準クロックの周波数が
再生データの周波数よりも高い場合、第１のループが作
動しているときは実線Ｌ１で示されたように、チャージ
ポンプの出力波形は非対象となり、第１のループが作動
していないときは点線Ｌ２のように対象形となる。図２
５（ｂ）に示されたように、基準クロックの周波数が再
生データの周波数よりも低い場合は、第１のループが作
動しているときは実線Ｌ３で示されたようにチャージポ
ンプの出力波形は非対象となり、第１のループが作動し
ていないときは点線Ｌ４のように対象形となる。ここ
で、フィードバック制御の帰還がかかっているときに非
対象な波形となる原因は、再生クロックの周波数を再生
データの周波数に近付けようとする方向では早く変化
し、逆に遠ざかる方向では遅く変化することにある。そ
こで、本実施の形態では、チャージポンプの非対象な出
力波形から、再生クロックの周波数が再生データの周波
数に近付こうとしているのか、遠ざかろうとしているの
かを検出し、ジッタ等を悪化させることなく位相同期可
能な範囲を拡大させるようにしている。
【００４６】図１２の周波数方向検出部１２０は、Ｄ型
フリップフロップ１２１と、積分器１２２と、容量Ｃ２
１と、電圧／電流変換器１２３とを有している。Ｄ型フ
リップフロップ１２１は、データ端子Ｄに再生クロック
を入力され、クロック端子ＣＫに再生データを入力さ
れ、出力端子Ｑからの出力を積分器１２２に与える。積
分器１２２は、フリップフロップ１２１から出力された
電圧を容量Ｃ２１へ充電し、低周波電圧に変換した後、
電圧／電流変換器１２３に出力する。電圧／電流変換器
１２３は、与えられた電圧信号を電流信号に変換し、セ
レクタ１２４を介してループフィルタ１１７に与える。
これにより、ループフィルタ６にはチャージポンプ１１
６からの出力電流と電圧／電流変換器１２３からの出力
電流とが加算されて入力され、充放電が行われることに
なる。ここで、セレクタ１１９とセレクタ１２４とは連
動して接続が切り換わる。第１のループが選択されてい
るとき、即ち再生データが入力端子１１２に入力されて
いる期間は、セレクタ１１９は位相比較器１１５の出力
をチャージポンプ１１６に与え、セレクタ１２４は周波
数方向検出回路部１２０の出力をループフィルタ１１７
に与えるように切り換わる。第２のループが選択されて
いるとき、即ち再生データの替わりに基準クロックが入
力端子１１２に入力されているときは、セレクタ１１９
は周波数比較器１１４の出力をチャージポンプ１１６に
与えて、セレクタ１２４は周波数方向検出部１２０の出
力端子とループフィルタ１１７の入力端子との接続を遮
断する。
フリップフロップ１２１と、積分器１２２と、容量Ｃ２
１と、電圧／電流変換器１２３とを有している。Ｄ型フ
リップフロップ１２１は、データ端子Ｄに再生クロック
を入力され、クロック端子ＣＫに再生データを入力さ
れ、出力端子Ｑからの出力を積分器１２２に与える。積
分器１２２は、フリップフロップ１２１から出力された
電圧を容量Ｃ２１へ充電し、低周波電圧に変換した後、
電圧／電流変換器１２３に出力する。電圧／電流変換器
１２３は、与えられた電圧信号を電流信号に変換し、セ
レクタ１２４を介してループフィルタ１１７に与える。
これにより、ループフィルタ６にはチャージポンプ１１
６からの出力電流と電圧／電流変換器１２３からの出力
電流とが加算されて入力され、充放電が行われることに
なる。ここで、セレクタ１１９とセレクタ１２４とは連
動して接続が切り換わる。第１のループが選択されてい
るとき、即ち再生データが入力端子１１２に入力されて
いる期間は、セレクタ１１９は位相比較器１１５の出力
をチャージポンプ１１６に与え、セレクタ１２４は周波
数方向検出回路部１２０の出力をループフィルタ１１７
に与えるように切り換わる。第２のループが選択されて
いるとき、即ち再生データの替わりに基準クロックが入
力端子１１２に入力されているときは、セレクタ１１９
は周波数比較器１１４の出力をチャージポンプ１１６に
与えて、セレクタ１２４は周波数方向検出部１２０の出
力端子とループフィルタ１１７の入力端子との接続を遮
断する。
【００４７】このような構成を備えた本実施の形態の動
作について述べる。基準クロックの周波数が再生データ
の周波数よりも高い場合は、チャージポンプの出力電圧
は図１３に示されるような時間Ｔ１１及び時間Ｔ１２を
有する非対象の波形となる。ここで、時間Ｔ１１は充電
時間に相当し、時間Ｔ１２は放電時間に相当する。フリ
ップフロップ１２１に、再生クロック及び再生データが
入力されると、図１３に示されるように出力端子Ｑから
時間Ｔ１１の間ハイレベルになる充電信号が出力され、
反転出力端子／Ｑからは時間Ｔ１２の間ハイレベルにな
る放電信号が出力される。即ち、充電時間と放電時間と
が取り出される。この充電信号及び／又は放電信号が積
分器１２２に入力され、積分器１２２と電圧／電流変換
器１２３を介してチャージポンプ１１６からの電流信号
に重畳させる。この場合は、基準クロックの周波数が再
生データよりも高いので、放電時間を長くとるような電
流信号が電圧／電流変換器１２３から出力され、チャー
ジポンプ１１６に重畳され、ループフィルタ１１７での
放電時間が充電時間よりも長くなる。これにより、本実
施の形態によれば再生クロックを再生データに一致させ
ることが可能な引き込み範囲が従来よりも拡大される。
作について述べる。基準クロックの周波数が再生データ
の周波数よりも高い場合は、チャージポンプの出力電圧
は図１３に示されるような時間Ｔ１１及び時間Ｔ１２を
有する非対象の波形となる。ここで、時間Ｔ１１は充電
時間に相当し、時間Ｔ１２は放電時間に相当する。フリ
ップフロップ１２１に、再生クロック及び再生データが
入力されると、図１３に示されるように出力端子Ｑから
時間Ｔ１１の間ハイレベルになる充電信号が出力され、
反転出力端子／Ｑからは時間Ｔ１２の間ハイレベルにな
る放電信号が出力される。即ち、充電時間と放電時間と
が取り出される。この充電信号及び／又は放電信号が積
分器１２２に入力され、積分器１２２と電圧／電流変換
器１２３を介してチャージポンプ１１６からの電流信号
に重畳させる。この場合は、基準クロックの周波数が再
生データよりも高いので、放電時間を長くとるような電
流信号が電圧／電流変換器１２３から出力され、チャー
ジポンプ１１６に重畳され、ループフィルタ１１７での
放電時間が充電時間よりも長くなる。これにより、本実
施の形態によれば再生クロックを再生データに一致させ
ることが可能な引き込み範囲が従来よりも拡大される。
【００４８】逆に、基準クロックの周波数が再生データ
の周波数よりも低い場合は、チャージポンプの出力電圧
は図１４に示されるような時間Ｔ１１及び時間Ｔ１２を
有する非対象の波形となる。フリップフロップ１２１に
再生クロック及び再生データが入力されると、図１４に
示されるように出力端子Ｑから時間Ｔ１１の間ハイレベ
ルになる放電信号が出力され、反転出力端子／Ｑからは
時間Ｔ１２の間ハイレベルになる充電信号が出力され
る。充電信号及び／又は放電信号が積分器１２２に入力
され、積分器１２２と電圧／電流変換器１２３を介して
チャージポンプ１１６からの電流信号に重畳させる。基
準クロックの周波数が再生データよりも低いので、充電
時間を長くとるような電流信号が電圧／電流変換器１２
３から出力され、チャージポンプ１１６に重畳されて、
ループフィルタ１１７での充電時間が放電時間よりも長
くなる。この結果、再生クロックを再生データに一致さ
せることができる引き込み範囲が拡大される。
の周波数よりも低い場合は、チャージポンプの出力電圧
は図１４に示されるような時間Ｔ１１及び時間Ｔ１２を
有する非対象の波形となる。フリップフロップ１２１に
再生クロック及び再生データが入力されると、図１４に
示されるように出力端子Ｑから時間Ｔ１１の間ハイレベ
ルになる放電信号が出力され、反転出力端子／Ｑからは
時間Ｔ１２の間ハイレベルになる充電信号が出力され
る。充電信号及び／又は放電信号が積分器１２２に入力
され、積分器１２２と電圧／電流変換器１２３を介して
チャージポンプ１１６からの電流信号に重畳させる。基
準クロックの周波数が再生データよりも低いので、充電
時間を長くとるような電流信号が電圧／電流変換器１２
３から出力され、チャージポンプ１１６に重畳されて、
ループフィルタ１１７での充電時間が放電時間よりも長
くなる。この結果、再生クロックを再生データに一致さ
せることができる引き込み範囲が拡大される。
【００４９】図１５及び図１６に、本実施の形態による
ＰＬＬに対してシミュレーションを行った結果を示す。
基準クロックの周波数が再生データよりも高い場合は、
図１５に示されるような充電信号と放電信号とが生成さ
れ、チャージポンプ１１６の出力電圧は徐々に一定値で
安定するようになる。逆に、基準クロックの周波数が再
生データよりも低い場合は、図１６に示されるような充
電信号と放電信号とが生成され、チャージポンプ１１６
の出力電圧は徐々に一定値で安定し、ＰＬＬがロックす
ることがわかる。
ＰＬＬに対してシミュレーションを行った結果を示す。
基準クロックの周波数が再生データよりも高い場合は、
図１５に示されるような充電信号と放電信号とが生成さ
れ、チャージポンプ１１６の出力電圧は徐々に一定値で
安定するようになる。逆に、基準クロックの周波数が再
生データよりも低い場合は、図１６に示されるような充
電信号と放電信号とが生成され、チャージポンプ１１６
の出力電圧は徐々に一定値で安定し、ＰＬＬがロックす
ることがわかる。
【００５０】図１７に、本発明の第４の実施の形態によ
るＰＬＬの構成を示す。この実施の形態は、上記第３の
実施の形態における第２のループを削除したものに相当
する。具体的には、図１２に示された回路から、入力端
子１１１、周波数比較器１１４、セレクタ１１９を取り
除いたものに相当する。再生データが入力端子１１２か
ら入力されない間はフィードバック制御を行わず、再生
データが入力される期間中は第１のループ及び上記周波
数方向検出部１２０を用いて再生クロックを再生データ
の位相に一致させるように動作する。
るＰＬＬの構成を示す。この実施の形態は、上記第３の
実施の形態における第２のループを削除したものに相当
する。具体的には、図１２に示された回路から、入力端
子１１１、周波数比較器１１４、セレクタ１１９を取り
除いたものに相当する。再生データが入力端子１１２か
ら入力されない間はフィードバック制御を行わず、再生
データが入力される期間中は第１のループ及び上記周波
数方向検出部１２０を用いて再生クロックを再生データ
の位相に一致させるように動作する。
【００５１】さらに、本実施の形態では第２のループを
削除する替わりに、チャージポンプ１１６の出力を電圧
リミッタ１３１に与えて所定値内に収めた値とし、ルー
プフィルタ１１７に与えている。これにより、第１のル
ープがなくとも再生クロックが再生データの周波数から
大きくはずれることが防止される。
削除する替わりに、チャージポンプ１１６の出力を電圧
リミッタ１３１に与えて所定値内に収めた値とし、ルー
プフィルタ１１７に与えている。これにより、第１のル
ープがなくとも再生クロックが再生データの周波数から
大きくはずれることが防止される。
【００５２】図１８に、本発明の第５の実施の形態によ
るＰＬＬの構成を示す。本実施の形態は、図１２に示さ
れた第３の実施の形態によるＰＬＬに、ＶＣＯ１１８の
再生クロックの周波数を１／２に分周する１／２分周器
１４１と、再生クロックと１／２に分周された再生クロ
ックとを入力されるＥＸ−ＯＲ回路ＥＸ１と、ＥＸ−Ｏ
Ｒ回路ＥＸ１の出力をデータ端子Ｄに入力され、再生デ
ータをクロック端子ＣＫに入力され、出力Ｑを発生する
Ｄ型フリップフロップ１４２と、Ｄ型フリップフロップ
１４２の出力Ｑに基づいて、周波数方向検出部１２０の
出力端子とループフィルタ１１７の入力端子とを接続し
又は遮断するセレクタ１４４とを付加したものに相当す
る。
るＰＬＬの構成を示す。本実施の形態は、図１２に示さ
れた第３の実施の形態によるＰＬＬに、ＶＣＯ１１８の
再生クロックの周波数を１／２に分周する１／２分周器
１４１と、再生クロックと１／２に分周された再生クロ
ックとを入力されるＥＸ−ＯＲ回路ＥＸ１と、ＥＸ−Ｏ
Ｒ回路ＥＸ１の出力をデータ端子Ｄに入力され、再生デ
ータをクロック端子ＣＫに入力され、出力Ｑを発生する
Ｄ型フリップフロップ１４２と、Ｄ型フリップフロップ
１４２の出力Ｑに基づいて、周波数方向検出部１２０の
出力端子とループフィルタ１１７の入力端子とを接続し
又は遮断するセレクタ１４４とを付加したものに相当す
る。
【００５３】ＶＣＯ１１８から出力された再生クロック
と、１／２に分周されたクロックとがＥＸ−ＯＲ回路Ｅ
Ｘ１に入力されると、図１８に示されたように再生クロ
ックの位相が９０度シフトされたものが出力される。こ
のＥＸ−ＯＲ回路ＥＸ１の出力がＤ型フリップフロップ
１４２のデータ端子Ｄに入力され、再生データがクロッ
ク端子ＣＫに入力されると、図１８に示されるように、
再生データの立上がり時点でのＥＸ−ＯＲ回路ＥＸ１の
出力レベルがフリップフロップ１４２から出力Ｑとして
出力される。再生クロックが再生データの位相に同期し
ている間は、フリップフロップ１４２の出力Ｑはハイレ
ベルを維持し、セレクタ１４４は周波数方向検出部１２
０の出力端子とループフィルタ１１７の入力端子との接
続を遮断する。これにより、周波数方向検出部１２０に
よる周波数の引き込み範囲を拡大する動作が停止され、
ジッタが低減される。再生クロックが再生データに同期
していない場合は、フリップフロップ１４２の出力Ｑは
ロウレベルになる。この出力Ｑがセレクタ１４４に与え
られると、周波数方向検出部１２０の出力端子とループ
フィルタ１１７の入力端子とが接続される。これによ
り、上記第３の実施の形態と同様に周波数の引き込み可
能な範囲が拡大される。
と、１／２に分周されたクロックとがＥＸ−ＯＲ回路Ｅ
Ｘ１に入力されると、図１８に示されたように再生クロ
ックの位相が９０度シフトされたものが出力される。こ
のＥＸ−ＯＲ回路ＥＸ１の出力がＤ型フリップフロップ
１４２のデータ端子Ｄに入力され、再生データがクロッ
ク端子ＣＫに入力されると、図１８に示されるように、
再生データの立上がり時点でのＥＸ−ＯＲ回路ＥＸ１の
出力レベルがフリップフロップ１４２から出力Ｑとして
出力される。再生クロックが再生データの位相に同期し
ている間は、フリップフロップ１４２の出力Ｑはハイレ
ベルを維持し、セレクタ１４４は周波数方向検出部１２
０の出力端子とループフィルタ１１７の入力端子との接
続を遮断する。これにより、周波数方向検出部１２０に
よる周波数の引き込み範囲を拡大する動作が停止され、
ジッタが低減される。再生クロックが再生データに同期
していない場合は、フリップフロップ１４２の出力Ｑは
ロウレベルになる。この出力Ｑがセレクタ１４４に与え
られると、周波数方向検出部１２０の出力端子とループ
フィルタ１１７の入力端子とが接続される。これによ
り、上記第３の実施の形態と同様に周波数の引き込み可
能な範囲が拡大される。
【００５４】本発明の第６の実施の形態による記録再生
装置は、図１９に示されるような構成を備えている。本
装置は、上記第１〜第５の実施の形態による位相同期回
路を適用したものに相当する。例えば磁気テープのよう
な記録媒体２１７を矢印の方向に走行させて、記録媒体
２１７の表面上に磁気ヘッド２１４を接触させた状態で
走行させる。磁気ヘッド２１４は記録再生兼用のヘッド
であり、鉄心２１６にコイル２１５が巻いてある。記録
時は、磁気ヘッド２１４のコイル２１５に記録電流を流
すことで、記録媒体２１７上にデータを記録する。再生
時は、記録媒体２１７に記録されたデータを、磁気ヘッ
ド２１４が読み取って再生する。
装置は、図１９に示されるような構成を備えている。本
装置は、上記第１〜第５の実施の形態による位相同期回
路を適用したものに相当する。例えば磁気テープのよう
な記録媒体２１７を矢印の方向に走行させて、記録媒体
２１７の表面上に磁気ヘッド２１４を接触させた状態で
走行させる。磁気ヘッド２１４は記録再生兼用のヘッド
であり、鉄心２１６にコイル２１５が巻いてある。記録
時は、磁気ヘッド２１４のコイル２１５に記録電流を流
すことで、記録媒体２１７上にデータを記録する。再生
時は、記録媒体２１７に記録されたデータを、磁気ヘッ
ド２１４が読み取って再生する。
【００５５】磁気ヘッド２１４と接続された記録・再生
アンプ２１３は、記録時には磁気ヘッド２１４に記録電
流を流し、再生時には磁気ヘッド２１４により再生され
た微小信号を増幅して再生信号を出力する。記録・再生
アンプ２１３に接続された信号処理回路２１２は、記録
時には外部から記録データを与えられて変調等の処理を
行い、記録電流を出力して記録・再生アンプ２１３に与
える。再生時には、信号処理回路２１２は記録・再生ア
ンプ２１３から出力された再生信号を与えられて、この
信号の波形をフィルタ等によって整形・加工し、再生デ
ータを出力する。このとき、位相同期回路２１１が出力
した再生クロックを与えられ、この再生クロックを用い
て信号処理回路２１２は再生データを抽出する。位相同
期回路２１１はまた、この信号処理回路２１２から出力
された再生データを与えられて同期した再生クロックを
生成し、信号処理回路２１２に出力する。
アンプ２１３は、記録時には磁気ヘッド２１４に記録電
流を流し、再生時には磁気ヘッド２１４により再生され
た微小信号を増幅して再生信号を出力する。記録・再生
アンプ２１３に接続された信号処理回路２１２は、記録
時には外部から記録データを与えられて変調等の処理を
行い、記録電流を出力して記録・再生アンプ２１３に与
える。再生時には、信号処理回路２１２は記録・再生ア
ンプ２１３から出力された再生信号を与えられて、この
信号の波形をフィルタ等によって整形・加工し、再生デ
ータを出力する。このとき、位相同期回路２１１が出力
した再生クロックを与えられ、この再生クロックを用い
て信号処理回路２１２は再生データを抽出する。位相同
期回路２１１はまた、この信号処理回路２１２から出力
された再生データを与えられて同期した再生クロックを
生成し、信号処理回路２１２に出力する。
【００５６】本実施の形態による記録再生装置によれ
ば、上記第１〜第５の実施の形態によるＰＬＬを用いた
ことにより、記録媒体２１７の欠陥等が原因で再生デー
タに欠落があるような場合であっても、再生データに同
期した再生クロックを生成することが可能であり、装置
の信頼性を向上させることができる。
ば、上記第１〜第５の実施の形態によるＰＬＬを用いた
ことにより、記録媒体２１７の欠陥等が原因で再生デー
タに欠落があるような場合であっても、再生データに同
期した再生クロックを生成することが可能であり、装置
の信頼性を向上させることができる。
【００５７】
【発明の効果】以上説明したように、本発明のＰＬＬに
よれば、記録媒体の欠陥等により再生データに欠落があ
るような場合にも再生クロックを再生データに同期させ
ることが可能で耐雑音性が高く、また本発明の記録再生
装置はこのようなＰＬＬを用いることで高い信頼性が得
られる。
よれば、記録媒体の欠陥等により再生データに欠落があ
るような場合にも再生クロックを再生データに同期させ
ることが可能で耐雑音性が高く、また本発明の記録再生
装置はこのようなＰＬＬを用いることで高い信頼性が得
られる。
【図１】本発明の第１の実施の形態によるＰＬＬの構成
を示すブロック図。
を示すブロック図。
【図２】同ＰＬＬにおけるパルス分配器の構成を示した
回路図。
回路図。
【図３】同ＰＬＬにおける各信号の波形を示したタイム
チャート。
チャート。
【図４】同ＰＬＬにおける位相比較器群の構成を示した
回路図。
回路図。
【図５】同ＰＬＬにおける各信号の波形を示したタイム
チャート。
チャート。
【図６】同ＰＬＬにおけるチャージポンプ、ループフィ
ルタ及びＶＣＯの構成を示した回路図。
ルタ及びＶＣＯの構成を示した回路図。
【図７】本発明の第２の実施の形態によるＰＬＬの構成
を示すブロック図。
を示すブロック図。
【図８】同ＰＬＬにおける各信号の波形を示したタイム
チャート。
チャート。
【図９】同ＰＬＬにおけるチャージポンプ、ループフィ
ルタ及びＶＣＯの構成を示した回路図。
ルタ及びＶＣＯの構成を示した回路図。
【図１０】同ＰＬＬにおける周波数検出器の入出力信号
の波形を示したタイムチャート。
の波形を示したタイムチャート。
【図１１】同ＰＬＬにおける特性設定器の入出力信号の
波形を示したタイムチャート。
波形を示したタイムチャート。
【図１２】本発明の第３の実施の形態によるＰＬＬの構
成を示すブロック図。
成を示すブロック図。
【図１３】基準クロックの周波数が再生データよりも高
い場合における同ＰＬＬの各信号の波形を示したタイム
チャート。
い場合における同ＰＬＬの各信号の波形を示したタイム
チャート。
【図１４】基準クロックの周波数が再生データよりも低
い場合における同ＰＬＬの各信号の波形を示したタイム
チャート。
い場合における同ＰＬＬの各信号の波形を示したタイム
チャート。
【図１５】基準クロックの周波数が再生データよりも高
い場合における同ＰＬＬにおける充電信号、放電信号及
びチャージポンプ出力電圧をシミュレーションして得ら
れた結果を示すグラフ。
い場合における同ＰＬＬにおける充電信号、放電信号及
びチャージポンプ出力電圧をシミュレーションして得ら
れた結果を示すグラフ。
【図１６】基準クロックの周波数が再生データよりも低
い場合における同ＰＬＬにおける充電信号、放電信号及
びチャージポンプ出力電圧をシミュレーションして得ら
れた結果を示すグラフ。
い場合における同ＰＬＬにおける充電信号、放電信号及
びチャージポンプ出力電圧をシミュレーションして得ら
れた結果を示すグラフ。
【図１７】本発明の第４の実施の形態によるＰＬＬの構
成を示すブロック図。
成を示すブロック図。
【図１８】本発明の第５の実施の形態によるＰＬＬの構
成を示すブロック図。
成を示すブロック図。
【図１９】本発明の第６の実施の形態による記録再生装
置の構成を示すブロック図。
置の構成を示すブロック図。
【図２０】記録再生装置におけるコード列とクロック及
び記録信号の波形を示したタイムチャート。
び記録信号の波形を示したタイムチャート。
【図２１】従来の位相同期回路の構成を示したブロック
図。
図。
【図２２】同位相同期回路における位相比較器の構成を
示したブロック図。
示したブロック図。
【図２３】同位相同期回路におけるコード列と各信号の
波形を示したタイムチャート。
波形を示したタイムチャート。
【図２４】基準クロックと再生データの周波数が異なる
場合のチャージポンプの出力電圧の波形を示したタイム
チャート。
場合のチャージポンプの出力電圧の波形を示したタイム
チャート。
【図２５】図２４に示されたチャージポンプの出力電圧
の波形を拡大して示した説明図。
の波形を拡大して示した説明図。
１〜３、１１、６１、６２、１１１、１１２ 入力端子 ４、１２、１３、６３、１１３ 出力端子 ５、６６、１１４ 周波数比較器 ６、６９、１１５ 位相比較器 ７、１１９、１２４ セレクタ ８、６８、７０、１１６ チャージポンプ ９、７２、１１７ ループフィルタ １０、７３、１１８ ＶＣＯ １４、４２ インバータ １５、２４〜２６、１２１、１４２ Ｄ型フリップフロ
ップ １６、１７、２７、２８ ＡＮＤ回路 ２０、３０ 位相比較器 ７１ 加算器 １２０ 周波数方向検出部 １２２ 積分器 １２３ 電圧／電流変換器 １３１ 電圧リミッタ １４１ １／２分周器 １４４ スイッチング素子 Ｉ１〜Ｉ４、Ｉ１１〜Ｉ１２ 定電流源 ＳＷ１〜ＳＷ４、ＳＷ１１〜ＳＷ１２ スイッチング素
子 Ｃ１、Ｃ１１、Ｃ２１ 容量 Ｒ１、Ｒ１１ 抵抗 ＥＸ１ ＥＸ−ＯＲ回路 ２１１ 位相同期回路 ２１２ 信号処理回路 ２１３ 記録・再生アンプ ２１４ 磁気ヘッド ２１５ コイル ２１６ 鉄心 ２１７ 記録媒体
ップ １６、１７、２７、２８ ＡＮＤ回路 ２０、３０ 位相比較器 ７１ 加算器 １２０ 周波数方向検出部 １２２ 積分器 １２３ 電圧／電流変換器 １３１ 電圧リミッタ １４１ １／２分周器 １４４ スイッチング素子 Ｉ１〜Ｉ４、Ｉ１１〜Ｉ１２ 定電流源 ＳＷ１〜ＳＷ４、ＳＷ１１〜ＳＷ１２ スイッチング素
子 Ｃ１、Ｃ１１、Ｃ２１ 容量 Ｒ１、Ｒ１１ 抵抗 ＥＸ１ ＥＸ−ＯＲ回路 ２１１ 位相同期回路 ２１２ 信号処理回路 ２１３ 記録・再生アンプ ２１４ 磁気ヘッド ２１５ コイル ２１６ 鉄心 ２１７ 記録媒体
Claims (10)
- 【請求項１】再生データを入力され、ｎ（ｎは２以上の
整数）個の出力端子から順に分配して出力する分配器
と、 前記分配器の出力端子とそれぞれ接続されており、分配
された前記再生データを順に与えられ、与えられた前記
再生データと再生クロックの位相を比較し、位相比較結
果を出力するｎ個の位相比較器と、 基準クロックと前記再生クロックとを与えられて周波数
を比較し、周波数比較結果を出力する周波数比較器と、 切替制御信号と、前記位相比較器が出力した前記位相比
較結果と、前記周波数比較器が出力した前記周波数比較
結果とを与えられ、前記切替制御信号に基づき前記位相
比較結果と前記周波数比較結果のいずれかを選択して電
圧信号として出力するセレクタと、 前記セレクタから出力された前記電圧信号を与えられ、
電流信号に変換して出力するチャージポンプと、 前記チャージポンプから出力された前記電流信号を与え
られ、低周波電圧信号を出力するループフィルタと、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 を備えることを特徴とする位相同期回路。 - 【請求項２】前記分配器は２個の出力端子を有し、前記
再生データを反転するインバータと、前記インバータに
より反転された前記再生データをクロック端子に入力さ
れ、反転出力端子から出力された第１の信号をデータ端
子に入力され、出力端子から前記第１の信号が反転され
た第２の信号を出力するＤ型フリップフロップと、前記
第２の信号と前記再生データとを入力され、出力端子が
前記分配器の一方の出力端子に接続された第１のＡＮＤ
回路と、前記第１の信号と前記再生データとを入力さ
れ、出力端子が前記分配器の他方の出力端子に接続され
た第２のＡＮＤ回路とを有することを特徴とする請求項
１記載の位相同期回路。 - 【請求項３】再生データと再生クロックとを与えられて
位相を比較し、位相比較結果を第１の電圧信号として出
力する位相比較器と、 前記位相比較器から出力された前記第１の電圧信号を与
えられ、第１の電流信号に変換して出力する第１のチャ
ージポンプと、 基準クロックと前記再生クロックとを与えられて周波数
を比較し、周波数差を出力する周波数比較器と、 前記周波数比較器から出力された前記周波数差と所定値
とを比較し、前記周波数差が前記所定値よりも大きい場
合に第１の値を持ち、前記周波数差が前記所定値以下で
ある場合に第２の値を持つ第２の電圧信号を出力する周
波数差比較器と、 前記周波数差比較器から出力された前記第２の電圧信号
を与えられ、第２の電流信号に変換して出力する第２の
チャージポンプと、 前記第１のチャージポンプから出力された前記第１の電
流信号と前記第２のチャージポンプから出力された前記
第２の電流信号とを与えられて加算し、第３の電流信号
を出力する加算器と、 前記加算器から出力された前記第３の電流信号を与えら
れ、低周波電圧信号を出力するループフィルタと、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 を備えることを特徴とする位相同期回路。 - 【請求項４】再生データと再生クロックとを与えられて
位相を比較し、位相比較結果を出力する位相比較器と、 基準クロックと前記再生クロックとを与えられて周波数
を比較し、周波数比較結果を出力する周波数比較器と、 切替制御信号と、前記位相比較器が出力した前記位相比
較結果と、前記周波数比較器が出力した前記周波数比較
結果とを与えられ、前記切替制御信号に基づき前記位相
比較結果と前記周波数比較結果のいずれかを選択して電
圧信号として出力する第１のセレクタと、 前記第１のセレクタから出力された前記電圧信号を与え
られ、第１の電流信号に変換して出力するチャージポン
プと、 前記チャージポンプから出力された前記第１の電流信号
を与えられ、低周波電圧信号を出力するループフィルタ
と、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 前記再生クロックと前記再生データとを与えられ、前記
再生クロックの周波数が前記再生データの周波数に近付
く方向と遠ざかる方向のいずれにあるかを検出し、検出
した方向に応じた第２の電流信号を出力する周波数方向
検出部と、 前記第１のセレクタが前記位相比較結果を選択している
間、前記周波数方向検出部から出力された前記第２の電
流信号を前記第１の電流信号と共に前記ループフィルタ
に与え、前記第１のセレクタが前記周波数比較結果を選
択している間、前記周波数方向検出部と前記ループフィ
ルタとの接続を遮断する第２のセレクタと、 を備えることを特徴とする位相同期回路。 - 【請求項５】再生データと再生クロックとを与えられて
位相を比較し、位相比較結果を電圧信号として出力する
位相比較器と、 前記位相比較器から出力された前記電圧信号を与えら
れ、第１の電流信号に変換して出力するチャージポンプ
と、 前記チャージポンプから出力された前記第１の電流信号
を与えられ、低周波電圧信号を出力するループフィルタ
と、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 前記再生クロックと前記再生データとを与えられ、前記
再生クロックの周波数が前記再生データの周波数に近付
く方向と遠ざかる方向のいずれにあるかを検出し、検出
した方向に応じた第２の電流信号を前記ループフィルタ
に与える周波数方向検出部と、 を備えることを特徴とする位相同期回路。 - 【請求項６】再生データと再生クロックとを与えられて
位相を比較し、位相比較結果を電圧信号として出力する
位相比較器と、 前記位相比較器から出力された前記電圧信号を与えら
れ、第１の電流信号に変換して出力するチャージポンプ
と、 前記チャージポンプから出力された前記第１の電流信号
を与えられ、前記第１の電流信号が所定値以下である場
合は前記第１の電流信号と同じ値を有し、前記第１の電
流信号が前記所定値を超える場合は前記所定値を有する
限定電流信号に変換する電圧リミッタと、 前記電圧リミッタから出力された前記限定電流信号を与
えられ、低周波電圧信号を出力するループフィルタと、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 前記再生クロックと前記再生データとを与えられ、前記
再生クロックの周波数が前記再生データの周波数に近付
く方向にあるか遠ざかる方向にあるかを検出し、検出し
た方向に応じた第２の電流信号を前記ループフィルタに
与える周波数方向検出部と、 を備えることを特徴とする位相同期回路。 - 【請求項７】再生データと再生クロックとを与えられて
位相を比較し、位相比較結果を出力する位相比較器と基
準クロックと前記再生クロックとを与えられて周波数を
比較し、周波数比較結果を出力する周波数比較器と、 第１の切替制御信号と、前記位相比較器が出力した前記
位相比較結果と、前記周波数比較器が出力した前記周波
数比較結果とを与えられ、前記第１の切替制御信号に基
づき前記位相比較結果と前記周波数比較結果のいずれか
を選択して電圧信号として出力する第１のセレクタと、 前記第１のセレクタから出力された前記電圧信号を与え
られ、第１の電流信号に変換して出力するチャージポン
プと、 前記チャージポンプから出力された前記第１の電流信号
を与えられ、低周波電圧信号を出力するループフィルタ
と、 前記ループフィルタから出力された前記低周波電圧信号
を与えられ、この低周波電圧信号に対応した周波数を持
つ前記再生クロックを出力する電圧制御発振器と、 前記再生クロックと前記再生データとを与えられ、前記
再生クロックの周波数が前記再生データの周波数に近付
く方向にあるか遠ざかる方向にあるかを検出し、検出し
た方向に応じた第２の電流信号を出力する周波数方向検
出部と、 前記再生データと前記電圧制御発振器から出力された前
記再生クロックとを与えられて同期しているか否かを検
出し、第２の切替制御信号を出力する同期検出回路と、 前記第１の切替制御信号と前記同期検出回路が出力した
前記第２の切替制御信号とを与えられ、前記第１のセレ
クタが前記位相比較結果を選択している間であって前記
再生データが前記再生クロックと同期していない間は前
記周波数方向検出部から出力された前記第２の電流信号
を前記第１の電流信号と共に前記ループフィルタに与
え、前記第１のセレクタが前記位相比較結果を選択して
いる間であって前記再生データが前記再生クロックと同
期している間は前記周波数方向検出部と前記ループフィ
ルタとの接続を遮断し、前記第１のセレクタが前記周波
数比較結果を選択している間、前記周波数方向検出部と
前記ループフィルタとの接続を遮断する第２のセレクタ
と、 を備えることを特徴とする位相同期回路。 - 【請求項８】前記同期検出回路は、前記再生クロックを
１／２の周期に分周した第１の再生クロックを出力する
１／２分周器と、 前記再生クロックと、前記１／２分周器から出力された
前記第１の再生クロックとを与えられ、前記再生クロッ
クの位相を所定角度シフトした第２の再生クロックを出
力する論理回路と、 前記論理回路から出力された前記第２の再生クロックを
データ端子に入力され、前記再生データをクロック端子
に入力され、データ端子から前記第２の切替制御信号を
出力するＤ型フリップフロップと、 を有することを特徴とする請求項７記載の位相同期回
路。 - 【請求項９】前記周波数方向検出部は、前記再生クロッ
クをデータ端子に入力され、前記再生データをクロック
端子に入力され、前記再生クロックの周波数が前記再生
データの周波数に近付く期間と遠ざかる期間とを示す信
号をデータ端子から出力するＤ型フリップフロップと、 前記Ｄ型フリップフロップから出力された前記信号を与
えられ、積分動作を行って前記第２の電流信号に変換
し、前記セレクタに出力する積分及び電圧／電流変換器
と、 を有することを特徴とする請求項４乃至８のいずれかに
記載の位相同期回路。 - 【請求項１０】請求項１乃至９のいずれかに記載の前記
位相同期回路と、 記録媒体の表面上に記録されたデータを読取り、再生信
号を出力する磁気ヘッドと、 前記磁気ヘッドから出力された前記再生信号を与えられ
て増幅し、増幅信号を出力する再生アンプと、 前記再生アンプから出力された前記増幅信号と前記位相
同期回路が出力した前記再生クロックとを与えられ、前
記再生クロックを用いて前記増幅信号から前記再生デー
タを抽出して前記位相同期回路に出力する信号処理回路
と、 を備えることを特徴とする記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06070997A JP3308846B2 (ja) | 1997-03-14 | 1997-03-14 | 位相同期回路及び記録再生装置 |
| US09/041,665 US6141163A (en) | 1997-03-14 | 1998-03-13 | Phase-locked loop circuit having loop performing feedback control to make reproduction clock phase-lock with reproduction data and recording/reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06070997A JP3308846B2 (ja) | 1997-03-14 | 1997-03-14 | 位相同期回路及び記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256901A true JPH10256901A (ja) | 1998-09-25 |
| JP3308846B2 JP3308846B2 (ja) | 2002-07-29 |
Family
ID=13150098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06070997A Expired - Fee Related JP3308846B2 (ja) | 1997-03-14 | 1997-03-14 | 位相同期回路及び記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6141163A (ja) |
| JP (1) | JP3308846B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1195903A2 (en) * | 2000-10-06 | 2002-04-10 | Vitesse Semiconductor Corporation | Clock recovery unit including a frequency detection circuit |
| US6747826B2 (en) | 1999-04-16 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Clock recovery apparatus |
| US6873668B2 (en) | 2000-07-06 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
| JP2006080991A (ja) * | 2004-09-10 | 2006-03-23 | Nec Electronics Corp | クロックアンドデータリカバリ回路 |
| JP5883984B1 (ja) * | 2015-11-26 | 2016-03-15 | イメージニクス株式会社 | 発振回路とｐｌｌ回路と信号処理装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
| JP4015793B2 (ja) * | 2000-02-16 | 2007-11-28 | 株式会社東芝 | 位相比較回路およびｐｌｌ回路 |
| US6392495B1 (en) * | 2000-06-15 | 2002-05-21 | Agere Systems Guardian Corp. | Frequency detector circuits and systems |
| US7884666B1 (en) * | 2000-10-11 | 2011-02-08 | Silicon Laboratories Inc. | Method and apparatus for reducing interference |
| JP2003256071A (ja) * | 2002-02-28 | 2003-09-10 | Fujitsu Ltd | 記憶装置およびクロック制御回路 |
| JP4080233B2 (ja) * | 2002-05-07 | 2008-04-23 | 富士通株式会社 | 磁気記録装置および磁気記録媒体 |
| WO2004004126A1 (en) * | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| DE60310373T2 (de) * | 2003-04-28 | 2007-09-27 | Accent S.P.A. | Taktgenerator mit spektraler Dispersion |
| CN100342652C (zh) * | 2005-04-11 | 2007-10-10 | 威盛电子股份有限公司 | 高速双电源锁相回路 |
| JP4821264B2 (ja) * | 2005-10-25 | 2011-11-24 | ソニー株式会社 | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
| US7555275B2 (en) * | 2006-04-14 | 2009-06-30 | Viasat, Inc. | Systems, methods and devices for dual closed loop modulation controller for nonlinear RF amplifier |
| EP2027653A1 (en) * | 2006-06-14 | 2009-02-25 | Telefonaktiebolaget Lm Ericsson | Frequency synthesizer |
| US8063686B1 (en) * | 2008-06-27 | 2011-11-22 | Cadence Design Systems, Inc. | Phase interpolator circuit with two phase capacitor charging |
| KR101152404B1 (ko) * | 2010-07-06 | 2012-06-05 | 에스케이하이닉스 주식회사 | 지연고정루프회로의 동작제어회로 및 이를 구비하는 반도체 장치 |
| US10164649B2 (en) * | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid phase lock loop |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157355A (en) * | 1988-09-13 | 1992-10-20 | Canon Kabushiki Kaisha | Phase-locked loop device having stability over wide frequency range |
| US5745314A (en) * | 1989-09-27 | 1998-04-28 | Canon Kabushiki Kaisha | Clock generating circuit by using the phase difference between a burst signal and the oscillation signal |
| DE69535087T2 (de) * | 1994-03-11 | 2006-12-21 | Fujitsu Ltd., Kawasaki | Schaltungsanordnung zur Taktrückgewinnung |
| US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
-
1997
- 1997-03-14 JP JP06070997A patent/JP3308846B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-13 US US09/041,665 patent/US6141163A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747826B2 (en) | 1999-04-16 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Clock recovery apparatus |
| US6873668B2 (en) | 2000-07-06 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
| EP1195903A2 (en) * | 2000-10-06 | 2002-04-10 | Vitesse Semiconductor Corporation | Clock recovery unit including a frequency detection circuit |
| EP1195903A3 (en) * | 2000-10-06 | 2004-10-27 | Vitesse Semiconductor Corporation | Clock recovery unit including a frequency detection circuit |
| JP2006080991A (ja) * | 2004-09-10 | 2006-03-23 | Nec Electronics Corp | クロックアンドデータリカバリ回路 |
| US7715514B2 (en) | 2004-09-10 | 2010-05-11 | Nec Electronics Corporation | Clock and data recovery circuit |
| JP4657662B2 (ja) * | 2004-09-10 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
| JP5883984B1 (ja) * | 2015-11-26 | 2016-03-15 | イメージニクス株式会社 | 発振回路とｐｌｌ回路と信号処理装置 |
| KR101716411B1 (ko) * | 2015-11-26 | 2017-03-14 | 이메지닉스 가부시키가이샤 | 발진 회로와 pll 회로와 신호 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308846B2 (ja) | 2002-07-29 |
| US6141163A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3308846B2 (ja) | 位相同期回路及び記録再生装置 | |
| EP0182701B1 (en) | Phase-locked loop for mfm data recording | |
| US6542041B2 (en) | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof | |
| EP0763825B1 (en) | Data detection apparatus | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| NL8005931A (nl) | Automatisch fasegeregelde oscillatorschakeling. | |
| JPH0765512A (ja) | 再生クロック生成回路 | |
| US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
| CN100334807C (zh) | 相位误差确定方法和数字锁相环系统 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| KR100221885B1 (ko) | 클럭 추출 회로 | |
| JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
| KR930010936B1 (ko) | 지터 검출회로 | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JPH0247653Y2 (ja) | ||
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JPH06343040A (ja) | Ｐｌｌ回路 | |
| JP3198687B2 (ja) | Ｐｌｌ回路 | |
| JPH10340544A (ja) | Ｐｌｌ回路 | |
| JPS5997231A (ja) | 位相同期回路 | |
| JPS645782B2 (ja) | ||
| JPH087940B2 (ja) | デ−タ復調回路 | |
| JPH03225675A (ja) | データ再生装置 | |
| JP2000349630A (ja) | Ｐｌｌ回路 | |
| JPH08167845A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |