CN102281065B - 频率合成器的频率校正装置及其方法 - Google Patents
频率合成器的频率校正装置及其方法 Download PDFInfo
- Publication number
- CN102281065B CN102281065B CN201110008717.7A CN201110008717A CN102281065B CN 102281065 B CN102281065 B CN 102281065B CN 201110008717 A CN201110008717 A CN 201110008717A CN 102281065 B CN102281065 B CN 102281065B
- Authority
- CN
- China
- Prior art keywords
- data base
- frequency
- voltage
- open loop
- migration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000013508 migration Methods 0.000 claims description 81
- 230000005012 migration Effects 0.000 claims description 81
- 238000012937 correction Methods 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 1
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 102220103881 rs201490575 Human genes 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种频率合成器(Frequency Synthesizer)的频率校正(Frequency Calibration)装置及其控制方法，现有的具有开环形式的自动频率校正装置的锁相环(Phase Locked Loop)电路在开环时，利用环路交换机来选择Vref作为输入，但存在相位噪声所引起的问题。因此，本发明的特征在于，去除环路交换机，并设置用于控制在开环时将GND或VDD电压，在闭环时将根据相位差而变化的升/降压通过环路滤波器，输出至所述电压控制振荡器的升/降处理器，在输出所述GND或VDD电压的开环时，通过所述记忆库选择器对频率比较而选择记忆库值，并在其值追加偏移值后决定为锁相环的最终VCO记忆库值。
Description
技术领域
本发明涉及一种具有振荡器的频率校正功能的频率合成器及其控制方法，特别涉及一种去除在开环控制时用于选择Vref作为输入的环路交换机，并在开环时使充电泵直接输出GND或VDD而减少相位噪声，当选择相应于设定频率的记忆库时，根据GND或VDD模式来进行偏移值大小的记忆库补偿而成为锁相环的频率合成器的频率校正装置及其控制方法。
背景技术
在一般情况下，锁相环(PLL : Phase Locked Loop)对输入频率信号的相位与被反馈的频率信号的相位进行比较后，通过进行升/降压式充电的方式来控制锁频。
图1为现有的锁相环电路的锁频控制电路图，如图所示，包括：对被输入的信号频率进行调节的参考频率分频器1；对参考频率分频器1的频率信号与反馈的频率信号的相位进行比较的相位检测器2；根据所述相位检测器2的相位差，发生升/降压的充电泵（Charge Pump）3；在闭环中选择所述充电泵3的升/降压信号，在开环中选择Vref电压信号的环路（LOOP）选择开关4；用于去除由所述环路选择开关4选择出控制电压噪声的环路滤波器5；通过所述环路滤波器5的输出电压，控制振荡频率的电压控制振荡器(VCO)6；用于设定所述电压控制振荡器6的振荡频率的VCO记忆库7；将由所述电压控制振荡器6所振荡的频率信号分频为整数倍的预分频器8；为输入由所述预分频器8所分频的频率信号，在电压控制振荡器中以目标频率进行振荡，从而分频为已计算的值，并反馈到所述相位检测器2的程序分频器9；将所述预分频器8所输出的频率与目标频率进行比较的频率比较器10；根据所述频率比较器10的输出信号，选择出所述VCO记忆库7的记忆库选择器11。
如上所述现有的锁相环电路(PLL电路)在初始开环校正中，由环路交换机4输入Vref (例如，VDD/2)，并通过环路滤波器5输入至电压控制振荡器6，电压控制振荡器6的输出与输入电压Vref成正比的频率振荡，此频率被频率比较器10与目标频率进行比较后由记忆库选择器11选择出最接近近似值的记忆库，由相应的记忆库值来控制振荡而发生频率时，程序分频器9中分频出能以目标频率进行振荡的计算值，并反馈至相位检测器2。
其中，记忆库7能利用形成于电压控制振荡器6的电容器阵列，或是没有记忆库结构的锁相环系统。无线收发系统中所被使用的锁相环在一般情况下，为在具有较宽的频带，并具有较好的相位噪声下有效地进行锁住，电压控制振荡器的增益(Kvco)值以较小为宜。为了减少增益(Kvco)值，在电压控制振荡器(VCO)内会具备电容器阵列(capacitor array)，形成记忆库结构。
相位检测器2对参考频率分频器1的输出信号与所述程序分频器9的反馈信号的相位差进行检测，并通过充电泵3发出相应于所述相位差大小的升/降控制电压(Vc)。这时，环路交换机4选择充电泵3的输出，并通过环路滤波器5，载入为电压控制振荡器6的控制电压。电压控制振荡器6则与输入的相位差所相应的控制电压(Vc)成正比地，对振荡频率进行控制，进行频率振荡。通过这样的方式，根据相位差而对频率振荡进行控制并选择记忆库，通过最终选出的记忆库来实现锁频。
现有的锁相环电路中锁住新频率时，在环路交换机选择Vref而固定Vc后，使电压控制振荡器进行振荡，并且通过记忆库选择器，选择所需的记忆库(Bank)，再转换为闭环而最终实现锁相环锁（PLL lock）。但是，现有的锁相环电路具备环路交换机，并通过环路交换机将电压控制值输入到电压控制振荡器，因此出现因使用CMOS开关的环路交换机而发生相位噪声的缺点。另外，还有个缺点就是开环需要能发生Vref电压的电路。
发明内容
为了解决如上所述的选择开环与闭环而使用的现有的锁相环电路的问题，本发明的目的在于，提供一种去除发生噪声影响的环路交换机，设置升/降处理器（up/down processor），在开环时使充电泵输出GND或VDD电压，在闭环时使充电泵输出根据相位差变化的升/降压，从而能防止环路交换机引起的相位噪声，亦无需为开环设置Vref电压发生电路的频率合成器的频率校正装置及其控制方法。
另外，本发明在开环中将GND或VDD电压输入至电压控制振荡器的情况下，对所选择出来的记忆库值加上偏移值后，选择最终的闭环记忆库值。
由于现有的环路交换机为电压端，因此直接会受到作为环路交换机的CMOS所发生的噪声影响。但是如本发明具备升/降处理器时，由于升/降处理器为数字信号端，因此只要能区分0或1信号即可。从而，使用升/降处理器时，不会受到因升/降处理器引起的附加噪声影响。
为了达到上述目的，根据本发明的频率合成器的频率校正装置，通过相位差检测器而对通过参考频率分频器输入的输入频率信号与从程序分频器反馈的反馈频率信号进行相位差的检测，并由充电泵发生出升/降压后通过环路滤波器而输入至电压控制振荡器，通过程序分频器将电压控制振荡器的输出频率进行反馈的同时，通过频率比较器来对频率进行计数后，为达到目标频率计数值，使记忆库选择器选择所述电压控制振荡器的VCO记忆库的锁相环电路。在所述相位检测器与所述充电泵之间设置升/降处理器，在开环时使GND或VDD电压，在闭环时则使根据相位差变化的升/降压，通过环路滤波器输出至所述电压控制振荡器；在输出所述GND或VDD电压的开环时，由所述记忆库选择器对频率进行比较而选择的记忆库值，加上偏移值后，选择最终的记忆库值。
并且，根据本发明的频率合成器的频率校正控制方法在开环时将GND或VDD电压输入至电压控制振荡器，并对电压控制振荡器所输出的目前频率与目标频率进行比较后，使其选择电压控制振荡器的VCO记忆库的频率合成器的频率校正控制方法，包括下列工序：
开环校正过程，通过对在开环控制时电压控制振荡器所输出的频率与目标频率之间的比较，对所述电压控制振荡器的VCO记忆库进行更新，从而选择出能使其频率成为最接近于目标频率的记忆库；
偏移补偿过程，所述开环校正过程所选择的VCO记忆库，进行预先设定偏移值大小的记忆库补偿；
记忆库逆转偏移补偿过程，在所述偏移补偿过程中对根据记忆库更新而变化的目前频率与以前频率进行比较后，判断是否发生记忆库逆转，当发生记忆库逆转时，一直更新记忆库顺序，直到找出能发出与发生记忆库逆转的记忆库频率相同频率的下一顺序的记忆库，从而对记忆库逆转偏移进行补偿后，再返回所述偏移补偿过程。
如上所述，本发明在频率合成器中不使用选择开环与闭环的环路交换机，从而可以减少相位噪声，并对作为开环时的控制电压使用GND或VDD时所发生的偏移值进行补偿，由此可得到与使用Vref的情况时相同的结果，但在发生逆向变化时可对其进行补偿，从而做到对VCO记忆库的寄生电容的补偿，由此可以快速准确地实现锁频。
附图说明
图1为现有的锁相环电路的方框图；
图2为根据本发明的锁相环电路的方框图；
图3为根据本发明的升/降处理器的详细构成图；
图4为用于说明本发明的VCO记忆库的示意图；
图5为根据本发明的锁相环电路的开环记忆库的选择控制流程图；
图6为根据本发明的开环校正过程流程图；
图7为根据本发明的偏移补偿过程流程图；
图8为根据本发明的记忆库逆转偏移补偿过程流程图；
图9为根据本发明的GND模式与VDD模式下的偏移补偿说明图。
具体实施方式
下面结合附图对本发明的实施例如下进行详细的说明。
图2为根据本发明的锁相环电路图，如图所示的一种频率合成器电路，包括：对所输入的信号频率进行调节的参考频率分频器1；将参考频率分频器1的频率信号与反馈的频率信号的相位进行比较的相位检测器2；根据所述相位检测器2的相位差，发生升/降压的充电泵3；用于去除升/降压噪声的环路滤波器5；根据所述环路滤波器5的输出电压，控制振荡频率的电压控制振荡器(VCO)6；用于设定所述电压控制振荡器6的振荡频率的VCO记忆库7；将所述电压控制振荡器6所振荡的频率信号分频为整数倍，从而降低频率的预分频器8；通过所述预分频器8输入振荡频率后，将其分频为参考频率，并反馈到所述相位检测器2的程序分频器9。
频率合成器的频率校正装置，包括：根据用于选择开环与闭环的控制信号，在开环时由GND或VDD输出升/降压，在闭环时则根据所述相位检测器2的相位差发生升/降压，由此控制充电泵3的升/降处理器100；根据所述预分频器8所输出的振荡频率输入，对目前频率与目标频率进行比较的频率比较器10；通过由所述频率比较器10对目前频率与目标频率的比较，选择所发生的频率最接近目标频率的所述VCO记忆库7中的记忆库的记忆库选择器11。
根据GND或VDD模式而设定的偏移值大小，对开环时记忆库选择器中所决定的记忆库值进行补偿后，将补偿后的VCO记忆库作为最终的VCO记忆库值。
图3为根据本发明的升/降处理器的构成图，如图所示，由第１多路复用器(2:1 MUX)110与第2多路复用器(2:1 MUX)120构成，所述第１多路复用器(2:1 MUX)110，根据记忆库选择器11的开环控制信号(open_under)，在开环时选择用于选择GND或VDD的模式控制信号(cp_polarity)，而在闭环时选择根据相位检测器2的相位差而变化的升控制信号(up_pre)，并给充电泵3输入升控制信号(up-post)，所述第2多路复用器(2:1 MUX)120，根据记忆库选择器11的开环控制信号(open_under)，在开环时选择用于选择GND或VDD的模式控制信号(cp_polarity)，而在闭环时选择根据相位检测器2的相位差而变化的降控制信号(down_pre) ，并给充电泵3输入降控制信号(down-post)。所述充电泵3被输入所述模式控制信号(cp_polarity)时，根据相应的模式控制信号，将GND或VDD电压作为电压控制振荡器(VCO)6的控制电压输出。
如上构成的根据本发明的锁相环电路与现有的锁相环电路进行比较时，在硬件上去除了现有的锁相环电路的环路交换机4，并以插入升/降处理器100来进行代替。
升/降处理器100如图3所示，是由根据模式选择信号(cp_polarity)或相位检测器2的相位差来选择出升/降控制信号的第1，第2多路复用器110、120构成，第1，第2多路复用器110、120根据记忆库选择器11的开环控制信号，在开环时选择所述模式选择信号(cp_polarity)，在闭环时选择依据相位差的升/降控制信号。模式选择信号(cp_polarity)为根据终端或频带的特性，预先设定好的控制值，例如在模式选择信号(cp_polarity)=0时被设定为Vcp GND模式，在模式选择信号(cp_polarity)=1时被设定为Vcp VDD模式。由此，充电泵3被设置如下：根据模式选择信号(cp_polarity)而输出升/降控制电压时，将GND或VDD电压作为开环时的控制电压，即电压控制振荡器的控制电压而发出。
因此，在本发明中的开环下根据已设定的模式选择信号，使GND或VDD电压作为控制电压而从充电泵3输出，从而在电压控制振荡器(VCO)6中进行振荡。这时，电压控制振荡器6上连接能使宽频以低相位噪声来工作的VCO记忆库7，并根据目标频率而选择VCO记忆库7来控制锁频。
VCO记忆库选择器11根据频率比较器10的频率比较结果所决定的控制信号来选择记忆库，作为示例所述频率比较器10可以使用N计数器，在N计数器中对目前频率进行计数，并对目前的计数值与对目标频率的计数值进行比较，从而成为与目标频率相同或最接近的频率，由此实现对选择记忆库的控制。
但是，VCO记忆库7由于设计时的容量与由实际产品所体现的容量之间的差异，有可能会发生记忆库逆转现象，因此需要控制记忆库的选择。
图4为一般的VCO记忆库说明图。如图所示，假设VCO记忆库7依次被设计成Bank[0] = 100f，Bank[1] = 200f，Bank[3] = 400f，Bank[4] = 800f，Bank[5] = 1600f，......时，实际制造出来的产品可能为Bank[0] = 150f，Bank[1] = 250f，Bank[3] = 450f，Bank[4] = 850f，Bank[5] = 1650f，...等，设计容量与实际制造出的产品容量之间可能存在差异。
虽然通过设计模型能预测到一定程度的寄生电容，但与实际制作的电路进行比较时明显存在差异。在一般情况下，记忆库增加时电容也会一直增加，但由于电容预测有限制，可能会发生在记忆库增加时电容减少的记忆库逆转现象。由于记忆库逆转现象，在记忆库的选择上存在困在。
所述记忆库选择器，通过对目标频率与目前频率的比较，选择出其发生最接近的频率的记忆库。记忆库的选择方法是通过线性检索或二进位检索等来实现的，而本发明也使用同样的方法。
图5为根据本发明的记忆库选择控制方法的流程图，如图所示，将电压控制振荡器所输出的目前频率与目标频率进行比较，并选择出电压控制振荡器的VCO记忆库的频率合成器的频率校正控制方法，包括：
作为电压控制振荡器的控制电压，在开环时输入GND或VDD电压，在闭环时输入根据相位差而变化的升/降控制电压的环路控制过程S1；
开环控制时，通过对电压控制振荡器所输出的频率与目标频率进行比较，对所述电压控制振荡器的VCO记忆库进行更新，从而选择出所发生的频率最接近目标频率的记忆库的开环校正过程S10；
对所述开环校正过程S20中所选择出来的VCO记忆库，进行已定的偏移值大小补偿的偏移补偿过程S30；
将所述偏移补偿过程S30中根据记忆库，更新的目前频率与以前频率进行比较后判断是否发生记忆库逆转，当发生记忆库逆转时，更新记忆库顺序，直到找出能发生出与发生记忆库逆转的记忆库频率相同频率的下一顺序的记忆库，从而对记忆库逆转偏移进行补偿后，再返回到所述偏移补偿过程S30的记忆库逆转偏移补偿过程S40。
所述环路控制过程10具备升/降处理器100，从而控制在开环时将GND或VDD电压输入到电压控制振荡器6，这与参照所述图2对开环时的控制电压的选择所进行的说明是一样的。
图6为根据本发明的开环校正过程的详细流程图。
如图所示，开环校正过程首先执行初始化阶段S11，对用于选择记忆库的参数值进行初始化。在初始化阶段S11如下设置：低记忆库(LowBank) = 最小记忆库(MINBANK)，高记忆库(HighBank) = 最大记忆库(MAXBANK)，补偿参数(com_mag) = 0，以前计数值(Ncount_pre) = 最大计数值(MAX NCOUNT)或最小计数值(MIN NCOUNT)。
其中低/高记忆库是用于搜索记忆库的参数，最小记忆库是指记忆库值中具有最小容量的记忆库选择号码，最大记忆库是指记忆库值中具有最大容量的记忆库选择号码，在本发明中选择GND模式或VDD模式来控制开环，因此在GND模式下设定为以前计数值(Ncount_pre) = 最大计数值(MAX NCOUNT)，在VDD模式下设定为以前计数值(Ncount_pre) = 最小计数值(MIN NCOUNT)。最大计数值或最小计数值是指，在一定时间期间对频率进行计数的值中，计数器所允许的最大计数值或最小计数值。
如上所示，在初始化阶段S11对用于开环的记忆库校正的参数进行初始化，根据GND模式或VDD模式而设定以前计数值的初始值。
之后，由记忆库选择器11向升/降处理器100输出开环控制信号，并执行开环控制过程时，第1，第2多路复用器110、120会选择GND模式或VDD模式控制信号后输出至充电泵3，而充电泵3根据相应模式，将GND或VDD电压通过环路滤波器5输出到电压控制振荡器6。
电压控制振荡器6根据输入的控制电压(GND或VDD)来控制振荡频率进行输出，这时根据VCO记忆库7所选择的记忆库对频率进行控制。选择记忆库并进行设定后，即结束开环的校正。之后，进行根据相位差的闭环控制，并进行锁频。
在所述初始化阶段S11设定参数后，在记忆库更新阶段S12中所要选择的目前记忆库(BANK) = {低记忆库(LowBank) + 高记忆库(HighBank) / 2} 即，目前记忆库首先选择可设定的记忆库中最小记忆库与最大记忆库的中间记忆库。这时，当不能一分为二的时候，根据舍入模式的设定进行舍或入的控制，当低记忆库与高记忆库之差为1时，目前记忆库在记忆库的确认方向对原有的记忆库值进行1的增减后，更新为目前记忆库、低记忆库、高记忆库值。
执行频率检测阶段S13，对所述记忆库更新阶段S12中所被选择的目前记忆库进行振荡频率进行检测。
频率检测阶段S13是将N计数器作为频率比较器10使用的情况作为示例进行说明，对所输入的频率进行一定时间的计数，相应的计数值会作为目前记忆库的频率值被检测出来。在下面的实施例说明，将以由N计数器作为频率比较器来使用，并对频率进行计数的情况作为示例来进行说明。
记忆库确认阶段S14，通过所述记忆库更新阶段S12所选择的记忆库，电压控制振荡器6进行振荡的控制而输出频率时，在频率比较器10中对目前频率与目标频率进行比较后进行记忆库选择的控制。
作为频率比较器10而使用N计数器的情况下，在已设定的期间内对频率进行计数，并将目标频率与已设定的N计数值进行比较。
确认记忆库时，当目前计数值(Ncount)大于目标计数值(Ntarget)时，将低记忆库(LowBank)设为目前记忆库(BANK)，当目前计数值(Ncount) 小于等于目标计数值(Ntarget)时，将高记忆库(HighBank)设为目前记忆库(BANK)。
判断结束开环阶段S15，在所述记忆库确认阶段S14根据对目前计数值与目标计数值之间的比较，将目前记忆库更新为低记忆库或高记忆库，并比较低记忆库与高记忆库是否相同，当低记忆库与高记忆库为相同的记忆库时，结束开环校正，在低记忆库与高记忆库不同时，返回到所述记忆库更新阶段S12，更新记忆库并重新对计数值进行比较。
最终，开环校正过程S10，初期选择最小记忆库与最大记忆库的中间记忆库作为目前记忆库，并将目前计数值与目标计数值进行比较，当目前计数值大于目标计数值时，将低记忆库更新为目前记忆库。当小于等于目标计数值时，将高记忆库更新为目前记忆库，再判断低记忆库与高记忆库是否相同，当低记忆库与高记忆库不同时，重新选择已更新的低记忆库与高记忆库的中间记忆库并重复执行，当低记忆库与高记忆库相同时结束开环校正过程。
所述开环校正过程S10结束后，需要执行偏移补偿过程S20。由于以GND模式或VDD模式，输入到电压控制振荡器6的开环电压为GND或VDD，因此需要补偿已设定的偏移值。
记忆库(BANK)与频率(Freq)存在反比例的关系，如图４所示，记忆库根据容量按顺序被排列设置，由此与频率成反比。即，最小记忆库(例如，BANK1)时的频率最大，最大记忆库时的频率最小，且随着记忆库容量与频率成反比。
假设，目标频率为f1的情况下，执行开环校正过程S10时，会选择最接近于目标频率f1的记忆库。但实际在闭环下以GND或VDD作为控制电压时不能稳定地锁住，因此为了从开环转换为闭环，需要将Vcp变更为GND与VDD的中间值。这两个之间存在一定的记忆库差异，将此称之为Vcp偏移。
因此本发明进行Vcp偏移的补偿，从而使其成为闭环中稳定的锁。
图9为根据本发明的偏移补偿的示例图，(a)为GND模式下的偏移补偿的示例图，(b)为VDD模式下的偏移补偿的示例图。
在GND模式下的偏移补偿是向着增加记忆库号码的方向，实现偏移补偿，在VDD模式下的偏移补偿是向着减少记忆库号码的方向，实现偏移补偿。这相对于作为偏移补偿参考的Vref的波形相比，在GND模式下相同记忆库的频率低，而在VDD模式下相同记忆库的频率高，因此在记忆库偏移补偿时的GND模式下记忆库号码增加，在VDD模式下记忆库号码减小。
图7为根据本发明的偏移补偿过程的详细流程图。
偏移补偿过程S20如下。执行偏移补偿判断阶段S21，判断是否对记忆库进行已设定的Vcp偏移值大小的更新而结束了偏移补偿。在初始状态下依次对偏移补偿值(comp_mag)进行更新，将偏移补偿值(comp_mag)与已设定的Vcp偏移值(VCP_OFFSET)进行比较后，当结果相同时，结束偏移补偿。当结果不同时，通过接下来的阶段来执行记忆库的更新。
在偏移补偿判断阶段S21偏移补偿值与Vcp偏移值不一致时，执行对记忆库进行更新的记忆库更新阶段S22。记忆库更新阶段S22，如图9的(a)GND模式与(b)VDD模式的示例图，根据模式而增加或减少记忆库号码。
执行记忆库更新阶段S22后，执行对以前计数值与目前计数值进行比较的记忆库逆转判断阶段S24，如果不是记忆库逆转时，返回到所述偏移补偿判断阶段S21，如果是记忆库逆转时执行记忆库逆转偏移补偿过程S30。
记忆库逆转判断阶段S24，在GND模式下，当以前计数值(Ncount)小于目前计数值(Ncount)时判断为记忆库逆转，而在VDD模式下，当以前计数值(Ncount)大于目前计数值(Ncount)时判断为记忆库逆转。
从而，当不构成记忆库逆转时，对记忆库号码进行已设的偏移大小的更新后，将完成了偏移补偿的记忆库设置为开环校正结束的记忆库，并终结开环控制。当记忆库逆转时，再执行记忆库逆转偏移补偿过程S30后，结束最终的偏移补偿后，再进行开环记忆库的设定。
记忆库逆转如图10的(a)及(b)所示，记忆库与频率之间的关系来说，由于记忆库是根据容量来依次进行设置的，因此频率与记忆库顺序号码具有反比关系的是正常的记忆库。但是，寄生电容或其他制造商的原因，会发生按顺序排列的记忆库号码与频率不成反比的逆转现象。
例如，如图10的(a)GND模式下的记忆库逆转偏移补偿说明图，对记忆库15至记忆库16的部分进行比较时，频率在减少的过程中出现了记忆库16的频率大于记忆库15的频率的现象。这种现象即为记忆库逆转。
因此，原本需要在记忆库14执行偏移补偿过程S20，从而补偿偏移值=2并设置为记忆库16，但在这情况下会发生离目标频率具有较大距离的高频率。从而，为防止由于如上述的记忆库逆转引起的错误，如图8所示，本发明还包括执行记忆库逆转偏移补偿过程S30。
图8为根据本发明的记忆库逆转偏移补偿过程流程图。
其特征在于，执行如下阶段：根据选择的GND/VDD模式，将目前记忆库值与考虑目前记忆库所允许的记忆库逆转大小的记忆库值，分别设为低记忆库与高记忆库的记忆库逆转偏移初始化阶段S31；
将低记忆库与高记忆库的中间记忆库设为目前记忆库(BANK = {LowBank + HighBank)/2})的记忆库更新阶段S32；
目前记忆库被设定后，选择相应的记忆库，对电压控制振荡器所输出的频率进行检测的频率检测阶段S33；
对所述频率检测阶段S33所检测到的目前频率与，开始发生记忆库逆转的记忆库的频率进行比较后，将所述低记忆库或所述高记忆库设为目前记忆库的记忆库确认阶段S34；
记忆库确认结束后，执行记忆库逆转偏移补偿结束判断阶段S35：判断低记忆库与高记忆库是否相同，当低记忆库与高记忆库相同时，可判断记忆库逆转偏移补偿结束而返回到所述偏移补偿过程S20，在低记忆库与高记忆库不同时，返回到所述记忆库更新阶段S32并反复执行的。
首先，当发生记忆库逆转时，执行记忆库逆转偏移初始化阶段S31，将用于记忆库逆转偏移补偿的参数进行初始化。
GND模式下如下进行初始化：高记忆库(HighBank) = 目前记忆库(BANK) + 偏移检索值(off_search_rng)、低记忆库(LowBank) = 目前记忆库(BANK)。
VDD模式下如下进行初始化：高记忆库(HighBank) = 目前记忆库(BANK)、低记忆库(LowBank) = 目前记忆库(BANK) + 偏移检索值(off_search_rng)。其中，所述偏移检索值(off_search_rng)是指最大程度被允许的记忆库逆转大小，其为预先设置好的常数，当超出该值时判断为产品本身的不良。
并且，对逆转开始记忆库(RevStartBank)进行设定。
之后，执行记忆库更新阶段S32，记忆库更新是将所述记忆库逆转偏移初始化阶段S31中所设定的低记忆库与高记忆库中间的记忆库，设为目前记忆库。{BANK = {LowBank + HighBank)/2}这时不能除于2的情况下，根据舍入模式的设定，进行舍入的控制。假设低记忆库与高记忆库之差为1时，目前记忆库会在原有的记忆库值上以记忆库确认方向直接增减1后，将此更新为目前记忆库、低记忆库、高记忆库值。
目前记忆库被设定后，执行频率检测阶段S33：选择相应的记忆库后，对电压控制振荡器所发生的目前频率进行检测。频率检测在频率比较器10为N计数器的情况下，进行频率计数。
频率检测阶段S33中的频率检测结束后，执行记忆库确认阶段S34：对目前频率与开始记忆库逆转的记忆库下的频率进行比较后，对高记忆库值与低记忆库值进行更新。
目前计数值(Ncount)大于目标计数值(Ntarget)时，将低记忆库(LowBank)设定为目前记忆库(BANK)(LowBank = Bank)，当目前计数值(Ncount)小于等于目标计数值(Ntarget)时，将高记忆库(HighBank)设定为目前记忆库BANK（即，HighBank = Bank）。
当记忆库确认结束后，执行记忆库逆转偏移补偿结束判断阶段S35：判断低记忆库与高记忆库是否相同，当被判断出相同时，可以判断记忆库逆转偏移补偿结束，并返回到所述偏移补偿过程S20，当低记忆库与高记忆库不同时，返回到所述记忆库更新阶段S32并反复执行。
如上所述执行记忆库逆转偏移补偿过程S30后，在Vcp偏移补偿过程S20中对记忆库进行其余偏移值大小的更新而实现补偿，并且最终决定为结束了偏移补偿的记忆库。
图10的(a)为在GND模式下的用于说明记忆库逆转偏移补偿过程的示例图，说明的是如下情况。在开环校正过程S10中找到相应于目标频率的记忆库14时，在记忆库14执行偏移补偿过程S20。在偏移补偿过程S20执行记忆库更新，变成记忆库15，再从记忆库15变成记忆库16时发生了频率大幅度增加的记忆库逆转。
从而，从记忆库15更新至记忆库16后，因判断出记忆库逆转，执行记忆库逆转偏移补偿过程S30。记忆库逆转偏移补偿过程S30中寻找一记忆库，是与发生记忆库逆转的记忆库(RevStartBank)的计数值相同的起点上的记忆库，因此如图10的(a)所示，会寻找发生记忆库逆转的记忆库15的计数值与目前计数值相同的起点上的记忆库22。找到记忆库22时，从新返回到偏移补偿过程S20，并再进行其余偏移值大小的补偿，由于在记忆库23与目标频率相同，因此将记忆库23选定为结束偏移补偿的记忆库，并结束开环。
图10的(b)为，用于说明在VDD模式下的记忆库逆转偏移补偿过程的示例图，说明的是如下情况。当在开环校正过程S10中找到相应于目标频率的记忆库17时，在记忆库16执行偏移补偿过程S20。在偏移补偿过程S20中执行记忆库更新而变成记忆库16(偏移值b)，再从记忆库16变成记忆库15时发生了频率大幅度减少的记忆库逆转。
因此，如图10的(b)所示，寻找发生记忆库逆转的记忆库16的计数值与目前计数值相同的起点上的记忆库9。当找到记忆库9时，重新返回到偏移补偿过程S20，再进行其余偏移值a大小的偏移补偿，使得记忆库8与目标频率相同，因此将记忆库8选定为结束偏移补偿的记忆库，并终结开环。
如上所述，本发明去除了在开环中用于输入Vref的环路交换机，通过升/降处理器的控制，由充电泵将GND或VDD作为开环电压而进行提供，从而不需要单独的Vref发生手段，并且去除因环路交换机，发生相位噪声的原因。
而且，以GND模式或VDD模式进行开环的本发明为在闭环上的最终的锁频而进行偏移补偿过程。
而且，在选择记忆库时，为了解决记忆库的实际制造的容量上的错误，从而判断记忆库逆转，并在发生记忆库逆转时，还要执行记忆库逆转偏移补偿而进行偏移补偿，从而还可以解决设计的记忆库与实际制造的记忆库的容量上的错误，因此可以减少记忆库选择的错误，可以实现较快的锁频。
Claims (5)
1.一种频率合成器的频率校正装置，相位差检测器对输入频率信号与由程序分频器所反馈的反馈频率信号进行相位差的检测，由充电泵发生升/降压后通过环路滤波器而输入至电压控制振荡器，通过程序分频器将电压控制振荡器的输出频率进行反馈的同时，通过频率比较器来对该电压控制振荡器为预分频器分频所输出的频率与目标频率进行比较后，为达到目标频率而使该频率校正装置中的记忆库选择器选择所述电压控制振荡器的VCO记忆库，其特征在于：在所述相位差检测器与所述充电泵之间设置升/降处理器，从而在开环时由充电泵输出GND或VDD电压，在闭环时输出根据相位差而变化的升/降压，并对与开环时输出所述GND或VDD电压所对应的记忆库选择器的记忆库选择结果上，再加上偏移值后决定为最终VCO记忆库值，
所述升/降处理器包括：
第1多路复用器，根据记忆库选择器的开环控制信号而在开环时选择模式控制信号以输入充电泵，该模式控制信号用于选择GND或VDD，在闭环时该第1多路复用器选择根据相位差检测器的相位差而变化的升控制信号以输入至充电泵；以及
第2多路复用器，根据记忆库选择器的开环控制信号而在开环时选择模式控制信号以输入充电泵，该模式控制信号用于选择GND或VDD，在闭环时该第2多路复用器选择根据相位差检测器的相位差而变化的降控制信号以输入至充电泵，所述充电泵在输入所述模式控制信号时，根据相应的模式控制信号而将GND或VDD电压作为电压控制振荡器的控制电压而输出。
2.一种频率合成器的频率校正控制方法，其特征在于：在开环时将GND或VDD电压输入至电压控制振荡器，并对电压控制振荡器所输出的目前频率与目标频率进行比较后，选择出电压控制振荡器的VCO记忆库，具体地，该方法包括：
将开环控制时电压控制振荡器所输出的目前频率与目标频率进行比较，由此对所述电压控制振荡器的VCO记忆库进行更新，并选择出记忆库的频率能达到最接近目标频率的记忆库的开环校正过程；
对所述开环校正过程中所选择的VCO记忆库，进行已设的偏移值大小的记忆库补偿的偏移补偿过程；以及
将所述偏移补偿过程中根据记忆库而更新的目前频率与以前频率进行比较后判断是否发生记忆库逆转，当发生所述记忆库逆转时，更新记忆库顺序，直到找出能生成与发生了记忆库逆转的记忆库频率相同频率的下一顺序的记忆库，从而对记忆库逆转偏移补偿，之后再返回到所述偏移补偿过程的记忆库逆转偏移补偿过程。
3.如权利要求2所述的频率合成器的频率校正控制方法，其特征在于：所述开环校正过程包括：
将最小记忆库初始化为低记忆库，将最大记忆库初始化为高记忆库的初始化阶段；
将低记忆库与高记忆库的加总平均的中间记忆库设定为目前记忆库的记忆库更新阶段；
对所述记忆库更新阶段所选择的目前记忆库的振荡频率进行检测的频率检测阶段；
对所述频率检测阶段所检测到的频率与目标频率进行比较后，将所述低记忆库或高记忆库更新为目前记忆库的记忆库确认阶段；
对经历过所述记忆库确认阶段后的低记忆库与高记忆库进行比较来判断是否相同，当低记忆库与高记忆库为相同的记忆库时结束开环校正，当低记忆库与高记忆库不同时返回到所述记忆库更新阶段的判断结束开环校正阶段。
4.如权利要求2所述的频率合成器的频率校正控制方法，其特征在于：偏移补偿过程包括：
对所述开环校正过程中被选择的记忆库进行已设定的偏移值大小的记忆库补偿，从而判断偏移补偿是否结束的偏移补偿判断阶段；
偏移补偿判断阶段判断偏移补偿没有结束时，在GND模式下增加记忆库号码，而在VDD模式下减少记忆库号码，从而对目前记忆库进行更新的记忆库更新阶段；
将所述记忆库更新阶段中被更新的记忆库选择为目前记忆库后，对电压控制荡器所输出的频率进行检测的频率检测阶段；以及
通过对以前记忆库值下的频率与目前记忆库值下的频率进行比较，从而判断是否为记忆库逆转，当不是记忆库逆转时，返回到所述偏移补偿判断阶段，而在记忆库逆转时执行记忆库逆转偏移补偿过程的记忆库逆转判断阶段。
5.如权利要求2所述的频率合成器的频率校正控制方法，其特征在于，
记忆库逆转偏移补偿过程包括：
将根据选择的GND/VDD模式而变化的目前记忆库值与考虑了目前记忆库所被允许的记忆库逆转大小的记忆库值分别设定为低记忆库与高记忆库的记忆库逆转偏移初始化阶段；
将低记忆库与高记忆库的加总平均的中间记忆库设定为目前记忆库的记忆库更新阶段；
设定目前记忆库后，选择相应目前记忆库，对电压控制振荡器所输出的频率进行检测的频率检测阶段；
将所述频率检测阶段所检测出来的目前频率与记忆库逆转起始记忆库中的频率进行比较后，将所述低记忆库或所述高记忆库更新为目前记忆库的记忆库确认阶段；以及
记忆库确认阶段结束时，判断低记忆库与高记忆库是否相同，并在低记忆库与目前记忆库相同时判断为记忆库逆转偏移补偿已结束，并返回到所述偏移补偿过程，当低记忆库与高记忆库不同时，返回到所述记忆库更新阶段并重复执行的记忆库逆转偏移补偿结束判断阶段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0055487 | 2010-06-11 | ||
| KR1020100055487A KR101199780B1 (ko) | 2010-06-11 | 2010-06-11 | 주파수 합성기의 주파수 보정 장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102281065A CN102281065A (zh) | 2011-12-14 |
| CN102281065B true CN102281065B (zh) | 2014-04-16 |
Family
ID=45095737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110008717.7A Expired - Fee Related CN102281065B (zh) | 2010-06-11 | 2011-01-17 | 频率合成器的频率校正装置及其方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8519757B2 (zh) |
| KR (1) | KR101199780B1 (zh) |
| CN (1) | CN102281065B (zh) |
| TW (1) | TWI467922B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101199780B1 (ko) * | 2010-06-11 | 2012-11-12 | (주)에프씨아이 | 주파수 합성기의 주파수 보정 장치 및 그 방법 |
| TWI493877B (zh) * | 2012-05-11 | 2015-07-21 | Mstar Semiconductor Inc | 時脈信號與資料信號的邊緣對準方法與相關裝置 |
| KR102102328B1 (ko) * | 2014-01-28 | 2020-04-20 | 엘지이노텍 주식회사 | 위상고정루프 회로 및 이의 제어 방법 |
| JP2015222918A (ja) * | 2014-05-23 | 2015-12-10 | 株式会社リコー | フラクショナルｐｌｌ回路 |
| CN104079315B (zh) * | 2014-06-24 | 2018-09-04 | 中国科学院半导体研究所 | 多标准性能可重构式i/q正交载波发生器 |
| US10003345B2 (en) * | 2014-12-11 | 2018-06-19 | Research & Business Foundation Sungkyunkwan University | Clock and data recovery circuit using digital frequency detection |
| JP6567403B2 (ja) * | 2015-12-09 | 2019-08-28 | 株式会社メガチップス | 周波数校正回路および周波数校正方法 |
| US10164649B2 (en) * | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid phase lock loop |
| US10164618B1 (en) * | 2017-12-28 | 2018-12-25 | Micron Technology, Inc. | Jitter cancellation with automatic performance adjustment |
| US10411593B1 (en) * | 2018-03-12 | 2019-09-10 | Samsung Display Co., Ltd. | Average and decimate operations for bang-bang phase detectors |
| KR102528561B1 (ko) * | 2018-05-09 | 2023-05-04 | 삼성전자주식회사 | 클락 생성을 위한 장치 및 방법 |
| US10698441B2 (en) * | 2018-05-21 | 2020-06-30 | Bae Systems Information And Electronic Systems Integration Inc. | High-frequency clock distribution and alignment system |
| CN116405030B (zh) * | 2023-06-09 | 2023-08-18 | 牛芯半导体(深圳)有限公司 | 一种校准电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480926A (zh) * | 2002-08-02 | 2004-03-10 | 三洋电机株式会社 | Pll电路及数据记录控制装置 |
| US7095992B2 (en) * | 2003-12-19 | 2006-08-22 | Broadcom Corporation | Phase locked loop calibration |
| CN1841936A (zh) * | 2005-03-29 | 2006-10-04 | 株式会社瑞萨科技 | 通信用半导体集成电路 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| US7174144B2 (en) * | 2002-09-13 | 2007-02-06 | Broadcom Corporation | Calibration of a phase locked loop |
| GB2409383B (en) * | 2003-12-17 | 2006-06-21 | Wolfson Ltd | Clock synchroniser |
| US7095287B2 (en) * | 2004-12-28 | 2006-08-22 | Silicon Laboratories Inc. | Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques |
| EP1897221B1 (en) * | 2005-06-21 | 2012-02-15 | Nxp B.V. | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops |
| US8487707B2 (en) * | 2006-08-08 | 2013-07-16 | Mstar Semiconductor, Inc. | Frequency synthesizer |
| TWI395410B (zh) * | 2006-08-08 | 2013-05-01 | Mstar Semiconductor Inc | 調整鎖相迴路之振盪器的方法與相關之頻率合成器 |
| US20090072911A1 (en) * | 2007-09-14 | 2009-03-19 | Ling-Wei Ke | Signal generating apparatus and method thereof |
| US7719330B2 (en) * | 2007-12-26 | 2010-05-18 | Ali Corporation | Phase locked loop device and control method thereof |
| US8018261B2 (en) * | 2008-03-25 | 2011-09-13 | Micron Technology, Inc. | Clock generator and methods using closed loop duty cycle correction |
| JP2010130412A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Technology Corp | 半導体集積回路 |
| US7733151B1 (en) * | 2008-12-08 | 2010-06-08 | Texas Instruments Incorporated | Operating clock generation system and method for audio applications |
| CN101674079A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 一种锁相环 |
| JP5457813B2 (ja) * | 2009-12-16 | 2014-04-02 | ルネサスエレクトロニクス株式会社 | Ａｄｐｌｌ回路、半導体装置及び携帯情報機器 |
| US8766736B2 (en) * | 2010-02-01 | 2014-07-01 | Tacettin Isik | Methods of frequency versus temperature compensation of existing crystal oscillators |
| TWI362835B (en) * | 2010-03-11 | 2012-04-21 | Ind Tech Res Inst | Automatic frequency calibration circuit and method for frequency synthesizer |
| KR101199780B1 (ko) * | 2010-06-11 | 2012-11-12 | (주)에프씨아이 | 주파수 합성기의 주파수 보정 장치 및 그 방법 |
| US8248167B2 (en) * | 2010-06-28 | 2012-08-21 | Mstar Semiconductor, Inc. | VCO frequency temperature compensation system for PLLs |
| JP5694696B2 (ja) * | 2010-07-15 | 2015-04-01 | ラピスセミコンダクタ株式会社 | 周波数シンセサイザ装置及び変調周波数変位調整方法 |
| US8570107B2 (en) * | 2011-04-01 | 2013-10-29 | Mediatek Singapore Pte. Ltd. | Clock generating apparatus and frequency calibrating method of the clock generating apparatus |
| US8456206B2 (en) * | 2011-06-20 | 2013-06-04 | Skyworks Solutions, Inc. | Phase-locked loop lock detect |
-
2010
- 2010-06-11 KR KR1020100055487A patent/KR101199780B1/ko active IP Right Grant
-
2011
- 2011-01-17 CN CN201110008717.7A patent/CN102281065B/zh not_active Expired - Fee Related
- 2011-06-10 TW TW100120436A patent/TWI467922B/zh not_active IP Right Cessation
- 2011-06-11 US US13/158,413 patent/US8519757B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480926A (zh) * | 2002-08-02 | 2004-03-10 | 三洋电机株式会社 | Pll电路及数据记录控制装置 |
| US7095992B2 (en) * | 2003-12-19 | 2006-08-22 | Broadcom Corporation | Phase locked loop calibration |
| CN1841936A (zh) * | 2005-03-29 | 2006-10-04 | 株式会社瑞萨科技 | 通信用半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI467922B (zh) | 2015-01-01 |
| US20110304367A1 (en) | 2011-12-15 |
| KR101199780B1 (ko) | 2012-11-12 |
| TW201220705A (en) | 2012-05-16 |
| US8519757B2 (en) | 2013-08-27 |
| KR20110135643A (ko) | 2011-12-19 |
| CN102281065A (zh) | 2011-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102281065B (zh) | 频率合成器的频率校正装置及其方法 | |
| US20110121910A1 (en) | Phase locked loop apparatus with selectable capacitance device | |
| US8013682B2 (en) | Frequency synthesizer and method for controlling same | |
| KR100682279B1 (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
| CN102522985B (zh) | 锁相环及其压控振荡器 | |
| US7590387B2 (en) | High accuracy voltage controlled oscillator (VCO) center frequency calibration circuit | |
| CN100594662C (zh) | 具有粗调谐时间改进的lc压控振荡器 | |
| US7772930B2 (en) | Calibration techniques for phase-locked loop bandwidth | |
| CN105634480B (zh) | 宽带电荷泵锁相环及动态阈值自动频率调谐方法 | |
| CN100483947C (zh) | 使用2-pi滑动检测粗调锁相环(pll)合成器的系统和方法 | |
| WO2018000530A1 (zh) | 锁相环路中压控振荡器的校准系统及方法 | |
| US20110032011A1 (en) | Auto frequency calibrator, method thereof and frequency synthesizer using it | |
| US20150222279A1 (en) | Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching | |
| CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
| CN105763189B (zh) | 频率合成器和控制频率合成器的方法 | |
| US7023283B2 (en) | Wide lock range phase locked loop and method of operation | |
| US7436264B2 (en) | Charge supply apparatus and method in frequency synthesizer | |
| US8509372B1 (en) | Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking | |
| US7583773B2 (en) | Frequency synthesizing device with automatic calibration | |
| US20070121774A1 (en) | Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method | |
| CN106936428A (zh) | 锁相环电路中自动频率控制的实现方法 | |
| US7180344B2 (en) | Phase locked loop and method for trimming a loop filter | |
| JP2000049597A (ja) | Ｐｌｌ回路 | |
| JP4807156B2 (ja) | 電圧制御発振装置及びその制御方法 | |
| JP3993471B2 (ja) | 周波数変調補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140416 Termination date: 20210117 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |