TWI493877B - 時脈信號與資料信號的邊緣對準方法與相關裝置 - Google Patents

時脈信號與資料信號的邊緣對準方法與相關裝置 Download PDF

Info

Publication number
TWI493877B
TWI493877B TW101116944A TW101116944A TWI493877B TW I493877 B TWI493877 B TW I493877B TW 101116944 A TW101116944 A TW 101116944A TW 101116944 A TW101116944 A TW 101116944A TW I493877 B TWI493877 B TW I493877B
Authority
TW
Taiwan
Prior art keywords
signal
square wave
phase
delayed
state
Prior art date
Application number
TW101116944A
Other languages
English (en)
Other versions
TW201347412A (zh
Inventor
Ming Yu Hsieh
Sheng Che Tseng
Chih-Ming Hung
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW101116944A priority Critical patent/TWI493877B/zh
Priority to US13/872,287 priority patent/US8866523B2/en
Publication of TW201347412A publication Critical patent/TW201347412A/zh
Application granted granted Critical
Publication of TWI493877B publication Critical patent/TWI493877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈信號與資料信號的邊緣對準方法與相關裝置
本發明是一種信號控制方法與相關裝置，且特別是有關於一種時脈信號與資料信號的邊緣對準方法與相關裝置。
請參照第1圖，其所繪示為習知信號發射機示意圖。在發射機中，KHz等級的數位信號(D)經由數位類比轉換器(DAC)102產生類比信號A後輸入混頻器(MIXER)110，利用一本地震盪器產112產生的本地震盪信號(LO)將輸入混頻器110的類比信號A上轉至GHz等級的射頻信號(RF)後，經由高輸出功率放大器114產生並輸出放大的射頻信號(ARF )。
現在，一種射頻數位類比轉換器(RFDAC)或者稱為數位功率放大器(digital power amplifier)可以取代上述信號發射機的功能直接產生具大功率的射頻信號(RF)。請參照第2圖，其所繪示為射頻數位類比轉換器的示意圖。射頻數位類比轉換器200的輸入端包括一N個位元數位信號(D)的匯流排(bus)以及一本地震盪信號(LO)輸入端。基本上，所有輸入信號包括匯流排上的N位元數位信號(D)以及本地震盪信號(LO)皆為相同GHz等級的頻率，而射頻數位類比轉換器200即可據以產生射頻信號(RF)。
而除了所有輸入信號的頻率需要相同之外，輸入信號之間的信號邊緣(edge)也要對準(align)，如此才不會造成射頻數位類比轉換器200輸出功率下降以及雜訊升高。因此，如何達到輸入信號之間的信號邊緣對準即是本發明所欲解決的問題。
本發明係有關於一種邊緣對準裝置，包括：一信號源，產生一第一方波信號與一第二方波信號；一相位延遲電路，接收該第一方波信號與該第二方波信號，並根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號；一資料電路，根據該延遲的第二方波信號產生一第三方波信號；以及，相位校正電路，接收該第三方波信號與延遲的該第一方波信號，並據以產生該至少一相位調整信號至該相位延遲電路以調整延遲的該第一方波信號與延遲的該第二方波信號之間的一相位差，使得該第三方波信號的信號邊緣對準延遲的該第一方波信號的信號邊緣；其中，該第一方波信號、該第二方波信號與該第三方波信號具有相同的一頻率。
本發明更提出一種信號邊緣對準方法，用以對準延遲的一第一方波信號與延遲的一第二方波信號之信號邊緣，該方法包括下列步驟：(a)接收該第一方波信號與該第二方波信號；(b)根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號之信號；(c)利用延遲的該第一方波信號來取樣延遲的該第二方波信號之信號，並據以產生一取樣信號；以及，d)當該取樣信號中的一位元串不是一中介資料時，改變該至少一相位調整信號並回至步驟(b)，當該位元串是該中介資料時，停止改變該至少一相位調整信號。
本發明更提出一種信號邊緣對準方法，用以對準延遲的一第一方波信號與延遲的一第二方波信號之信號邊緣，該方法包括下列步驟：接收該第一方波信號與該第二方波信號；根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號之信號；利用延遲的該第一方波信號來取樣延遲的該第二方波信號之信號，並據以產生一取樣信號；以及，該取樣信號中的一位元串不是一中介資料時，決定為一第一狀態或者一第二狀態，當該位元串是該中介資料時，決定為一第三狀態；其中，該至少一相位調整信號共有n個位元，改變該至少一相位調整信號2N 次後獲得複數個該第三狀態；並且於該些第三狀態對應的多個相位調整信號中決定一最佳相位調整信號。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第3A圖，其所繪示為本發明時脈信號與資料信號的邊緣對準裝置的第一實施例。邊緣對準裝置可校正輸入至射頻數位類比轉換器360中的所有輸入信號之間的信號邊緣。邊緣對準裝置包括一時脈信號源(clock source)310、相位延遲電路315、資料電路340、相位校正電路350。其中，相位延遲電路315中包括一第一相位延遲單元320以及第二相位延遲單元330；相位校正電路350中包括一取樣單元(sampling unit)352以及一對準迴路狀態機(alignment loop state machine)354。
時脈信號源310產生第一時脈信號CK1a與第二時脈信號CK2a，其中，第一時脈信號CK1a與第二時脈信號CK2a具有相同的頻率。第一時脈信號CK1a輸入第一相位延遲單元320並根據第一相位調整信號(T1)延遲第一時脈信號CK1a的相位並產生延遲的第一時脈信號CK1b。同理，第二時脈信號CK2a輸入第二相位延遲單元330並根據第二相位調整信號(T2)延遲第二時脈信號CK2a的相位並產生延遲的第二時脈信號CK2b。其中，延遲的第一時脈信號CK1b可視為輸入至射頻數位類比轉換器360的本地震盪信號(LO)。
再者，資料電路340接收延遲的第二時脈信號CK2b，並據以產生N位元的數位信號(D1~DN)。也就是說，N位元的數位信號(D1~DN)與延遲的第二時脈信號CK2b的頻率相同，並且N位元的數位信號(D1~DN)與延遲的第二時脈信號CK2b的信號邊緣對齊。
由於N位元的數位信號(D1~DN)以及延遲的第一時脈信號CK1b輸入射頻數位類比轉換器360時需要對準信號邊緣，因此相位校正電路350係用來調整延遲的第一時脈信號CK1b與延遲的第二時脈信號CK2b的相位並進一步達成N位元的數位信號(D1~DN)與延遲的第一時脈信號CK1b的信號邊緣對準之目的。
根據本發明的實施例，相位校正電路350接收延遲的第一時脈信號CK1b以及N位元的數位信號(D1~DN)中的第x位元信號(Dx)，其中x可為1~N中的任一數字。
如第3A圖所示，取樣單元352接收第x位元信號Dx以及延遲的第一時脈信號CK1b，並據以產生取樣信號S至對準迴路狀態機354。而對準迴路狀態機354即根據取樣信號S來改變第一相位調整信號T1以及第二相位調整信號T2，而相位延遲電路315即可據以調整延遲的第一時脈信號CK1b以及延遲的第二時脈信號CK2b之間的相位關係。最後，當延遲的第一時脈信號CK1b以及延遲的第二時脈信號CK2b之間的相位差為0(沒有相位差)時，亦即延遲的第一時脈信號CK1b以及延遲的第二時脈信號CK2b之間的信號邊緣已經對準時，則相位校正電路350停止改變第一相位調整信號T1以及第二相位調整信號T2。
根據本發明的第一實施例，第一相位延遲單元320中包括第一調整級(first tuning stage)322、第二調整級324、與第三調整級326。第一調整級322可視為粗調調整級，其最小的延遲調整時間約為50ps(picosecond)；第二調整級324可視為中調調整級，其最小的延遲調整時間約為10ps；第三調整級326可視為微調調整級，其最小的延遲調整時間約為3ps。同理，第二相位延遲單元330中包括第一調整級332、第二調整級334、與第三調整級336。由於第一相位延遲單元320與第二相位延遲單元330的電路結構相同因此不再贅述。
由於本發明最主要的目的係在於調整延遲的第一時脈信號(CK1b)以及延遲的第二時脈信號(CK2b)之間的相位關係。因此，也可以僅利用一個相位延遲單元來達成。請參照第3B圖，其所繪示為本發明時脈信號與資料信號的邊緣對準裝置的第二實施例。相較於第一實施例，第二時脈信號(CK2a)與延遲的第二時脈信號(CK2b)完全相同，亦即將第二時脈信號(CK2a)延遲0度之後產生延遲的第二時脈信號(CK2b)，或者第二時脈信號(CK2a)與產生延遲的第二時脈信號(CK2b)同相位。而於相位延遲電路316中僅提供第一相位延遲單元320來控制第一時脈信號(CK1a)的相位，使得延遲的第一時脈信號(CK1b)以及延遲的第二時脈信號(CK2b)之間沒有相位差。
或者，請參照第3C圖，其所繪示為本發明時脈信號與資料信號的邊緣對準裝置的第三實施例。相較於第一實施例，第一時脈信號(CK1a)與延遲的第一時脈信號(CK1b)完全相同，亦即將第一時脈信號(CK1a)延遲0度之後產生延遲的第一時脈信號(CK1b)，或者第一時脈信號(CK1a)與產生延遲的第一時脈信號(CK1b)同相位。而於相位延遲電路317中僅提供第二相位延遲單元330來控制第二時脈信號(CK2a)的相位，使得延遲的第二時脈信號(CK2b)以及延遲的第一時脈信號(CK1b)之間沒有相位差。
請參照第4A圖至第4D圖，其所繪示為第一調整級、第二調整級、與第三調整級示意圖。此第一調整級、第二調整級、與第三調整級可運用於相位延遲電路315、316、317中的第一相位延遲單元320與第二相位延遲單元330。如第4A圖所示，其為第一調整級示意圖。第一調整級包括X相位產生器410與一X選一多工器412。以X=4為例，X相位產生器410接收一時脈信號(CK)並產生四個相位各差90度的時脈信號至X選一多工器412。而根據第一選擇信號(T_X)，X選一多工器412選擇其中之一的時脈信號作為第一輸出時脈信號(CK_D1)。由以上的說明可知，當X=4時，第一選擇信號(T_X)為二位元。
如第4B圖所示，其為第二調整級示意圖。第二調整級包括串接的多個緩衝器所形成的一延遲鍊(delay chain)，延遲鍊的輸入端接收第一輸出時脈信號(CK_D1)。再者，延遲鍊提供Y個相位相異的時脈信號至Y選一多工器422。而根據第二選擇信號(T_Y)，Y選一多工器422選擇其中之一的時脈信號作為第二輸出時脈信號(CK_D2)。由以上的說明可知，當Y=16時，第一選擇信號(T_X)為四位元。
或者，如第4C圖所示，其為另一第二調整級示意圖。第二調整級包括串接的多個差動反向器所形成的延遲鍊，延遲鍊的輸入端接收第一輸出時脈信號(CK_D1)。再者，延遲鍊提供Y個相位相異的時脈信號至Y選一多工器432。而根據第二選擇信號(T_Y)，Y選一多工器432選擇其中之一的時脈信號作為第二輸出時脈信號(CK_D2)。其中，每個差動反向器最小的延遲調整時間約為10ps。
如第4D圖所示，其為第三調整級示意圖。第三調整級又可稱為內插器(interpolator)。如圖所示，提供二個不同的驅動電壓Vd1與Vd2可使得第二輸出時脈信號(CK_D2)與第三輸出時脈信號(CK_D3)的延遲時間到達數個ps等級。舉例來說，提供四個驅動電壓組，每個驅動電壓組中的驅動電壓Vd1與Vd2的比值皆不同。因此，利用二個位元的第三選擇信號級可以調整第二輸出時脈信號(CK_D2)與第三輸出時脈信號(CK_D3)之間的相位差。
由以上的說明可知，第一選擇信號(T_X)、第二選擇信號(T_Y)與第三選擇信號共有8個位元，此八個位元即可作為相位校正電路350所輸出的第一相位調整信號T1或者第二相位調整信號T2。其中，第一相位調整信號T1或者第二相位調整信號T2中的前二位元可控制第一調整級；接下來的四個位元可控制第二調整級；最後二個位元可控制第三調整級。而根據第一相位調整信號T1，即可將第一時脈信號(CK1a)的相位調整為延遲的第一時脈信號(CK1b)；同理，根據第二相位調整信號T2，即可將第二時脈信號(CK2a)的相位調整為延遲的第二時脈信號(CK2b)。由以上的說明可知，由於第一選擇信號(T_X)、第二選擇信號(T_Y)與第三選擇信號共有8個位元，因此相位的最小延遲單位為(360/28 )度。當然，如果第一選擇信號(T_X)、第二選擇信號(T_Y)與第三選擇信號共有p個位元，則相位的最小延遲單位為(360/2p )度。
請參照第5圖，其所繪示為取樣電路示意圖。取樣電路包括一第一D型正反器510、一第二D型正反器512、以及二選一多工器514。於進行信號邊緣對準校正時，需控制資料電路340輸出“0”與“1”交替變化的第x位元信號(Dx)，使得第x位元信號(Dx)所產生的方波信號與延遲的第一時脈信號(CK1b)具有相同的頻率以及相位。
如第5圖所示，第一D型正反器510的資料輸入端接收第x位元信號(Dx)，時脈輸入端接收延遲的第一時脈信號(CK1b)，亦即，延遲的第一時脈信號(CK1b)係作為取樣方波信號而第x位元信號(Dx)係作為被取樣方波信號；第二D型正反器512的資料輸入端接收延遲的第一時脈信號(CK1b)，時脈輸入端接收第x位元信號(Dx)，亦即，第x位元信號(Dx)係作為取樣方波信號而延遲的第一時脈信號(CK1b)係作為被取樣方波信號；2選一多工器514連接至第一D型正反器510與第二D型正反器512的輸出端，並根據取樣選擇信號(Ss)而擇一輸出並成為取樣信號(S)。換句話說，校正電路可利用延遲的第一時脈信號(CK1b)來取樣第x位元信號(Dx)產生取樣信號(S)；或者，利用第x位元信號(Dx)來取樣延遲的第一時脈信號(CK1b)產生取樣信號(S)。更進一步說明，本發明係利用取樣方波信號的上升緣(rising edge)來對被取樣方波信號進行取樣，並輸出取樣信號(S)。
當然，取樣電路也可以僅利用第一D型正反器510即可，使得取樣信號(S)係由延遲的第一時脈信號(CK1b)取樣第x位元信號(Dx)而產生；或者，取樣電路也可以僅利用第二D型正反器512即可，使得取樣信號(S)係由第x位元信號(Dx)取樣延遲的第一時脈信號(CK1b)而產生。
由於第x位元信號(Dx)與延遲的第一時脈信號(CK1b)具有相同的頻率。因此，當二個方波信號的相位不同時，取樣信號(S)所產生的位元串(bit stream)持續維持在“1”或者“0”。當位元串持續輸出“1”時，對準迴路狀態機354視為狀態“1”；反之，當取樣信號(S)所產生的位元串持續維持在“0”時，對準迴路狀態機354視為狀態“0”。
根據數位電路的特性，當二個方波信號的相位相同時，取樣信號(S)所產生的位元串會變成中介資料(metadata)。也就是說，此時無法預測取樣信號(S)會產生“1”或者“0”的資料，此時取樣信號(S)所產生的位元串會隨機的出現“1”或者“0”。當取樣信號(S)所產生的位元串變成中介資料時，對準迴路狀態機354視為狀態“2”。
請參照第6圖，其所繪示為本發明信號邊緣對準方法流程圖。當開始校正後，對準迴路狀態機354接收接收取樣信號(S)所輸出的位元串，並決定一狀態(步驟S610)。根據上述的說明，當二個方波信號(第x位元信號(Dx)與延遲的第一時脈信號(CK1b))的相位不同時，對準迴路狀態機354決定的狀態不是狀態“1”就是狀態“0”。由於並非狀態“2”(步驟S612)，因此對準迴路狀態機354需改變相位調整信號(第一相位調整信號T1或者第二相位調整信號T2)(步驟S614)，以改變二個方波信號之間的相位差。
當相位調整信號改變後，再次接收接收取樣信號(S)所輸出的位元串，並決定一狀態(步驟S610)。當確定為狀態“2”(步驟S612)時，對準迴路狀態機354即停止改變相位調整信號，而達調整出同相位的二個方波信號。
基本上，對準迴路狀態機354決定狀態“2”的方式很多，皆是判斷取樣信號(S)所產生的位元串是否為中介資料。而以下僅簡單的介紹幾種方法。
第一種方式係利用統計來決定位元串的資料是否為中介資料。例如，連續接收取樣信號(S)中的多個的位元(例如100個)後，統計100個位元中出現“1”的數目以及出現“0”的數目。當二個數目相減之後的絕對值小於一預定臨限值(例如30)時，則對準迴路狀態機354確定此時即為狀態“2”。當然，此預定臨限值可以任意的設定。
第二種方式直接觀測取樣信號(S)。例如當取樣信號(S)的位元串中出現“0”、“1”、“0”、“1”的連續變化時，即可決定此時為狀態“2”。
請參照第7A圖~第7C圖，其所繪示為本發明信號邊緣對準方法中相位調整信號的控制流程。基本上此實施例係以調整輸入取樣電路的取樣方波信號為例來做說明。再者，相位調整信號中的第一選擇信號、第二選擇信號以及第三選擇信號的數值最小時，可造成最小的延遲效果。
如第7A圖所示，其為第一調整級的調整方法。首先，保持第二選擇信號與第三選擇信號在最小值(步驟S710)；接著，根據取樣信號(S)來判斷此時的狀態為狀態“0”、狀態“1”、或者狀態“2”(步驟S710)；當確定為狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
當確定為狀態“1”時，將第一選擇信號減1(步驟S714)後，繼續判斷此時的狀態為狀態“0”、狀態“1”、或者狀態“2”(步驟S716)；於狀態“1”時，回到步驟S714繼續將第一選擇信號減1；於狀態“0”，決定第一選擇信號(步驟S726)；於狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
再者，當確定為狀態“0”時，將第一選擇信號加1(步驟S720)後，繼續判斷此時的狀態為狀態“0”、狀態“1”、或者狀態“2”(步驟S722)；於狀態“0”時，回到步驟S720繼續將第一選擇信號加1；於狀態“1”時，將第一選擇信號減1(步驟S724)並決定第一選擇信號(步驟S726)；於狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
由第7A圖的說明可知，此方法係利用第一調整級來調整取樣方波信號，直到取樣方波信號的相位超前被取樣方波信號的相位(狀態“0”)為止，並且取樣方波信號與被取樣方波信號之間的相位差已經小於第一調整級的最小調整範圍。
如前述，在確定取樣方波信號的相位超前被取樣方波信號的相位(也就是狀態“0”)時，即利用第二調整級來延遲取樣方波信號。如第7B圖所示，其為第二調整級的調整方法。首先，固定之前的第一選擇信號並保持與第三選擇信號在最小值(步驟S730)；接著，根據取樣信號(S)來判斷此時的狀態為狀態“0”、或者狀態“2”(步驟S732)；當確定為狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
當確定為狀態“0”時，將第二選擇信號加1(步驟S734)後，繼續判斷此時的狀態為狀態“0”、狀態“1”、或者狀態“2”(步驟S736)；於狀態“0”時，回到步驟S734繼續將第二選擇信號加1；於狀態“1”時，將第一選擇信號減1(步驟S738)並決定第二選擇信號(步驟S740)；於狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
由第7B圖的說明可知，此方法係利用第二調整級來調整取樣方波信號，直到取樣方波信號的相位超前被取樣方波信號的相位(狀態“0”)為止，並且取樣方波信號與被取樣方波信號之間的相位差已經小於第二調整級的最小調整範圍。
當第一選擇信號與第二選擇信號決定後，即利用第三調整級來延遲取樣方波信號。如第7C圖所示，其為第三調整級的調整方法。首先，固定之前的第一選擇信號與第二選擇信號(步驟S750)；接著，根據取樣信號(S)來判斷此時的狀態為狀態“0”、或者狀態“2”(步驟S752)；當確定為狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
當確定為狀態“0”時，將第三選擇信號加1(步驟S754)後，繼續判斷此時的狀態為狀態“0”、狀態“1”、或者狀態“2”(步驟S756)；於狀態“0”時，回到步驟S754繼續將第三選擇信號加1；於狀態“1”時，決定第三選擇信號(步驟S758)；於狀態“2”時，即結束校正，並結合此時的第一選擇信號、第二選擇信號；第三選擇信號成為相位調整信號。
由第7C圖的說明可知，此方法係利用第三調整級來調整取樣方波信號，直到取樣方波信號的相位落後被取樣方波信號的相位(狀態“1”)為止，並且取樣方波信號與被取樣方波信號之間的相位差已經小於第二調整級的最小調整範圍。最後，利用決定的第一選擇信號、第二選擇信號；第三選擇信號組合成為相位調整信號。
由以上第7A圖~第7C圖的說明可知，由粗調調整級、中調調整級、細調調整級來逐步調整取樣方波信號，達到取樣方波信號與被取樣方波信號之間的相位差為最小值。
當然，在此技術領域的技術人員也可以不需要依照第7A圖~第7C圖的方式來進行調整。也可以直接將相位調整信號由最小值依序改變到最大值，並直接根據取樣信號(S)來判斷此時的狀態。並於多個狀態“2”時對應的相位調整信號中挑出一個最佳相位調整信號。也就是說，在相位調整信號為p位元時，由小到大依序該變相位調整信號，使取樣信號(S)判斷出2p 個狀態，並據以獲得一個最佳相位調整信號。
再者，為了防止本發明信號邊緣對準裝置誤動作將取樣信號的上升緣(rising edge)對準被取樣信號的下降緣(falling edge)，本發明提出二種方式以防止邊緣對準裝置誤動作。
於校正開始時，可能發生取樣信號的上升緣剛好與被取樣信號的下降緣對準而被判斷為狀態“2”。此時需要先利用相位調整信號來將二個方波信號的相位調整為相異，之後再利用第7A圖至第7C圖的方式再次進行校正即可確保二個方波信號的二個上升緣係相互對齊。
另一種方式係改變其中一個方波信號的責任週期(duty cycle)。當對準迴路狀態機354確定取樣方波信號以及被取樣方波信號之間相位相同而判斷為狀態“2”時，進一步改變取樣單元352的取樣方式，將取樣方波信號改變為被取樣方波信號並將被取樣方波信號改變為取樣方波信號。
如果改變取樣單元352的取樣方式後，對準迴路狀態機354仍舊判斷為狀態“2”時，則確定此二方波信號為相同相位。反之，如果改變取樣單元352的取樣方式後，對準迴路狀態機354判斷為狀態“0”或者狀態“1”時，則確定此二方波信號為相位相差180度，也就是取樣信號的上升緣對準至被取樣信號的下降緣。
由以上的說明可知，本發明的優點是提出一種時脈信號與資料信號的邊緣對準方法與相關裝置。適用於GHz等級的信號邊緣的對準。並且使得射頻數位類比轉換器產生高效率的射頻輸出信號。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102．．．數位類比轉換器
110．．．混頻器
112．．．本地震盪器產
114．．．高輸出功率放大器
200．．．射頻數位類比轉換器
310．．．時脈信號源
315、316、317．．．相位延遲電路
320．．．第一相位延遲單元
322、332．．．第一調整級
324、334．．．第二調整級
326、336．．．第三調整級
330．．．第二相位延遲單元
340．．．資料電路
350．．．相位校正電路
352．．．取樣單元
354．．．對準迴路狀態機
360．．．射頻數位類比轉換器
410．．．X相位產生器
412．．．X選1多工器
422、432‧‧‧Y選1多工器
510‧‧‧第一D型正反器
512‧‧‧第二D型正反器
514‧‧‧2選多工器
第1圖所繪示為習知信號發射機示意圖。
第2圖所繪示為射頻數位類比轉換器的示意圖。
第3A圖~第3C所繪示為本發明時脈信號與資料信號的邊緣對準裝置的第一實施例至第三實施例。
第4A圖至第4D圖所繪示為第一調整級、第二調整級、與第三調整級示意圖。
第5圖所繪示為取樣電路示意圖。
第6圖所繪示為本發明信號邊緣對準方法流程圖。
第7A圖~第7C圖所繪示為本發明信號邊緣對準方法中相位調整信號的控制流程。
310．．．時脈信號源
315．．．相位延遲電路
320．．．第一相位延遲單元
322、332．．．第一調整級
324、334．．．第二調整級
326、336．．．第三調整級
330．．．第二相位延遲單元
340．．．資料電路
350．．．相位校正電路
352．．．取樣單元
354．．．對準迴路狀態機
360．．．射頻數位類比轉換器

Claims (17)

  1. 一種信號邊緣對準裝置，包括：一信號源，產生一第一方波信號與一第二方波信號；一相位延遲電路，接收該第一方波信號與該第二方波信號，並根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號；一資料電路，根據該延遲的第二方波信號產生一第三方波信號；以及一相位校正電路，接收該第三方波信號與延遲的該第一方波信號，並據以產生該至少一相位調整信號至該相位延遲電路以調整延遲的該第一方波信號與延遲的該第二方波信號之間的一相位差，使得該第三方波信號的信號邊緣對準延遲的該第一方波信號的信號邊緣；其中，該第一方波信號、該第二方波信號與該第三方波信號具有相同的一頻率；其中，該資料電路係產生複數個位元的數位信號，且該第三方波信號係為該複數個位元的數位信號其中之一，使得一射頻數位類比轉換器接收該些位元信號與延遲的該第一方波信號的信號並產生一射頻信號。
  2. 如申請專利範圍第1項所述之邊緣對準裝置，其中，該相位延遲電路包括：一第一相位延遲單元接收該第一方波信號與一第一相位調整信號而產生延遲的該第一方波信號；以及一第二相位延遲單元接收該第二方波信號與一第二 相位調整信號而產生延遲的該第二方波信號。
  3. 如申請專利範圍第1項所述之邊緣對準裝置，其中，該第二方波信號與延遲的該第二方波信號同相位，並且該相位延遲電路包括：一第一相位延遲單元接收該第一方波信號與該至少一相位調整信號而產生延遲的該第一方波信號。
  4. 如申請專利範圍第3項所述之邊緣對準裝置，其中，該第一相位延遲單元包括：一第一調整級，接收該第一方波信號並根據該至少一相位調整信號中的一第一部份來延遲該第一方波信號並產生一第一輸出時脈信號；一第二調整級，接收該第一輸出時脈信號並根據該至少一相位調整信號中的一第二部份來延遲該第一輸出時脈信號並產生一第二輸出時脈信號；以及一第三調整級，接收該第二輸出時脈信號並根據該至少一相位調整信號中的一第三部份來延遲該第二輸出時脈信號並產生延遲的該第一方波信號。
  5. 如申請專利範圍第4項所述之邊緣對準裝置，其中，該第一調整級為一粗調調整級，該第二調整級為一中調調整級，以及該第三調整級為一細調調整級。
  6. 如申請專利範圍第1項所述之邊緣對準裝置，其 中，該第一方波信號與延遲的該第一方波信號同相位，並且該相位延遲電路包括：一第二相位延遲單元接收該第二方波信號與該至少一相位調整信號而產生延遲的該第二方波信號。
  7. 如申請專利範圍第6項所述之邊緣對準裝置，其中，該第二相位延遲單元包括：一第一調整級，接收該第二方波信號並根據該至少一相位調整信號中的一第一部份來延遲該第二方波信號並產生一第一輸出時脈信號；一第二調整級，接收該第一輸出時脈信號並根據該至少一相位調整信號中的一第二部份來延遲該第一輸出時脈信號並產生一第二輸出時脈信號；以及一第三調整級，接收該第二輸出時脈信號並根據該至少一相位調整信號中的一第三部份來延遲該第二輸出時脈信號並產生延遲的該第二方波信號。
  8. 如申請專利範圍第7項所述之邊緣對準裝置，其中，該第一調整級為一粗調調整級，該第二調整級為一中調調整級，以及該第三調整級為一細調調整級。
  9. 如申請專利範圍第1項所述之邊緣對準裝置，其中，該相位校正電路包括：一取樣單元，接收該第三方波信號與延遲的該第一方波信號並產生一取樣信號；以及 一對準迴路狀態機，接收該取樣信號中的一位元串，其中，當該位元串不是一中介資料時，改變該至少一相位調整信號，當該位元串是該中介資料時，停止改變該至少一相位調整信號。
  10. 一種信號邊緣對準方法，包括下列步驟：(a)接收一第一方波信號與一第二方波信號；(b)根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號之信號；(c)利用延遲的該第一方波信號來取樣延遲的該第二方波信號之信號，並據以產生一取樣信號；以及(d)當該取樣信號中的一位元串不是一中介資料時，改變該至少一相位調整信號並回至步驟(b)，當該位元串是該中介資料時，停止改變該至少一相位調整信號；其中，該至少一相位調整信號包括一第一選擇信號、一第二選擇信號、與一第三選擇信號。
  11. 如申請專利範圍第10項所述之方法，其中當該位元串不是該中介資料時係為一第一狀態或者一第二狀態；以及當該位元串是該中介資料時係為一第三狀態。
  12. 如申請專利範圍第11項所述之方法，其中，改變該至少一相位調整信號係改變該第一選擇信號，包括下列步驟：保持該第二選擇信號與該第三選擇信號在一最小 值；於該第三狀態時，結束流程；於該第一狀態時，依序增加該第一選擇信號直到該第一信號對應至該第二狀態後，將該第一選擇信號減1後成為一決定的第一選擇信號，或者依序增加該第一選擇信號直到該第一信號對應至該第三狀態後，結束流程；以及於該第二狀態時，依序減少該第一選擇信號直到該第一信號對應至該第一狀態後，成為該決定的第一選擇信號，或者依序減少該第一選擇信號直到該第一選擇信號對應至該第三狀態後，結束流程；其中，於結束流程時，根據該第一選擇信號、該第二選擇信號、與該第三選擇信號完成該至少一相位選擇信號。
  13. 如申請專利範圍第11項所述之方法，其中，於第一次判斷為該第三狀態時，改變該延遲的該第一方波信號與延遲的該第二方波信號之信號以呈現該第一狀態或者該第二狀態後，再次進入步驟(a)，以防止誤動作。
  14. 如申請專利範圍第11項所述之方法，其中，於第一次判斷為該第三狀態時，改延遲的變該第二方波信號與延遲的該第一方波信號具有相異的一責任週期，並利用延遲的該第二方波信號來取樣延遲的該第一方波信號之信號；於確認維持在該第一狀態或者該第二狀態時，卻認 為誤動作；以及於確認在該第一狀態或者該第二狀態時，卻認為誤動作。
  15. 如申請專利範圍第14項所述之方法，其中，改變該至少一相位調整信號係改變該第二選擇信號，包括下列步驟：固定該決定的第一選擇信號並保持該第三選擇信號在該最小值；於該第三狀態時，結束流程；以及於該第一狀態時，依序增加該第二選擇信號直到該第二信號對應至該第二狀態後，將該第二選擇信號減1後成為一決定的第二選擇信號，或者依序增加該第二選擇信號直到該第二選擇信號對應至該第三狀態後，結束流程；其中，於結束流程時，根據該決定的第一選擇信號、該第二選擇信號、與該第三選擇信號完成該至少一相位選擇信號。
  16. 如申請專利範圍第15項所述之方法，其中，改變該至少一相位調整信號係改變該第三選擇信號，包括下列步驟：固定該決定的第一選擇信號與該決定的第二選擇信號；於該第三狀態時，結束流程；以及於該第一狀態時，依序增加該第三選擇信號直到該 第三信號對應至該第二狀態後，成為一決定的第三選擇信號，或者依序增加該第三選擇信號直到該第三選擇信號對應至該第三狀態後，結束流程；其中，於結束流程時，根據該決定的第一選擇信號、該決定的第二選擇信號、與該第三選擇信號完成該至少一相位選擇信號。
  17. 一種信號邊緣對準方法，包括下列步驟：接收一第一方波信號與一第二方波信號；根據至少一相位調整信號來產生延遲的該第一方波信號與延遲的該第二方波信號之信號；利用延遲的該第一方波信號來取樣延遲的該第二方波信號之信號，並據以產生一取樣信號；以及當該取樣信號中的一位元串不是一中介資料時，決定為一第一狀態或者一第二狀態，當該位元串是該中介資料時，決定為一第三狀態；其中，該至少一相位調整信號共有p個位元，改變該至少一相位調整信號2p 次後獲得複數個該第三狀態；並且於該些第三狀態對應的多個相位調整信號中決定一最佳相位調整信號。
TW101116944A 2012-05-11 2012-05-11 時脈信號與資料信號的邊緣對準方法與相關裝置 TWI493877B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101116944A TWI493877B (zh) 2012-05-11 2012-05-11 時脈信號與資料信號的邊緣對準方法與相關裝置
US13/872,287 US8866523B2 (en) 2012-05-11 2013-04-29 Method and associated apparatus for clock-data edge alignment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116944A TWI493877B (zh) 2012-05-11 2012-05-11 時脈信號與資料信號的邊緣對準方法與相關裝置

Publications (2)

Publication Number Publication Date
TW201347412A TW201347412A (zh) 2013-11-16
TWI493877B true TWI493877B (zh) 2015-07-21

Family

ID=49548172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116944A TWI493877B (zh) 2012-05-11 2012-05-11 時脈信號與資料信號的邊緣對準方法與相關裝置

Country Status (2)

Country Link
US (1) US8866523B2 (zh)
TW (1) TWI493877B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540444B (zh) * 2015-07-31 2016-07-01 晨星半導體股份有限公司 具有時序校準功能之傳輸流處理器以及時序校準裝置與方法
CN106470346A (zh) * 2015-08-18 2017-03-01 晨星半导体股份有限公司 具有时序校准功能的传输流处理器以及时序校准装置与方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243677A1 (en) * 2008-03-25 2009-10-01 Micron Technology, Inc. Clock generator and methods using closed loop duty cycle correction
US7881148B2 (en) * 2008-06-05 2011-02-01 Hynix Semiconductor Inc. Semiconductor memory device
US20110074477A1 (en) * 2009-08-27 2011-03-31 Altera Corporation Techniques for Providing Reduced Duty Cycle Distortion
US20110304367A1 (en) * 2010-06-11 2011-12-15 Fci Inc. Apparatus and method for frequency calibration in frequency synthesizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243677A1 (en) * 2008-03-25 2009-10-01 Micron Technology, Inc. Clock generator and methods using closed loop duty cycle correction
US7881148B2 (en) * 2008-06-05 2011-02-01 Hynix Semiconductor Inc. Semiconductor memory device
US20110074477A1 (en) * 2009-08-27 2011-03-31 Altera Corporation Techniques for Providing Reduced Duty Cycle Distortion
US20110304367A1 (en) * 2010-06-11 2011-12-15 Fci Inc. Apparatus and method for frequency calibration in frequency synthesizer

Also Published As

Publication number Publication date
US8866523B2 (en) 2014-10-21
TW201347412A (zh) 2013-11-16
US20130300478A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
US8912834B2 (en) Integrated circuits with dual-edge clocking
US7978111B2 (en) High resolution time-to-digital converter
TWI448081B (zh) All-digital clock correction circuit and method thereof
KR20100135552A (ko) 입력 클락과 출력 클락의 듀티를 보정하는 지연 동기 루프
KR20170112674A (ko) 다위상 클록 신호 보정 장치
TWI777723B (zh) 倍頻器及延遲復用佔空比校準方法
US7170331B2 (en) Delay circuit
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
TWI493877B (zh) 時脈信號與資料信號的邊緣對準方法與相關裝置
EP2327161B1 (en) Accumulated phase-to-digital conversion in digital phase locked loops
US10355708B2 (en) Idle tone dispersion device and frequency ratio measuring device
JP4764814B2 (ja) 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US6661271B1 (en) Multi-phase edge rate control for SCSI LVD
US7764096B2 (en) DLL circuit and method of controlling the same
US7629816B1 (en) Method and apparatus for pre-clocking
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
TW201316150A (zh) 多相位時脈產生系統及其時脈校準方法
US8050319B2 (en) Signal generating apparatus and related method
US20100141319A1 (en) Clock signal output circuit
US11881860B2 (en) Phase mixing circuit and multi-phase clock signal alignment circuit including the same
JP2013012917A (ja) クロック生成回路、クロック生成方法および半導体集積回路
CN103457581A (zh) 时钟脉冲信号与数据信号的边缘对准方法与相关装置
JP4728152B2 (ja) スペクトラム拡散クロックジェネレータ
JP2019213166A (ja) 信号処理装置および方法
TW201515396A (zh) 責任週期校正電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees