CN107659308B - 数字控制振荡器及时间数字转换器 - Google Patents

数字控制振荡器及时间数字转换器 Download PDF

Info

Publication number
CN107659308B
CN107659308B CN201711107144.7A CN201711107144A CN107659308B CN 107659308 B CN107659308 B CN 107659308B CN 201711107144 A CN201711107144 A CN 201711107144A CN 107659308 B CN107659308 B CN 107659308B
Authority
CN
China
Prior art keywords
control
controlled oscillator
digitally controlled
load
nand gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711107144.7A
Other languages
English (en)
Other versions
CN107659308A (zh
Inventor
赖荣钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711107144.7A priority Critical patent/CN107659308B/zh
Publication of CN107659308A publication Critical patent/CN107659308A/zh
Application granted granted Critical
Publication of CN107659308B publication Critical patent/CN107659308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明的一个方面提供一种数字控制振荡器，通过在延迟电路的负载线上连接一个或多个负载块单元并使负载块在控制代码的控制下影响延迟电路的负载容量，进而影响数字控制振荡器的延迟时间或分辨率。本发明的数字控制振荡器的负载块单元包括至少一个第一与非门，所述第一与非门的负载引脚连接所述延迟电路的负载线，所述第一与非门的控制引脚输入控制代码来控制延迟时间。通过本发明的数字控制振荡器，能够通过控制代码灵活地改变控制控制振荡器的延迟时间。本发明的另一方面提供一种时间数字转换器。

Description

数字控制振荡器及时间数字转换器
技术领域
本发明涉及半导体电路技术领域，尤其涉及一种数字控制振荡器以及包括所述数字控制振荡器的时间数字转换器。
背景技术
数字控制振荡器(DCO，Digital Control Oscillator)通常用于产生时钟信号。时间数字转换器使用一对数字控制振荡器构成粗调谐振荡器和细调谐振荡器。粗调谐振荡器和细调谐振荡器之间的时间差是时间数字转换器的细调谐分辨率。
如图1所示，已知的数字控制振荡器100由延迟电路110和与其串联的多路调制器120组成，其中延迟电路110包括用作开关的与非门111和与其串联的多个缓冲器112。与非门111的一个输入引脚1111输入脉冲信号，与非门111的另一输入引脚1112输入延迟电路110延迟后的输出信号。现有的数字控制振荡器100通过控制代码来调整分辨率，而控制代码利用多路调制器120连接缓冲器112的输入端，进而调整数字控制振荡器100的延迟时间。图1所示的现有数字控制振荡器100的分辨率是大约15皮秒(PS)。
然而，在已知的数字控制振荡器100中，由于控制代码利用多路调制器120决定通过缓冲器112的路径，数字控制振荡器100的延迟时间的改变受到限制。
发明内容
有鉴于此，本发明实施例期望提供一种数字控制振荡器以及时间数字转换器，其中所述数字控制振荡器及时间数字转换器能够通过控制代码控制数字控制振荡器的延迟电路的负载，进而改变数字控制振荡器的延迟电路的延迟时间。
作为本发明实施例的一个方面，提供了一种数字控制振荡器，所述数字控制振荡器包括延迟电路，所述延迟电路延迟输入的脉冲信号；以及至少一个负载块单元，用于改变所述延迟电路的负载；其中，所述延迟电路接收一脉冲信号和所述延迟电路的输出端输出的延迟后的脉冲信号，所述负载块单元包括至少一个第一与非门，所述第一与非门的负载引脚连接所述延迟电路的负载线，所述第一与非门的控制引脚输入控制代码来控制所述延迟电路的延迟作用。
在本发明一个实施例的数字控制振荡器中，每个所述负载块单元包括的所述第一与非门为至少两个，所述第一与非门的至少两个控制引脚分别接收相同的或不同的控制代码来控制所述延迟电路的延迟作用。
在本发明一个实施例的数字控制振荡器中，所述数字控制振荡器包括的所述负载块单元为至少两个，每个所述负载块单元包括的所述第一与非门为至少两个，所述第一与非门的至少两个控制引脚分别接收相同的或不同的控制代码来控制所述延迟电路的延迟作用。
在根据本发明一个实施例的数字控制振荡器中，所述负载块单元选自ND2D4、ND2D0、OAI211D2或者OAI211D0中的至少一种或任意多种组合。
在本发明一个实施例的数字控制振荡器中，所述延迟电路包括第二与非门以及和所述第二与非门的输出引脚连接的多个串联的缓冲器，所述第二与非门的第一输入引脚接收输入的脉冲信号；所述第二与非门的第二输入引脚接收从所述延迟电路的输出引脚输出的延迟后的脉冲信号。
作为本发明的另一个方面，本发明的实施例提供一种时间数字转换器，所述时间数字转换器包括粗调谐电路、细调谐电路和相位检测器，其中，所述粗调谐电路包括第一数字控制振荡器和第一计数单元，所述第一数字控制振荡器的构造包括上述数字控制振荡器中的任意一种；所述细调谐电路包括第二数字控制振荡器和第二计数单元，所述第二数字控制振荡器的构造包括上述数字控制振荡器中的任意一种；
所述粗调谐电路和所述细调谐电路并联连接，所述相位检测器的两个输入端分别连接所述第一数字控制振荡器的输出端和所述第二数字控制振荡器的输出端。
在本发明一实施例的时间数字转换器中，所述第一数字控制振荡器的控制引脚连接到所述第一计数单元的开始端；所述第一数字控制振荡器的输出端连接到所述第一计数单元的计数端；所述第二数字控制振荡器的控制引脚连接到所述第一计数单元的停止端；所述第二数字控制振荡器的控制引脚还连接到所述第二计数单元的开始端；
所述第二数字控制振荡器的输出端连接到所述第二计数单元的计数端；
所述第一数字控制振荡器的输出端和所述第二数字控制振荡器的输出端分别连接所述相位检测器的两个输入端，并且所述相位检测器的输出端连接到所述第二计数单元的停止端。
本发明的实施例采用上述技术方案，通过采用负载块单元，使用控制代码改变数字控制振荡器或时间数字转换器的负载，进而改变数字控制振荡器或时间数字转换器的延迟时间，由此能够实现灵活地改变数字控制振荡器或时间数字转换器的延迟时间。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的器件或元件。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1显示现有的数字控制振荡器。
图2显示根据本发明第一实施例的数字控制振荡器。
图3显示根据本发明第一实施例的数字控制振荡器受控制代码影响的示意图。
图4显示根据本发明第二实施例的数字控制振荡器。
图5显示根据本发明第三实施例的数字控制振荡器。
图6显示根据本发明的一个实施例的时间数字转换器。
附图标记说明：
已知的数字控制振荡器 100
延迟电路 110
与非门 111
第一输入引脚 1111
第二输入引脚 1112
缓冲器 112
多路调制器 120
数字控制振荡器 200,300,400
延迟电路 210
第二与非门 211
第一输入引脚 2111
第二输入引脚 2112
缓冲器 212
负载块单元 230,330
第一与非门 231,331
负载引脚 2311,3311
控制引脚 2312,3312
时间数字转换器 600
粗调谐电路 610
第一数字控制振荡器 611
第一计数单元 612
细调谐电路 620
第二数字控制振荡器 621
第二计数单元 622
相位检测器 630
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
如图1所示，已知的数字控制振荡器100通过控制代码来调整分辨率，而控制代码利用多路调制器120连接缓冲器112的输入引脚，进而调整数字控制振荡器100的延迟时间。
在本发明的总体构思方面，在图1所示的现有数字控制振荡器的基础上，本发明的一个方面提出了一种数字控制振荡器，通过改变数字控制振荡器的负载来改变延迟时间，而所述负载是由包括与非门的负载块单元构成的。
在这里，负载块单元的与非门的一个输入引脚是负载引脚，用于连接负载线，另一个输入引脚是控制引脚，用于接收控制代码。数字控制振荡器的延迟时间或者分辨率由受到控制引脚影响的负载容量决定，即数字控制振荡器的延迟时间或者分辨率受到控制代码的控制。
【数字控制振荡器】
图2示出了根据本发明第一实施例的数字控制振荡器200。如图2所示，根据本发明第一实施例的数字控制振荡器200包括一延迟电路210以及两个负载块单元230，其中，每个负载块单元230由两个第一与非门231组成，每个第一与非门231的负载引脚2311连接至缓冲器212的输出引脚或负载线，第一与非门231的控制引脚2312接收控制代码。延迟电路210包括一个第二与非门211以及和第二与非门211的输出引脚连接的多个串联的缓冲器212，第二与非门211的第一输入引脚2111接收脉冲信号，第二输入引脚2112接收从延迟电路210的输出引脚输出的延迟后的脉冲信号。
在这里，负载块单元230也可以包括其它数量的第一与非门，例如一个，三个或更多个。特别地，两个负载块单元230中的四个第一与非门231分别接收相同或不同的控制代码来控制延迟时间。例如，在数字控制振荡器200包括仅仅一个负载块单元230时，这个负载块单元230中的两个第一与非门231的各控制引脚2312分别接收不同的控制代码或者分别接收相同的控制代码来控制延迟电路210的延迟时间；在数字控制振荡器200包括至少两个负载块单元230的情形中，这两个负载块单元230中的每个负载块单元230作为一个整体分别接收相同的控制代码或不同的控制代码来控制延迟电路210的延迟时间，或者这两个负载块单元230的至少两个第一与非门231的各控制引脚2312分别接收相同的控制代码或者不同的控制代码来控制延迟电路210的延迟时间。
在图2所示的第一实施例的数字控制振荡器200中，控制代码通过2比特字节表示，控制代码与脉冲信号分别输入第一与非门231的控制引脚2312和负载引脚2311后，第一与非门231根据控制代码和脉冲信号的真值而输出高电平或低电平，由此影响第一与非门231串联连接的缓冲器212的负载容量，进而影响延迟电路210的负载容量，影响延迟电路210对第一与非门231的输出信号的延迟时间。当然，控制代码也可以使用除2比特字节外的二进制数表示，例如1比特字节，3比特字节等。
图3示出了图2所示第一实施例的数字控制振荡器200受控制代码影响的示意图。如图3所示，两个数字控制振荡器200中的每个数字控制振荡器200作为一个整体分别输入不同的控制代码，即控制代码1和控制代码2。在这两个控制代码的控制下，两个脉冲信号分别经过这两个数字控制振荡器200延迟处理后得到不同频率的脉冲信号clk1和clk2。
图4显示根据本发明第二实施例的数字控制振荡器300。图4所示的第二实施例的数字控制振荡器300与图2所示的第一实施例的数字控制振荡器200的不同之处在于，图4所示的数字控制振荡器300包括5个负载块单元230。
图5显示根据本发明第三实施例的数字控制振荡器400。图5所示的第三实施例的数字控制振荡器400与图2所示的第一实施例的数字控制振荡器200的不同之处在于，图5所示的第三实施例的数字控制振荡器400包括的负载块单元330与图2所示的第一实施例的数字控制振荡器200的负载块单元在结构方面不同，而且数字控制振荡器400包括的四个负载块单元330在结构方面各不相同：OAI211D0、OAI211D1、OAI211D2和ND2D4，这四个负载块单元330的负载引脚3311分别连接延迟电路210的负载线，控制引脚3312分别接收控制代码，负载块单元330在接收相同的控制代码后分别产生不同的延迟时间，并且这4个负载块单元输出引脚是浮动的，阻抗无限大。在现有技术的标准单元中还存在可以用作负载块单元的多种标准单元，例如ND2D0，ND2D2等。在这里，控制代码包括2比特字节粗调谐控制代码和1比特字节细调谐控制代码，其中2比特字节粗调谐控制代码控制4个阶段，决定了振荡器的频率，并且1比特字节细调谐控制代码决定了振荡器达到的精确频率。
下面通过表1显示控制代码与图5所示各负载块单元对延迟电路的延迟时间之间的关系：
表1
总之，在本发明的实施例中，数字控制振荡器可以包括数量不同的和/或类型不同的负载块单元。在一种情形中，每个负载块单元作为一个整体可以接收相同或不同的控制代码。在另一种情形中，如果一个负载块单元内部包括多个能够接收控制代码的元器件，那么该负载块单元内部的各元器件作为个体也可以接收相同或不同的控制代码。
【时间数字转换器】
图6示出了根据本发明的一个实施例的时间数字转换器。如图6所示，时间数字转换器600包括粗调谐电路610和细调谐电路620以及相位检测器630，其中，粗调谐电路610包括相互连接的第一数字控制振荡器611和第一计数单元612；细调谐电路620包括相互连接的第二数字控制振荡器621和第二计数单元622，其中，第一数字控制振荡器611的控制代码输入引脚，即粗调谐电路610的开始端，连接到第一计数单元612的开始端，第一数字控制振荡器611的输出端连接到第一计数单元612的计数端，并且第二数字控制振荡器621的控制引脚，即细调谐电路620的开始端，连接到第一计数单元612的停止端；第二数字控制振荡器621的控制引脚还连接到第二计数单元622的开始端，第二数字控制振荡器621的输出端连接到第二计数单元622的计数端，并且第一数字控制振荡器611的输出端和第二数字控制振荡器621的输出端分别连接到相位检测器630的两个输入端，而相位检测器630的输出端连接到第二计数单元622的停止端。
在图6的实例中，第一数字控制振荡器611和第二数字控制振荡器621是结构相同的两个振荡器，但是二者分别接收不同的控制代码。这两个数字控制振荡器611、621通过负载块单元的控制代码只改变时钟周期，时间数字转换器的分辨率是由不同控制代码引起的两个数字控制振荡器的时间差。
在图6所示的时间数字转换器中，第一数字控制振荡器611的负载引脚和第二数字控制振荡器的负载引脚分别输入相同的脉冲信号；第一数字控制振荡器611的控制引脚和第二数字控制振荡器621的控制引脚分别输入不同的控制代码，而输入的控制代码的不同也是粗调谐电路和细调谐电路之间的主要区别。在这里，所述控制代码由粗调谐控制代码和细调谐控制代码组成。这两个脉冲信号分别在各自控制代码的控制下，经过各自数字控制振荡器分别得到信号粗调谐_clk和细调谐_clk，接着在相位检测器以及各自计数器的作用下，分别得到不同输出信号CCNT和FCNT。
在本发明的实施例的数字控制振荡器和时间数字转换器中，通过提供负载块单元来细调谐时钟周期。在这里，数字控制振荡器可以做成硬宏，通过控制代码调整时钟周期，使时钟周期多样化并获得需要的时钟周期，此外还能够对数字振荡器和时间数字转换器的分辨率进行精细调谐。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过应用指令相关的硬件来完成，前述的应用可以存储于一计算机可读取存储介质中，该应用在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储应用代码的介质。
基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。
而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储应用代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种数字控制振荡器，包括：
延迟电路，用于对输入的脉冲信号进行延迟；以及
至少一个负载块单元，用于改变所述延迟电路的负载；
其中，所述延迟电路接收一脉冲信号与所述延迟电路的输出端输出的延迟后的脉冲信号，
所述负载块单元包括至少一个第一与非门，所述第一与非门的负载引脚连接所述延迟电路的负载线，所述负载线将所述脉冲信号输入所述负载引脚，所述第一与非门的控制引脚接收控制代码来控制所述延迟电路的延迟作用，所述第一与非门根据所述控制代码和所述脉冲信号的真值而输出高电平或低电平，以控制所述延迟电路的负载容量。
2.根据权利要求1所述的数字控制振荡器，其特征在于，
每个所述负载块单元包括的所述第一与非门为至少两个，所述第一与非门的至少两个控制引脚分别接收相同的或不同的控制代码来控制所述延迟电路的延迟作用。
3.根据权利要求1所述的数字控制振荡器，其特征在于，
所述数字控制振荡器包括的所述负载块单元为至少两个，每个所述负载块单元包括的所述第一与非门为至少两个，所述第一与非门的至少两个控制引脚分别接收相同的或不同的控制代码来控制所述延迟电路的延迟作用。
4.根据权利要求1所述的数字控制振荡器，其特征在于，
所述负载块单元选自ND2D4、ND2D0、OAI211D0、OAI211D1或者OAI211D2中的至少一种或任意多种组合。
5.根据权利要求1所述的数字控制振荡器，其特征在于，
所述延迟电路包括第二与非门以及和所述第二与非门的输出引脚连接的多个串联的缓冲器，所述第二与非门的第一输入引脚接收输入的脉冲信号，所述第二与非门的第二输入引脚接收从所述延迟电路的输出引脚输出的延迟后的脉冲信号。
6.一种时间数字转换器，包括粗调谐电路、细调谐电路和相位检测器，
其中，所述粗调谐电路包括第一数字控制振荡器和第一计数单元，所述第一数字控制振荡器的构造包括权利要求1-5中任一项所述的数字控制振荡器；
所述细调谐电路包括第二数字控制振荡器和第二计数单元，所述第二数字控制振荡器的构造包括权利要求1-5中任一项所述的数字控制振荡器；
所述粗调谐电路和所述细调谐电路并联连接，所述相位检测器的两个输入端分别连接所述第一数字控制振荡器的输出端和所述第二数字控制振荡器的输出端。
7.根据权利要求6所述的时间数字转换器，其特征在于，
所述第一数字控制振荡器的控制引脚连接到所述第一计数单元的开始端；所述第一数字控制振荡器的输出端连接到所述第一计数单元的计数端；
所述第二数字控制振荡器的控制引脚连接到所述第一计数单元的停止端；
所述第二数字控制振荡器的控制引脚还连接到所述第二计数单元的开始端；
所述第二数字控制振荡器的输出端连接到所述第二计数单元的计数端；
所述相位检测器的输出端连接到所述第二计数单元的停止端。
CN201711107144.7A 2017-11-10 2017-11-10 数字控制振荡器及时间数字转换器 Active CN107659308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711107144.7A CN107659308B (zh) 2017-11-10 2017-11-10 数字控制振荡器及时间数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711107144.7A CN107659308B (zh) 2017-11-10 2017-11-10 数字控制振荡器及时间数字转换器

Publications (2)

Publication Number Publication Date
CN107659308A CN107659308A (zh) 2018-02-02
CN107659308B true CN107659308B (zh) 2023-10-20

Family

ID=61120161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711107144.7A Active CN107659308B (zh) 2017-11-10 2017-11-10 数字控制振荡器及时间数字转换器

Country Status (1)

Country Link
CN (1) CN107659308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230046355A (ko) 2021-09-29 2023-04-06 삼성전자주식회사 고 분해능 위상 보정 회로 및 위상 보간 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465076A (en) * 1991-10-04 1995-11-07 Nippondenso Co., Ltd. Programmable delay line programmable delay circuit and digital controlled oscillator
US6137334A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. Logic circuit delay stage and delay line utilizing same
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN106463162A (zh) * 2014-06-06 2017-02-22 高通股份有限公司 用于存储器接口的延迟结构
CN107272395A (zh) * 2017-08-03 2017-10-20 睿力集成电路有限公司 时间数字转换器及其转换方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471614B2 (en) * 2011-06-14 2013-06-25 Globalfoundries Singapore Pte. Ltd. Digital phase locked loop system and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465076A (en) * 1991-10-04 1995-11-07 Nippondenso Co., Ltd. Programmable delay line programmable delay circuit and digital controlled oscillator
US6137334A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. Logic circuit delay stage and delay line utilizing same
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN106463162A (zh) * 2014-06-06 2017-02-22 高通股份有限公司 用于存储器接口的延迟结构
CN107272395A (zh) * 2017-08-03 2017-10-20 睿力集成电路有限公司 时间数字转换器及其转换方法

Also Published As

Publication number Publication date
CN107659308A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
US6924684B1 (en) Counter-based phase shifter circuits and methods with optional duty cycle correction
US7994828B2 (en) Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider
KR20160065632A (ko) 추계적 위상 보간 방법을 이용한 시간-디지털 변환기
KR101301404B1 (ko) 디지털 위상 고정 루프 (ｄｐｌｌ) 에서의 전력 소모를 제어하는 시스템 및 방법
US20140306740A1 (en) Time-interleaved multi-modulus frequency divider
US7236557B1 (en) Counter-based clock multiplier circuits and methods
KR101156031B1 (ko) 지연회로 및 가변지연회로
JP4512158B2 (ja) 可変遅延回路網
JP7279033B2 (ja) デュアルパスデジタル時間コンバータ
JP2012503431A (ja) 分数クロック信号を生成するための技術
JP2008301488A (ja) 分周回路および分周方法
US20190339651A1 (en) Time-to-digital converter circuit
US20140375486A1 (en) Time-to-digital converter and control method
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
US20050184776A1 (en) System and method for implementing a micro-stepping delay chain for a delay locked loop
TW201630347A (zh) 數位延遲單元與信號延遲電路
CN107659308B (zh) 数字控制振荡器及时间数字转换器
US7157953B1 (en) Circuit for and method of employing a clock signal
US7126404B1 (en) High resolution digital delay circuit for PLL and DLL
US9787313B1 (en) Precision pulse generation using a serial transceiver
CN106330178B (zh) 数字延时锁相环及控制数字延时锁相环的方法
JP2006515096A (ja) クロック信号を生成する回路及び方法
US20090243668A1 (en) Frequency divider speed booster
US20090160501A1 (en) Control signal generating circuit enabling value of period of a generated clock signal to be set as the period of a reference signal multiplied or divided by an arbitrary real number
US10418982B2 (en) Folded divider architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181011

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant