JP7279033B2 - デュアルパスデジタル時間コンバータ - Google Patents

デュアルパスデジタル時間コンバータ Download PDF

Info

Publication number
JP7279033B2
JP7279033B2 JP2020520533A JP2020520533A JP7279033B2 JP 7279033 B2 JP7279033 B2 JP 7279033B2 JP 2020520533 A JP2020520533 A JP 2020520533A JP 2020520533 A JP2020520533 A JP 2020520533A JP 7279033 B2 JP7279033 B2 JP 7279033B2
Authority
JP
Japan
Prior art keywords
delay
circuit
path
dtc
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020520533A
Other languages
English (en)
Other versions
JP2020537435A (ja
Inventor
シメネス，オーガスト・アール
バーブルッゲン，ボブ・ダブリュ
エルドマン，クリストフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2020537435A publication Critical patent/JP2020537435A/ja
Application granted granted Critical
Publication of JP7279033B2 publication Critical patent/JP7279033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Description

技術分野
本開示の例は一般に電子回路に関し、特に、デュアルパスデジタル時間コンバータ（ＤＴＣ：digital-to-time converter）に関する。
背景
デジタル位相ロックループ（ＤＰＬＬ： digital phase-locked loop）は、それらのテクノロジポータビリティ（technology portability）、ループ帯域幅のコンフィギュラビリティ（loop bandwidth configurability）、および全体的なシリコンエリアの消費により、周波数シンセサイザにおけるアナログＰＬＬを置換するものとして魅力的になってきている。さらに、周波数シンセサイザのうち、フラクショナルＮ乗算（fractional-N multiplication）が可能なものは、入力基準周波数および合成出力周波数といったシステムレベルの計画が緩和されるため、好ましい。しかしながら、スプリアスの生成に結びつく量子化ノイズおよび非線形性に関するいくつかの問題によって、さまざまな用途におけるＤＰＬＬの使用が制限される。
フラクショナル動作についての問題に関しては、フィルタリングされていないスプリアストーンがＰＬＬループ帯域幅内に存在し得る場合、ほとんど整数のチャネルがいつ所望されるかということである。より有意なスプリアストーンの源は位相検出器内に存在する。従来、ＤＰＬＬにおいて、フラクショナル位相検出器は、インバータ要素によって入力信号と出力信号との間の位相差（遅延）を量子化することができる時間デジタルコンバータ（ＴＤＣ）によって実現される。ＴＤＣにおけるインバータ要素の制限のある分解能および非線形性によって、禁止スプリアストーン（prohibiting spurious tone）が作り出され得る。
最近、位相検出の分解能は、さらにより高い精度で信号（入力周波数または出力周波数のいずれか）のうちの１つを遅延させるデジタル時間コンバータ（ＤＴＣ）の使用によって向上されている。しかしながら、従来のＤＴＣは、信号のうちの１つにのみ適用されており、これにより、スプリアストーンの生成を回避するために、潜在的な大きな面積および電力消費を伴う非常に複雑な較正ロジックの使用が必要とされる。それでも、電源上のノイズおよび動的なミスマッチは容易に較正され得ず、非常に多くの場合、位相測定結果はシミュレートされたものよりも悪化する。
概要
例において、デジタル時間コンバータ（ＤＴＣ）は、順に結合される複数の遅延セルを有する遅延チェーン回路を含み、上記遅延チェーン回路は、第１のクロック信号を受け取る第１の入力と、第２のクロック信号を受け取る第２の入力とを含み、上記デジタル時間コンバータはさらに、上記複数の遅延セルに複数の制御信号をそれぞれ提供するよう上記遅延チェーン回路に結合される動的要素マッチング（ＤＥＭ）コントローラを含む。
別の例では、デジタル位相ロックループ（ＤＰＬＬ）は、クロック信号を生成するように構成されるデジタル制御発振器（ＤＣＯ）と、上記ＤＣＯの出力に結合される第１の入力と、基準クロック信号を受け取るように構成される第２の入力とを有するデジタル時間コンバータ（ＤＴＣ）とを含み得る。上記ＤＴＣは、順に結合される複数の遅延セルを有する遅延チェーン回路を含み、上記遅延チェーン回路は、上記基準クロック信号を受け取る第１の入力と、上記クロック信号を受け取る第２の入力とを含み、上記ＤＴＣはさらに、上記複数の遅延セルに複数の制御信号をそれぞれ提供するよう上記遅延チェーン回路に結合されるＤＥＭコントローラを含む。
別の例では、デジタル時間変換の方法は、
第１の遅延パスに第１のクロック信号を結合し、第２の遅延パスに第２のクロック信号を結合することを含み、上記第１および第２の遅延パスの各々は、順に結合される複数の遅延セルを有する遅延チェーン回路によって実現されており、上記方法はさらに、
上記第２の遅延パスに対する上記第１の遅延パスの遅延を調節するよう、上記複数の遅延セルに複数の制御信号を提供することを含む。
これらの局面および他の局面は、以下の詳細な説明を参照して理解され得る。
上記の特徴が詳細に理解され得るような態様で、そのいくつかが添付の図面において示される例示的な実現例を参照することによって、上で簡潔に概説されたより詳細な記載が提供され得る。しかしながら、添付の図面は、典型的である例示的な実現例のみを示しているので、その範囲を限定するものと考えられるべきではない。
例に従ったデジタル位相ロックループ（ＤＰＬＬ）を示すブロック図である。 別の例に従ったＤＰＬＬを示すブロック図である。 シングルパスＤＴＣの伝達関数を示すグラフである。 デュアルパスＤＴＣの伝達関数を示すグラフである。 例に従ったＤＴＣを示すブロック図である。 例に従ったＤＴＣの遅延セルを示すブロック図である。 異なる例に従った遅延セルのブロック図を示す図である。 異なる例に従った遅延セルのブロック図を示す図である。 異なる例に従った遅延セルのブロック図を示す図である。 例に従ったマルチプレクサを示す概略図である。 例に従ったマルチプレクサを示す概略図である。 例に従った遅延回路を示す概略図である。 例に従った遅延回路を示す概略図である。 別の例に従ったＤＴＣを示すブロック図である。 本願明細書において記載されるデュアルパスＤＴＣが使用され得るフィールドプログラマブルゲートアレイ（ＦＰＧＡ： field programmable gate array）を示すブロック図である。
理解を促進するために、可能な場合、これらの図に共通の同一の要素を指定するために同一の参照番号が使用されている。１つの例の要素は、他の例において有用に援用され得ると考えられる。
詳細な説明
図を参照して、さまざまな特徴が以下に記載される。なお、これらの図は、尺度決めされて描かれている場合もあり、そうでない場合もある。また、同様の構造または機能の要素は、これらの図の全体にわたって同様の参照番号によって表わされる。なお、図は単に特徴の説明を促進するように意図されている。図は、請求される発明の網羅的な記載として意図されず、または、請求される発明の範囲に対する限定として意図されない。さらに、示される例は、示されるすべての局面または利点を有する必要はない。特定の例に関連して記載される局面または利点は必ずしもその例に限定されず、たとえそのように示されていない場合でも、または、そのように明示的に記載されていない場合でも、任意の他の例において実施され得る。
デュアルパスデジタル時間コンバータ（ＤＴＣ）を提供するための技術が記載される。例において、ＤＴＣは、順に結合される複数の遅延セルを有する遅延チェーン回路を含む。遅延チェーン回路は、基準クロック信号を受け取る第１の入力と、合成された高周波クロック信号を受け取る第２の入力とを含む。ＤＴＣはさらに、複数の遅延セルに複数の制御信号をそれぞれ提供するよう遅延チェーン回路に結合される動的要素マッチング（ＤＥＭ）コントローラを含む。遅延チェーンは、制御信号によってデジタルに選択される速いパスおよび遅いパスを提供する。これらの局面および他の局面は、以下の記載および図面を参照して理解され得る。
図１Ａは、例に従ったデジタル位相ロックループ（ＤＰＬＬ）１００Ａを示すブロック図である。ＤＰＬＬ１００Ａは、デジタル時間コンバータ（ＤＴＣ）１０２と、ループフィルタ１０４と、デジタル制御発振器（ＤＣＯ： digitally controlled oscillator）１０６と、分周器１０８とを含む。ＤＴＣ１０２の第１の入力は基準クロック信号（ΦＲ）を受け取り、ＤＴＣ１０２の第２の入力は分周器１０８の出力に結合され、ＤＴＣ１０２の第３の入力はデジタル信号（α）を受け取る。ＤＴＣ１０２の出力はループフィルタ１０４の入力に結合される。ループフィルタ１０４の出力はＤＣＯ１０６の入力に結合される。ＤＣＯ１０６の出力は分周器１０８の第１の入力に結合される。分周器１０８の第２の入力はデジタル信号（Ｎ）を受け取る。デジタル信号αおよびＮは各々、マルチビットの幅を有しており、これにより提供されるコードはそれぞれαおよびＮと称される。
動作において、ＤＣＯ１０６はクロック信号（ΦＶ）を生成する。分周器１０８はコードＮでクロック信号ΦＶを除算する。ＤＴＣ１０２は、コードαに基づいて、基準クロック信号ΦＲおよび分割されたクロック信号ΦＶに若干異なる遅延を適用するデュアルパスＤＴＣである。ＤＴＣ１０２は、１つの信号への絶対遅延ではなく、２つの入力信号（ΦＲおよび除算されたΦＶ）同士間の相対遅延を提供する。以下にさらに記載されるように、相対遅延は、正または負であり得る。ＤＴＣ１０２は、同じ合計遅延が、所望の出力遅延と独立して実現され、中点においてセンタリングされ、コードαの中心に対する対称性を利用するので、コードに依存する非線形性を回避する。ＤＴＣ１０２は、位相誤差を表わすデジタル信号ΦＥを出力する。ループフィルタ１０４はデジタル信号ΦＥをフィルタリングし、デジタル信号ＯＴＷを生成する。デジタル信号ＯＴＷは、ＤＣＯ１０６の振動周波数を制御し、したがってクロック信号ΦＶの周波数を制御する。
図１Ｂは、別の例に従ったＤＰＬＬ１００Ｂを記載するブロック図である。ＤＰＬＬ１００Ｂは、アキュムレータ１１０と、加算器１０９と、ループフィルタ１１２と、ＤＣＯ１１６と、ＤＴＣ１０２と、アキュムレータ１１４とを含む。アキュムレータ１１０の入力はデジタル信号ＦＣＷを受け取る。アキュムレータ１１０の出力は加算器１０９の第１の入力に結合される。加算器１０９の第２の入力はアキュムレータ１１４の出力に結合される。加算器１０９の第３の入力はＤＴＣ１０２の出力に結合される。加算器１０９の出力はループフィルタ１１２の入力に結合される。ループフィルタ１１２の出力はＤＣＯ１１６の入力に結合される。ＤＣＯ１１６の出力はＤＴＣ１０２の第１の入力に結合される。ＤＴＣの第２の入力は基準クロック信号ΦＲを受け取る。ＤＣＯ１１６の出力はさらにアキュムレータ１１４のクロック入力に結合される。アキュムレータ１１４の別の入力は、「１」の値を提供するデジタル信号を受け取る。
動作において、ＤＣＯ１０６はクロック信号ΦＶを生成する。ＤＴＣ１０２は、上述したように、デジタル信号ΦＥ＿ＦＲＡＣを生成するよう、基準クロック信号ΦＲおよびクロック信号ΦＶに基づいて動作するデュアルパスＤＴＣである。アキュムレータ１１０は、クロックサイクルごとに、コードＦＣＷを累積する。加算器１０９はＦＣＷ－Ｒｖ－ΦＥ＿ＦＲＡＣを計算し、デジタル信号ΦＥを出力する。ループフィルタ１１２はデジタル信号ΦＥをフィルタリングし、ＤＣＯ１１６の振動周波数を制御するデジタル信号ＯＴＷを生成する。アキュムレータ１１４は、クロック信号ΦＶに基づいてインクリメントするカウンタとして動作する。アキュムレータ１１４は、アキュムレータ１１４の累積された値を含むデジタル信号Ｒｖを出力する。したがって、ＤＴＣ１０２は、分周器ベースのＤＰＬＬ（たとえばＤＰＬＬ１００Ａ）またはカウンタベースのＤＰＬＬ（たとえばＤＰＬＬ１００Ｂ）の両方において使用され得る。
ＤＴＣ１０２の利点は、原点（origin）を中心とする伝達関数である。図２Ａは、入力クロック信号のうちの１つに絶対遅延を提供するシングルパスＤＴＣの伝達関数２０２を示すグラフである。それぞれ、Ｘ軸は、ＤＴＣコードを表わし、Ｙ軸は、第１の入力と第２の入力との間に加えられる相対遅延を表わす。伝達関数２０２は０でないｙ切片を含む。さらに、電源ノイズが、正方向または負方向のいずれかに伝達関数の傾きを変化させ得る。シングルパスＤＴＣは、電源ノイズに強く依存し、電源ジッタの注入（power supply jitter injection）を被る。
図２Ｂは、デュアルパスＤＴＣ１０２の伝達関数２０４を示すグラフである。Ｘ軸はＤＴＣコードを表わし、Ｙ軸は出力でのコンバータ時間を表す。伝達関数２０４は原点を通る。原点に関する伝達関数２０４の対称性によって、出力に対する電源ノイズの影響が低減される。ＤＴＣ１０２では、電源ノイズに対する相対遅延は非常に小さい。ノイズが両方の入力クロック信号に等しく影響を与えるからである。
図３は、例に従ったＤＴＣ３００を示すブロック図である。ＤＴＣ３００は、デュアルパス遅延チェーン３０１および制御回路３５０を含む。デュアルパス遅延チェーン３０１は、遅延セル３０２１．．．３０２Ｍを含む（一般に、複数の遅延セル３０２または遅延セル３０２と称される）。遅延セル３０２Ｍの入力は、基準クロック信号ＦｒｅｆおよびＤＣＯ出力信号ＦＤＣＯを受け取る。遅延セル３０２Ｍ．．．３０２１は、連続的に出力から入力へ結合される。遅延セル３０２１の出力は、バイナリ位相検出器（ＢＰＤ： binary phase detector）３０４の入力に結合され得る。制御回路３５０は、バイナリ位相検出器（ＢＰＤ）３０４と、アキュムレータ３０６と、較正回路３０８と、動的要素マッチング（ＤＥＭ： dynamic element matching）コントローラ３１０とを含む。遅延セル３０２１の出力はＢＰＤ３０４の入力に結合される。ＢＰＤ３０４の出力はアキュムレータ３０６の入力に結合される。アキュムレータ３０６の出力は較正回路３０８の第１の入力に結合される。較正回路３０８の第２の入力はデジタル信号ＳＣＴＲＬを受け取る。較正回路３０８の出力はＤＥＭコントローラ３１０の入力に結合される。ＤＥＭコントローラ３１０の出力は、遅延セル３０２Ｍ．．．３０２１の付加的な入力にそれぞれ結合される。
ＤＴＣ３００は、上に記載されるＤＰＬＬ１００ＡまたはＤＰＬＬ１００ＢにおけるＤＴＣ１０２として使用され得る。そのような場合、Ｆｒｅｆは信号ΦＲであり、ＦＤＣＯは、除算されたクロック信号ΦＶまたはクロック信号ΦＶであり、ＳＣＴＲＬは信号αであり、ＢＢ＿ｏｕｔはΦＥまたはΦＥ＿ＦＲＡＣである。ＤＴＣ３００はさらに、デジタルアナロクコンバータ（ＤＡＣ： digital-to-analog converter）ベースのＤＰＬＬのような他のタイプのＤＰＬＬにおいて使用され得る。
動作において、クロック信号Ｆｒｅｆは、遅延セル３０２を通る第１のパス３０５１（「基準パス」と称される）を横断し、クロック信号ＦＤＣＯは遅延セル３０２を通る第２のパス３０５２（「ＤＣＯパス」と称される）を横断する。遅延セル３０２の各々は、以下の２つの状態のうちの１つを有する。すなわち、（１）第１の状態では、速い遅延が基準パスに加えられるとともに遅い遅延がＤＣＯパスに加えられ、または、（２）第２の状態では、遅い遅延が基準パスに加えられるとともに速い遅延がＤＣＯパスに加えられる。各遅延セル３０２の状態はＤＥＭコントローラ３１０によって出力されるロジック信号によって決定される。ＤＥＭコントローラ３１０は、遅延セル３０２のうちｎ個を第１の状態にセットし得、その結果、遅延セル３０２のうちのＭ－ｎ個が第２の状態になる。ｎは０とＭとの間である（０とＭとを含む）。遅延チェーン３０１は、本質的に遅延セル３０２に影響を与えるミスマッチおよびノイズを低減し、それらの間のより堅牢な相対時間差（Δｔ）に対する同様の遅延変調を入力クロック信号に行う。フラクショナルＮ動作が実際の入力位相差とマッチするのに必要である反対方向での遅延差の変調は、入力クロック信号の各々が経験する速い遅延／遅い遅延の数によって規定される。入力クロック信号の各々に適用される絶対遅延は適切ではなく、最大の基準周波数にのみ影響を与える。正しいＤＴＣゲインが提供される場合、遅延チェーン３０１の出力での時間差は、基準パスとＤＣＯパスとの間の差によって規定されるＤＴＣ分解能内に常に存在することになる（たとえば数十フェムト秒の範囲内）。
遅延チェーン３０１の出力はＢＰＤ３０４に結合され、ＢＰＤ３０４は、デジタル信号ＢＢ＿ｏｕｔを生成するためにバンバン位相検出器（bang-bang phase detector)として動作し得る。アキュムレータ３０６はＢＰＤ３０４の出力を累積するように動作する。較正回路３０８は、アキュムレータ３０６の出力および信号ＳＣＴＲＬの両方を受け取る。信号ＳＣＴＲＬは、入力クロック信号同士間の選択された時間差をセットする。たとえば、信号ＳＣＴＲＬは、クロック信号同士間の時間差を０に向かわせるようにセットされ得る。較正回路３０８は、ＢＰＤ３０４の累積された出力をモニターし、遅延チェーン３０１における電源ノイズおよびミスマッチを補償するようにＳＣＴＲＬ信号を調節する。ＤＥＭコントローラ３１０は、遅延セル３０２のための個々の制御信号を生成する温度計デコーダなどであり得る。
図４は、例に従ったＤＴＣ３００の遅延セル３０２を示すブロック図である。遅延セル３０２Ｍ．．．３０２１はそれぞれ遅延回路４０２Ｍ．．．４０２１（一般に複数の遅延回路４０２または遅延回路４０２と称される）を含む。遅延セル３０２Ｍ．．．３０２１はさらに、それぞれ遅延回路４０４Ｍ．．．４０４１（一般に複数の遅延回路４０４または遅延回路４０４と称される）を含む。各遅延回路４０２はτ０の時間遅延を提供し、各遅延回路４０４はτ１の時間遅延を提供する。τ０はτ１未満である（すなわちτ０は速い遅延であり、τ１は遅い遅延である）。遅延回路４０２Ｍ．．．４０２１はさらにそれぞれ、それに関連付けられる非線形性を表す時間遅延σＭ．．．σ１を含む。同様に、遅延回路４０４Ｍ．．．４０４１はさらにそれぞれ、それに関連付けられる非線形性を表す時間遅延εＭ．．．ε１を含む。遅延回路４０２Ｍ．．．４０２１はさらにそれぞれ、それに関連付けられる非相関ノイズを表す時間遅延χＭ．．．χ１を含む。遅延回路４０２Ｍ．．．４０２１はさらにそれぞれ、それに関連付けられる非相関ノイズを表す時間遅延ΨＭ．．．Ψ１を含む。電源電圧として、ＶＤＤが遅延セル３０２の各々に結合される。
図４のアーキテクチャを考慮して、制御コードＳ（Ｓは整数）に基づいて両方の入力クロック信号が経験する時間遅延は、次のように表現され得る。
Figure 0007279033000001
式中、ＴＲＥＦが基準パスによって提供される合計時間遅延であり、ＴＤＣＯはＤＣＯパスによって提供される合計遅延である。遅延チェーン３０１の出力の時間差は次のとおりである。
Figure 0007279033000002
式中、Ｓは０とＭとの間の整数である。
図５Ａは、例に従った遅延セル３０２を示すブロック図である。遅延セル３０２は、マルチプレクサ５０２と、速い遅延回路４０２と、遅い遅延回路４０４と、マルチプレクサ５０４とを含む。マルチプレクサ５０２は、入力ＩＮ１およびＩＮ２と、速い遅延４０２および遅い遅延４０４にそれぞれ結合される出力とを含む。マルチプレクサ５０４は、速い遅延４０２および遅い遅延４０４の出力にそれぞれ結合される入力を含む。マルチプレクサ５０４は出力ＯＵＴ１およびＯＵＴ２を含む。マルチプレクサ５０２および５０４は、所与の制御信号Ｓを受け取る入力を有する。動作において、マルチプレクサ５０２および５０４は、入力ＩＮ１を出力ＯＵＴ１に方向付けし、入力ＩＮ２を出力ＯＵＴ２に方向付けする。マルチプレクサ５０２および５０４はそれぞれ、Ｓの値に基づいて、速い遅延４０２または遅い遅延４０４のいずれかを通るように入力ＩＮ１を方向付けする一方、遅い遅延４０４または速い遅延４０２のいずれかを通るように入力ＩＮ２を方向付けする。マルチプレクサ５０２および５０４は異なる態様で実現され得る。しかしながら、これらのパスは可能な限り対称であることが望ましく、パス同士間のミスマッチが低減される。
図５Ｂは、別の例に従った遅延セル３０２Ａを示すブロック図である。遅延セル３０２Ａは、図５Ａにおいて上述した遅延セル３０２の代替的な実現例である。遅延セル３０２Ａでは、マルチプレクサ５０４は省略される。図５Ｃは、さらに別の例に従った遅延セル３０２Ｂを示すブロック図である。遅延セル３０２Ｂは、図５Ａにおいて上述される遅延セル３０２の代替的な実現例である。遅延セル３０２Ｂでは、マルチプレクサ５０２は省略される。したがって、上述される遅延セル３０２は、入力マルチプレクサおよび出力マルチプレクサの両方（図５Ａ）を有するか、入力マルチプレクサのみ（図５Ｂ）を有するか、または、出力マルチプレクサのみ（図５Ｃ）を有するように実現され得る。各遅延セル３０２における単一のマルチプレクサのみの場合、ＢＰＤ３０４は、遅延セル３０２によって行なわれる「フリップ」の数のパリティを示す信号をＤＥＭコントローラ３１０から受け取り得る。フリップの数が奇数であった場合（奇数パリティ）、ＢＰＤ３０４はその出力を反転し得る。フリップの数が偶数であった場合（偶数パリティ）、ＢＰＤ３０４はその出力を反転しない。
図６Ａは、例に従ったマルチプレクサ６００Ａを示す概略図である。マルチプレクサ６００Ａは、各遅延セル３０２のマルチプレクサ５０２および５０４を実現し得る。マルチプレクサ６００Ａは、トランスミッションゲート６０２、６０４、６０６および６０８を含む。トランスミッションゲート６０４および６０８の入力は第１の入力Ｉ１に結合され、トランスミッションゲート６０２および６０６の入力は第２の入力Ｉ２に結合される。トランスミッションゲート６０２および６０４の出力は出力Ｏ１に結合され、トランスミッションゲート６０６および６０８の出力は出力Ｏ２に結合される。制御信号Ｓは、トランスミッションゲート６０２および６０８の真の制御端子と、トランスミッションゲート６０４および６０６の相補制御端子とに結合される。制御信号Ｓの相補は、トランスミッションゲート６０２および６０８の相補制御端子と、トランスミッションゲート６０４および６０６の真の制御端子とに結合される。トランスミッションゲート６０２．．．６０８の使用は、基準パスおよびＤＣＯパスの両方への等しい遅延および負荷を保証する。内側トランスミッションゲート６０４および６０６は、Ｓ＝０の場合にアクティブであり、出力トランスミッションゲート６０２および６０８はＳ＝１の場合にアクティブである。
図７Ａは、例に従った遅延回路７００Ａを示す概略図である。遅延回路７００Ａは、速い遅延回路４０２または遅い遅延回路４０４を実現し得る。遅延回路７００Ａは、インバータ７０２と、スイッチドキャパシタアレイ７０４と、インバータ７０６とを含む。インバータ７０２の入力は入力ＩＮに結合される。インバータ７０２の出力は、スイッチドキャパシタアレイ７０４に結合される。インバータ７０６の入力は、スイッチドキャパシタアレイ７０４に結合される。インバータ７０６の出力は出力ＯＵＴに結合される。スイッチドキャパシタアレイ７０４はインバータ７０２とインバータ７０６との間に結合される。動作では、インバータ７０２は、信号リカバリと、入力マルチプレクサのトランスミッションゲートからのバッファリングおよびアイソレーションとを提供する。インバータ７０６は、出力マルチプレクサのトランスミッションゲートのバッファリングおよびアイソレーションを提供する。スイッチドキャパシタアレイ７０４は、複数の金属酸化膜半導体（ＭＯＳ： metal oxide semiconductor）キャパシタ７１０１．．．７１０Ｎ（Ｎは１より大きい整数）と、複数のインバータ７０８１．．．７０８Ｎとを含む。インバータ７０８の出力は、ＭＯＳキャパシタ７１０の第１の端子に結合される。ＭＯＳキャパシタ７１０の第２の端子はインバータ７０２とインバータ７０６との間のノードに結合される。インバータ７０８の入力は、スイッチドキャパシタアレイ７０４の全体のキャパシタンスを決定する制御信号ＰＮ．．．Ｐ１を受け取る。信号ＰＮ．．．Ｐ１は、ＤＥＭコントローラ３１０によって生成され得る。遅延はＧｍ／Ｃによって与えられ、式中、Ｇｍはインバータ７０２のトランスコンダクタンスであり、Ｃはスイッチドキャパシタアレイ７０４のキャパシタンスである。速い遅延を実現するために、制御信号ＰＮ．．．Ｐ１は、最小のキャパシタンスを提供するようにすべてのＭＯＳキャパシタをＯＦＦに制御し得る。遅い遅延を実現するために、制御信号ＰＮ．．．Ｐ１は、ＰＶＴ条件に基づいて決定され得る特定のキャパシタンスを提供するよう、ＭＯＳキャパシタの１つ以上がＯＮになるように制御し得る。
図６Ａ～図７Ａは、ＤＴＣ３００の遅延チェーン３０１において使用され得るマルチプレクサ６００Ａおよび遅延回路７００Ａの一例を示す。別の例では、トランスミッションゲート６０２．．．６０８はスリーステートインバータと置換され得る。図６Ｂは、トランスミッションゲート６０２．．．６０８を置換するスリーステートインバータ６１０．．．６１６を有するマルチプレクサ６００Ｂを示す。図７Ｂは、遅延セルにおけるインバータ７０２および７０６が省略される遅延回路７００Ｂを示す。さらに別の例において、インバータ７０２および７０６は、それぞれの入力マルチプレクサおよび出力マルチプレクサの対向する側に配置され得る。すなわち、インバータ７０２は、入力マルチプレクサの入力側に配置され得、インバータ７０６は、出力マルチプレクサの出力側に配置され得る。
図８は、別の例に従ったＤＴＣ８００を示すブロック図である。本例では、ＤＴＣ８００の遅延チェーンは別個の遅延チェーン８０２１、８０２２および８０２３に分割される。同様に、ＤＥＭコントローラは別個のＤＥＭコントローラ８０６１、８０６２および８０６３に分割される。同様に、較正回路は別個の較正回路８０８１、８０８２および８０８３に分割される。遅延チェーン８０２１の出力は、遅延チェーン８０２２の入力に結合され、かつ、アキュムレータ８０４１の入力に結合される。アキュムレータ８０４１の出力は較正回路８０８１の入力に結合される。較正回路８０８１の出力はＤＥＭコントローラ８０６１の入力に結合される。遅延チェーン８０２２の出力は、遅延チェーン８０２３の入力に結合され、アキュムレータ８０４２の入力に結合される。アキュムレータ８０４２の出力は較正回路８０８２の入力に結合される。較正回路８０８２の出力はＤＥＭコントローラ８０６２の入力に結合される。遅延チェーン８０２３の出力はアキュムレータ８０４３の入力に結合される。アキュムレータ８０４３の出力は較正回路８０８３の入力に結合される。較正回路８０８３の出力はＤＥＭコントローラ８０６３の入力に結合される。較正回路８０８１、８０８２および８０８３の入力は粗（coarse）制御信号、中間粗（mid-coarse）制御信号および精細（fine）制御信号を受け取る。
本例では、デュアルパスＤＴＣは、異なる分解能を有するユニット加重ブロックへセグメント化される。アラインメントするように信号エッジをセンタリングすることによりデュアルパスＤＴＣが動作するという事実によって、各セグメントの入力範囲は、以前のセグメントの±０．５の最下位ビット（ＬＳＢ： least significant bit）であり、要素の数を指数関数的に低減する。わずかな数のユニットにより、大きなダイナミックレンジおよび超精細な分解能が得られ得る。
上記の例に記載されるデュアルパスＤＴＣは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または同様のタイプのプログラマブル回路のような集積回路内で実現され得る。図９は、マルチギガビットトランシーバ（「ＭＧＴ」）１と、コンフィギュラブルロジックブロック（「ＣＬＢ」）２と、ランダムアクセスメモリブロック（「ＢＲＡＭ」）３と、入出力ブロック（「ＩＯＢ」）４と、コンフィギュレーションおよびクロッキングロジック（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）５と、デジタル信号処理ブロック（「ＤＳＰ」）６と、専用入出力ブロック（「Ｉ／Ｏ」）７（たとえばコンフィギュレーションポートおよびクロックポート）と、デジタルクロックマネージャ、アナログデジタルコンバータおよびシステムモニタリングロジックなどといった他のプログラマブルロジック８とを含む多くの異なるプログラマブルタイルを含むＦＰＧＡ９００のアーキテクチャを示す。いくつかのＦＰＧＡはさらに、専用のプロセッサブロック（「ＰＲＯＣ」）１０を含む。ＦＰＧＡ９００は、上記のいずれかの例に従って構築され得るデュアルパスＤＴＣ９０２の１つ以上のインスタンスを含み得る。
いくつかのＦＰＧＡでは、各プログラマブルタイルは、図９の上部に含まれる例によって示されるように、同じタイル内のプログラマブルロジック要素の入出力端子２０への接続を有する少なくとも１つのプログラマブルインターコネクト要素（「ＩＮＴ」）１１を含み得る。各プログラマブルインターコネクト要素１１は、同じタイルまたは他のタイルにおいて隣接するプログラマブルインターコネクト要素のインターコネクトセグメント２２への接続を含み得る。各プログラマブルインターコネクト要素１１はさらに、ロジックブロック（図示せず）同士間の一般的なルーティングリソースのインターコネクトセグメント２４への接続を含み得る。一般的なルーティングリソースは、インターコネクトセグメント（たとえば、インターコネクトセグメント２４）のトラックを含むロジックブロック（図示せず）と、インターコネクトセグメントを接続するためのスイッチブロック（図示せず）との間のルーティングチャネルを含み得る。一般的なルーティングリソース（たとえば、インターコネクトセグメント２４）のインターコネクトセグメントは、１つ以上のロジックブロックに亘り得る。一般的なルーティングリソースと一緒に得られるプログラマブルインターコネクト要素１１は、示されるＦＰＧＡのためのプログラマブルインターコネクト構造（「プログラマブルインターコネクト」）を実現する。
例示的な実現例では、ＣＬＢ２は、ユーザロジックと単一のプログラマブルインターコネクト要素（「ＩＮＴ」）１１とを実現するようにプログラムされ得るコンフィギュラブルロジック要素（「ＣＬＥ」）１２を含み得る。ＢＲＡＭ３は１つ以上のプログラマブルインターコネクト要素に加えてＢＲＡＭロジック要素（「ＢＲＬ」）１３を含み得る。典型的に、タイルに含まれるインターコネクト要素の数は、タイルの高さに依存する。示される例において、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（たとえば４つ）も使用され得る。ＤＳＰタイル６は、適切な数のプログラマブルインターコネクト要素に加えてＤＳＰロジック要素（「ＤＳＰＬ」）１４を含み得る。ＩＯＢ４はたとえば、プログラマブルインターコネクト要素１１の１つのインスタンスに加えて、入出力ロジック要素（「ＩＯＬ」）１５の２つのインスタンスを含み得る。当業者に明らかであろうように、たとえば典型的にＩ／Ｏロジック要素１５に接続される実際のＩ／Ｏパッドは、入出力ロジック要素１５のエリアに制限されない。
示される例において、ダイ（図９に示される）の中心の近くの水平エリアは、コンフィギュレーション、クロックおよび他の制御ロジックのために使用される。ＦＰＧＡの幅にわたってクロックおよびコンフィギュレーション信号を分配するよう、この水平エリアまたはカラムから延在する垂直カラム９が使用される。
図９に示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大きな部分を構成する規則的なカラム構造を乱す付加的なロジックブロックを含む。付加的なロジックブロックは、プログラマブルブロックおよび／または専用ロジックであり得る。たとえば、プロセッサブロック１０は、ＣＬＢおよびＢＲＡＭのいくつかのカラムに亘る。プロセッサブロック１０は、単一のマイクロプロセッサから、マイクロプロセッサ、メモリコントローラおよび周辺装置などの完全なプログラマブル処理システムまで及ぶさまざまなコンポーネントを含み得る。
なお、図９は、例示的なＦＰＧＡアーキテクチャのみを示すように意図される。たとえば、ロウにおけるロジックブロックの数、ロウの相対的な幅、ロウの数および順番、ロウに含まれるロジックブロックのタイプ、ロジックブロックの相対的なサイズ、ならびに、図９の上部に含まれるインターコネクト／ロジック実現例は、純粋に例示的である。たとえば、実際のＦＰＧＡでは、ＣＬＢが現われるところはどこでも、ＣＬＢの１つより多い隣接するロウが典型的に含まれており、これにより、ユーザロジックの効率的な実現が促進されるが、隣接するＣＬＢのロウの数はＦＰＧＡの全体的なサイズとともに変動する。
非限定的な例のリストが以下に提供される。
一例では、デジタル時間コンバータ（ＤＴＣ）が提供され得る。そのようなＤＴＣは、順に結合される複数の遅延セルを有する遅延チェーン回路を含み得、上記遅延チェーン回路は、第１のクロック信号を受け取る第１の入力と、第２のクロック信号を受け取る第２の入力とを含み得、上記ＤＴＣはさらに、上記複数の遅延セルに複数の制御信号をそれぞれ提供するよう上記遅延チェーン回路に結合される動的要素マッチング（ＤＥＭ）コントローラを含み得る。
そのようなＤＴＣはさらに、上記遅延チェーン回路の出力に結合される位相検出器と、上記位相検出器の出力に結合されるアキュムレータと、上記アキュムレータの出力および上記ＤＥＭコントローラの入力に結合される較正回路とを含み得、上記較正回路は制御信号を受け取る入力を含む。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々は、第１の遅延回路および第２の遅延回路を含み得、上記遅延チェーン回路は、上記複数の遅延セルを通る第１のパスと、上記複数の遅延セルを通る第２のパスとを含み得、上記複数の遅延セルの各々は、上記複数の制御信号のそれぞれの制御信号に基づいて、上記第１のパスにその第１の遅延回路を結合し、上記第２のパスにその第２の遅延回路を結合するか、または、上記第１のパスにその第２の遅延回路を結合し、上記第２のパスにその第１の遅延回路を結合する。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々は、第１のマルチプレクサと、第２のマルチプレクサと、上記第１および第２のマルチプレクサの間に結合される第１および第２の遅延回路とを含み得る。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々の上記第１のマルチプレクサおよび上記第２のマルチプレクサは、複数のトランスミッションゲートを含み得る。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々の上記第１および第２の遅延回路は各々、第１のインバータと、第２のインバータと、上記第１および第２のインバータの間に結合されるスイッチドキャパシタアレイとを含む。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々の上記第１のマルチプレクサおよび上記第２のマルチプレクサは、複数のスリーステートインバータを含み得、上記複数の遅延セルの各々の上記第１および第２の遅延回路は各々、上記第１および第２のマルチプレクサの間に結合されるスイッチドキャパシタアレイを含む。
あるそのようなＤＴＣにおいて、上記複数の遅延セルの各々は、マルチプレクサと、上記マルチプレクサに結合される第１および第２の遅延回路とを含み得る。
あるそのようなＤＴＣにおいて、上記遅延チェーン回路は、複数の別個の遅延チェーンを含み得、上記複数の別個の遅延チェーンの各々は、上記複数の遅延セルの部分を含み得、上記ＤＥＭコントローラは、上記複数の別個の遅延チェーンにそれぞれ結合される複数の別個のＤＥＭコントローラを含み得る。
別の例では、デジタル位相ロックループ（ＤＰＬＬ）が提供され得る。そのようなＤＰＬＬは、クロック信号を生成するように構成されるデジタル制御発振器（ＤＣＯ）と、上記ＤＣＯの出力に結合される第１の入力と、基準クロック信号を受け取るように構成される第２の入力とを有するデジタル時間コンバータ（ＤＴＣ）とを含み得、上記ＤＴＣは、順に結合される複数の遅延セルを有する遅延チェーン回路を含み、上記遅延チェーン回路は、上記基準クロック信号を受け取る第１の入力と、上記クロック信号を受け取る第２の入力とを含み、上記ＤＴＣはさらに、上記複数の遅延セルに複数の制御信号をそれぞれ提供するよう上記遅延チェーン回路に結合されるＤＥＭコントローラを含む。
あるそのようなＤＰＬＬにおいて、上記ＤＴＣはさらに、上記遅延チェーン回路の出力に結合される位相検出器と、上記位相検出器の出力に結合されるアキュムレータと、上記アキュムレータの出力および上記ＤＥＭコントローラの入力に結合される較正回路とを含み得、上記較正回路は制御信号を受け取る入力を含む。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々は、第１の遅延回路および第２の遅延回路を含み得、上記遅延チェーン回路は、上記複数の遅延セルを通る第１のパスと、上記複数の遅延セルを通る第２のパスとを含み得、上記複数の遅延セルの各々は、上記複数の制御信号のそれぞれの制御信号に基づいて、上記第１のパスにその第１の遅延回路を結合し、上記第２のパスにその第２の遅延回路を結合するか、または、上記第１のパスにその第２の遅延回路を結合し、上記第２のパスにその第１の遅延回路を結合する。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々は、第１のマルチプレクサと、第２のマルチプレクサと、上記第１および第２のマルチプレクサの間に結合される第１および第２の遅延回路とを含み得る。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々の上記第１のマルチプレクサおよび上記第２のマルチプレクサは、複数のトランスミッションゲートを含み得る。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々の上記第１および第２の遅延回路は各々、第１のインバータと、第２のインバータと、上記第１および第２のインバータの間に結合されるスイッチドキャパシタアレイとを含む。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々の上記第１のマルチプレクサおよび上記第２のマルチプレクサは、複数のスリーステートインバータを含み得、上記複数の遅延セルの各々の上記第１および第２の遅延回路は各々、上記第１および第２のマルチプレクサの間に結合されるスイッチドキャパシタアレイを含む。
あるそのようなＤＰＬＬにおいて、上記複数の遅延セルの各々は、マルチプレクサと、上記マルチプレクサに結合される第１および第２の遅延回路とを含み得る。
あるそのようなＤＰＬＬにおいて、上記遅延チェーン回路は複数の別個の遅延チェーンを含み得、上記複数の別個の遅延チェーンの各々は、上記複数の遅延セルの部分を含み、上記ＤＥＭコントローラは、上記複数の別個の遅延チェーンにそれぞれ結合される複数の別個のＤＥＭコントローラを含み得る。
別の例では、デジタル時間変換の方法が提供され得る。そのような方法は、第１の遅延パスに第１のクロック信号を結合し、第２の遅延パスに第２のクロック信号を結合することを含み得、上記第１および第２の遅延パスの各々は、順に結合される複数の遅延セルを有する遅延チェーン回路によって実現されており、上記方法はさらに、上記第２の遅延パスに対する上記第１の遅延パスの遅延を調節するよう、上記複数の遅延セルに複数の制御信号を提供することを含み得る。
あるそのような方法において、上記複数の遅延セルの各々は、第１の遅延回路および第２の遅延回路を含み得、上記複数の遅延セルの各々は、上記複数の制御信号のそれぞれの制御信号に基づいて、上記第１の遅延パスにその第１の遅延回路を結合し、上記第２の遅延パスにその第２の遅延回路を結合するか、または、上記第１の遅延パスにその第２の遅延回路を結合し、上記第２の遅延パスにその第１の遅延回路を結合する。
上記は特定の例に関するが、基本的な範囲から逸脱することがなければ、他の例およびさらに別の例が考案され得、その範囲は、添付の請求の範囲によって決定される。

Claims (10)

  1. デジタル時間コンバータ（ＤＴＣ）であって、
    順に結合される複数の遅延セルを有する遅延チェーン回路を含み、前記遅延チェーン回路は、第１のクロック信号を受け取る第１の入力と、第２のクロック信号を受け取る第２の入力とを含み、前記第１のクロック信号は前記遅延チェーン回路を通る第１のパスを横断し、前記第２のクロック信号は前記遅延チェーン回路を通る第２のパスを横断し、前記遅延セルの各々は、速い遅延を前記第１のパスに加えるとともに遅い遅延を前記第２のパスに加える第１の状態、または、遅い遅延を前記第１のパスに加えるとともに速い遅延を前記第２のパスに加える第２の状態のいずれかを有し、前記デジタル時間コンバータ（ＤＴＣ）はさらに、
    前記複数の遅延セルの各々を前記第１の状態または前記第２の状態のいずれかにセットするために前記複数の遅延セルに複数のロジック制御信号をそれぞれ提供するよう前記遅延チェーン回路に結合される動的要素マッチング（ＤＥＭ）コントローラを含み、前記ＤＥＭコントローラは、制御信号に応答して、前記遅延セルのうちｎ個が前記第１の状態にあり残りの遅延セルが前記第２の状態にあるように前記複数の遅延セルの状態をセットし、前記デジタル時間コンバータ（ＤＴＣ）はさらに、
    前記遅延チェーン回路の前記第１のパスおよび前記第２のパスの出力に結合され、前記出力に対してバンバン位相検出を行うように構成される位相検出器と、
    前記位相検出器の出力に結合され、前記位相検出器の前記出力を累積するように構成されるアキュムレータと、
    前記アキュムレータの出力および前記ＤＥＭコントローラの入力に結合される較正回路とを含み、前記較正回路は、前記制御信号を受け取る入力を含み、前記較正回路は、前記アキュムレータの前記出力をモニターすることによって、前記制御信号が前記ＤＥＭコントローラに供給される前に、前記遅延チェーン回路における電源ノイズおよびミスマッチについて前記制御信号を調節するように構成される、デジタル時間コンバータ（ＤＴＣ）。
  2. 前記複数の遅延セルの各々は、第１の遅延回路および第２の遅延回路を含み、前記複数の遅延セルの各々は、前記第１の状態において、前記第１のパスにその第１の遅延回路を結合し、前記第２のパスにその第２の遅延回路を結合するか、または、前記第２の状態において、前記第１のパスにその第２の遅延回路を結合し、前記第２のパスにその第１の遅延回路を結合する、請求項１に記載のＤＴＣ。
  3. 前記複数の遅延セルの各々は、第１のマルチプレクサと、第２のマルチプレクサと、前記第１および第２のマルチプレクサの間に結合される第１および第２の遅延回路とを含む、請求項１に記載のＤＴＣ。
  4. 前記複数の遅延セルの各々の前記第１のマルチプレクサおよび前記第２のマルチプレクサは、複数のトランスミッションゲートを含む、請求項３に記載のＤＴＣ。
  5. 前記複数の遅延セルの各々の前記第１および第２の遅延回路は各々、第１のインバータと、第２のインバータと、前記第１および第２のインバータの間に結合されるスイッチドキャパシタアレイとを含む、請求項３に記載のＤＴＣ。
  6. 前記複数の遅延セルの各々の前記第１のマルチプレクサおよび前記第２のマルチプレクサは、複数のスリーステートインバータを含み、前記複数の遅延セルの各々の前記第１および第２の遅延回路は各々、前記第１および第２のマルチプレクサの間に結合されるスイッチドキャパシタアレイを含む、請求項３に記載のＤＴＣ。
  7. 前記複数の遅延セルの各々は、マルチプレクサと、前記マルチプレクサに結合される第１および第２の遅延回路を含む、請求項１に記載のＤＴＣ。
  8. 前記遅延チェーン回路は、複数の別個の遅延チェーンを含み、前記複数の別個の遅延チェーンの各々は、前記複数の遅延セルの部分を含み、前記ＤＥＭコントローラは、前記複数の別個の遅延チェーンにそれぞれ結合される複数の別個のＤＥＭコントローラを含む、請求項１に記載のＤＴＣ。
  9. デジタル時間変換の方法であって、
    第１の遅延パスに第１のクロック信号を結合し、第２の遅延パスに第２のクロック信号を結合することを含み、前記第１および第２の遅延パスの各々は、順に結合される複数の遅延セルを有する遅延チェーン回路によって実現されており、前記遅延セルの各々は、速い遅延を前記第１の遅延パスに加えるとともに遅い遅延を前記第２の遅延パスに加える第１の状態、または、遅い遅延を前記第１の遅延パスに加えるとともに速い遅延を前記第２の遅延パスに加える第２の状態のいずれかを有し、前記方法はさらに、
    動的要素マッチング（ＤＥＭ）コントローラが、前記複数の遅延セルの各々を前記第１の状態または前記第２の状態のいずれかにセットするために前記複数の遅延セルに複数のロジック制御信号を提供することを含み、前記ＤＥＭコントローラは、制御信号に応答して、前記遅延セルのうちｎ個が前記第１の状態にあり残りの遅延セルが前記第２の状態にあるように前記複数の遅延セルの状態をセットし、前記方法はさらに、
    前記遅延チェーン回路の前記第１および第２の遅延パスの出力を位相検出器に結合することを含み、前記位相検出器は、前記出力に対してバンバン位相検出を行なうように構成され、前記方法はさらに、
    前記位相検出器の出力をアキュムレータに結合することを含み、前記アキュムレータは前記位相検出器の前記出力を累積するように構成され、前記方法はさらに、
    前記アキュムレータの出力および前記ＤＥＭコントローラの入力を較正回路に結合することを含み、前記較正回路は、前記制御信号を受け取る入力を含み、前記較正回路は、前記アキュムレータの前記出力をモニターすることによって、前記制御信号が前記ＤＥＭコントローラに供給される前に、前記遅延チェーン回路における電源ノイズおよびミスマッチについて前記制御信号を調節するように構成される、方法。
  10. 前記複数の遅延セルの各々は、第１の遅延回路および第２の遅延回路を含み、前記複数の遅延セルの各々は、前記第１の状態において、前記第１の遅延パスにその第１の遅延回路を結合し、前記第２の遅延パスにその第２の遅延回路を結合するか、または、前記第２の状態において、前記第１の遅延パスにその第２の遅延回路を結合し、前記第２の遅延パスにその第１の遅延回路を結合する、請求項９に記載の方法。
JP2020520533A 2017-10-13 2018-10-02 デュアルパスデジタル時間コンバータ Active JP7279033B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/784,022 2017-10-13
US15/784,022 US10320401B2 (en) 2017-10-13 2017-10-13 Dual-path digital-to-time converter
PCT/US2018/054034 WO2019074727A1 (en) 2017-10-13 2018-10-02 DIGITAL-TO-DUAL-TIME CONVERTER

Publications (2)

Publication Number Publication Date
JP2020537435A JP2020537435A (ja) 2020-12-17
JP7279033B2 true JP7279033B2 (ja) 2023-05-22

Family

ID=64049692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020520533A Active JP7279033B2 (ja) 2017-10-13 2018-10-02 デュアルパスデジタル時間コンバータ

Country Status (6)

Country Link
US (1) US10320401B2 (ja)
EP (1) EP3695511B1 (ja)
JP (1) JP7279033B2 (ja)
KR (1) KR102614643B1 (ja)
CN (1) CN111164894B (ja)
WO (1) WO2019074727A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11223362B2 (en) * 2020-05-14 2022-01-11 Mediatek Inc. Phase-locked loop circuit and digital-to-time convertor error cancelation method thereof
CN112054800B (zh) * 2020-08-03 2023-08-08 博流智能科技（南京）有限公司 数字时间转换方法、数字时间转换器以及数字锁相环
EP3996280A1 (en) * 2020-11-05 2022-05-11 Stichting IMEC Nederland Circuit and method for random edge injection locking
US11509319B2 (en) * 2020-12-08 2022-11-22 Cisco Technology, Inc. Low integral non-linearity digital-to-time converter for fractional-N PLLS
KR102485895B1 (ko) * 2021-01-06 2023-01-06 평택대학교 산학협력단 시간-디지털 변환기 및 시간-디지털 변환기의 교정 방법
CN113315492B (zh) * 2021-06-03 2022-03-29 谷芯(广州)技术有限公司 一种针对高精度延时链的低开销精度校准电路及方法
CN118054784A (zh) * 2022-11-17 2024-05-17 华为技术有限公司 一种锁相环、噪声消除方法、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114875A (ja) 2008-11-04 2010-05-20 Hynix Semiconductor Inc デューティ感知回路およびこれを備えるデューティ補正回路
JP2014527755A (ja) 2011-08-05 2014-10-16 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ フィードバックループにおける位相補正を備えた位相ロックドループ
US20160373120A1 (en) 2015-06-22 2016-12-22 Silicon Laboratories Inc. Calibration of digital-to-time converter
JP2017046031A (ja) 2015-08-24 2017-03-02 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路、及び、動作方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356122B2 (en) 1998-08-05 2002-03-12 Cypress Semiconductor Corp. Clock synthesizer with programmable input-output phase relationship
US6356158B1 (en) 2000-05-02 2002-03-12 Xilinx, Inc. Phase-locked loop employing programmable tapped-delay-line oscillator
US6466070B1 (en) 2000-12-21 2002-10-15 Xilinx, Inc. Low voltage charge pump
US6373301B1 (en) * 2001-04-18 2002-04-16 Silicon Integrated Systems Corporation Fast-locking dual rail digital delayed locked loop
US6975695B1 (en) 2001-04-30 2005-12-13 Cypress Semiconductor Corp. Circuit for correction of differential signal path delays in a PLL
US6538499B1 (en) 2002-01-09 2003-03-25 Xilinx, Inc. Low jitter transmitter architecture with post PLL filter
US6683502B1 (en) 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
US7133648B1 (en) 2003-06-03 2006-11-07 Xilinx, Inc. Bidirectional multi-gigabit transceiver
US7224951B1 (en) 2003-09-11 2007-05-29 Xilinx, Inc. PMA RX in coarse loop for high speed sampling
US7109809B1 (en) 2003-09-11 2006-09-19 Xilinx, Inc. Method and circuit for reducing VCO noise
US7092689B1 (en) 2003-09-11 2006-08-15 Xilinx Inc. Charge pump having sampling point adjustment
EP1698055A1 (en) * 2003-12-15 2006-09-06 Philips Intellectual Property & Standards GmbH Circuit arrangement and method for locking onto and/or processing data, in particular audio, television and/or video data
US7312645B1 (en) 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
US7336755B1 (en) 2004-06-08 2008-02-26 Xilinx, Inc. PLL with low phase noise non-integer divider
US7148758B1 (en) 2004-08-13 2006-12-12 Xilinx, Inc. Integrated circuit with digitally controlled phase-locked loop
US7499513B1 (en) 2004-12-23 2009-03-03 Xilinx, Inc. Method and apparatus for providing frequency synthesis and phase alignment in an integrated circuit
US7279987B1 (en) 2004-12-23 2007-10-09 Xilinx, Inc. Method, apparatus and program storage device for modeling an analog PLL for use in a digital simulator
WO2006111899A2 (en) * 2005-04-18 2006-10-26 Nxp B.V. Circuit arrangement, in particular phase-locked loop, as well as corresponding method
US7271634B1 (en) * 2005-09-16 2007-09-18 Advanced Micro Devices, Inc. Delay-locked loop having a plurality of lock modes
US7830986B1 (en) 2006-03-24 2010-11-09 Xilinx, Inc. Method and apparatus for a phase/frequency locked loop
US8090335B1 (en) 2006-07-11 2012-01-03 Xilinx, Inc. Method and apparatus for an adaptive step frequency calibration
US20080122544A1 (en) * 2006-11-27 2008-05-29 Mediatek Inc. Jitter smoothing filter
US7869535B2 (en) 2007-02-28 2011-01-11 Magnolia Broadband Inc. Method, system and apparatus for phase control of transmit diversity signals
US7504891B1 (en) 2007-05-10 2009-03-17 Xilinx, Inc. Initialization circuit for a phase-locked loop
US7764129B1 (en) 2008-12-18 2010-07-27 Xilinx, Inc. Phase-lock loop startup circuit and voltage controlled oscillator reference generator
US8120430B1 (en) 2009-01-15 2012-02-21 Xilinx, Inc. Stable VCO operation in absence of clock signal
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
US8841948B1 (en) 2013-03-14 2014-09-23 Xilinx, Inc. Injection-controlled-locked phase-locked loop
US9209958B1 (en) * 2014-06-30 2015-12-08 Intel Corporation Segmented digital-to-time converter calibration
US9143316B1 (en) 2014-07-03 2015-09-22 Xilinx, Inc. Non-disruptive eye scan for data recovery units based on oversampling
US9374036B2 (en) * 2014-08-20 2016-06-21 Short Circuit Technologies Llc Split transformer based LC-tank digitally controlled oscillator
EP3035536B1 (en) * 2014-12-19 2020-04-29 Stichting IMEC Nederland An ADPLL having a TDC circuit with a dynamically adjustable offset delay
US9306730B1 (en) 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
US9590646B1 (en) * 2015-08-26 2017-03-07 Nxp B.V. Frequency synthesizers with adjustable delays
US9735952B2 (en) * 2015-09-22 2017-08-15 Intel IP Corporation Calibration of dynamic error in high resolution digital-to-time converters
US9520890B1 (en) * 2015-12-23 2016-12-13 Intel IP Corporation Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration
EP3249817B1 (en) * 2016-05-25 2018-12-26 IMEC vzw Dtc-based pll and method for operating the dtc-based pll
US9698807B1 (en) * 2016-06-30 2017-07-04 Silicon Laboratories Inc. Time signal conversion using dual time-based digital-to-analog converters
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
US9791834B1 (en) * 2016-12-28 2017-10-17 Intel Corporation Fast digital to time converter linearity calibration to improve clock jitter performance
US10128826B2 (en) * 2017-01-18 2018-11-13 Microsemi Semiconductor Ulc Clock synthesizer with integral non-linear interpolation (INL) distortion compensation
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
KR102435034B1 (ko) * 2017-06-21 2022-08-23 삼성전자주식회사 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114875A (ja) 2008-11-04 2010-05-20 Hynix Semiconductor Inc デューティ感知回路およびこれを備えるデューティ補正回路
JP2014527755A (ja) 2011-08-05 2014-10-16 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ フィードバックループにおける位相補正を備えた位相ロックドループ
US20160373120A1 (en) 2015-06-22 2016-12-22 Silicon Laboratories Inc. Calibration of digital-to-time converter
JP2017046031A (ja) 2015-08-24 2017-03-02 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路、及び、動作方法

Also Published As

Publication number Publication date
EP3695511A1 (en) 2020-08-19
EP3695511B1 (en) 2022-01-26
KR102614643B1 (ko) 2023-12-14
JP2020537435A (ja) 2020-12-17
US20190115926A1 (en) 2019-04-18
WO2019074727A1 (en) 2019-04-18
KR20200068646A (ko) 2020-06-15
CN111164894A (zh) 2020-05-15
US10320401B2 (en) 2019-06-11
WO2019074727A8 (en) 2020-02-13
CN111164894B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
JP7279033B2 (ja) デュアルパスデジタル時間コンバータ
US10831159B2 (en) Apparatus for time-to-digital converters and associated methods
EP3289687B1 (en) Reconfigurable fractional-n frequency generation for a phase-locked loop
CN109155631B (zh) 数字分数分频倍增的注入锁定振荡器
US7750701B2 (en) Phase-locked loop circuits and methods implementing multiplexer circuit for fine tuning control of digitally controlled oscillators
US9515668B2 (en) Automatically placed-and-routed ADPLL with PWM-based DCO resolution enhancement
US6680634B1 (en) Self calibrating digital delay-locked loop
US10763869B2 (en) Apparatus for digital frequency synthesizers and associated methods
US11545985B2 (en) Apparatus for digitally controlled oscillators and associated methods
WO2013075121A1 (en) Integrated phase-locked and multiplying delay-locked loop with spur cancellation
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
US9787313B1 (en) Precision pulse generation using a serial transceiver
US10348310B1 (en) Programmable digital sigma delta modulator
US6977539B1 (en) Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews
US10498318B1 (en) Electrical circuits and methods to correct duty cycle error
Deka et al. A 1Gbps–10 Gbps multi-standard auto-calibrated all digital phase interpolator in 14nm CMOS
CN114696821B (zh) 基于周期-周期增益校正的开环小数分频器和时钟系统
Mittal et al. A successive approximation register based digital delay locked loop for clock and data recovery circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230510

R150 Certificate of patent or registration of utility model

Ref document number: 7279033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150