CN103516367A

CN103516367A - 一种时间数字转换器

Info

Publication number: CN103516367A
Application number: CN201210211299.6A
Authority: CN
Inventors: 王新刚; 杨海钢
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2012-06-20
Filing date: 2012-06-20
Publication date: 2014-01-15
Anticipated expiration: 2032-06-20
Also published as: CN103516367B

Abstract

本发明提供了一种时间数字转换器，所述的转换器包含粗检测电路、接口电路和细检测电路，其中：粗检测电路通过将延迟线设计成环状，且其中的裁决单元复用做延迟单元，同时借助于计数器，最终实现了大输入范围的时间数字转换；接口电路用于将粗检测电路产生的时间余量传递到细检测电路；细检测电路通过调节场效应管的栅氧电容使得差分环形振荡器中两个振荡器的频率差为一固定很小值，从而实现精度可调的高精度的时间数字转换。总之，通过上述三个模块，本发明中的时间数字转换器能够以较小的面积开销对时间间隔进行高精度大范围的转换。

Description

一种时间数字转换器

技术领域

本发明属于时间测量技术领域，涉及一种高精度大范围时间数字转换器。

背景技术

高精度大范围的时间测量作为一种关键性的技术在诸多领域中被广泛应用，例如激光测距(LRF)、导航通信、高能物理实验、卫星监控、科学计量等领域。精密的时间测量无论是在国防还是在民用领域都不可或缺，而且随着技术的发展，时间的测量正朝着高精度大输入范围的方向发展，以满足众多应用的要求。

时间数字转换器(Time-to-Digital Converter，TDC)是一种将时间间隔转换为数字量输出的器件，一定程度上类似于模拟数字转换器(Analog-to-Digital Converter，ADC)，只不过ADC量化的电压或者电流，而TDC量化的是时间间隔。到目前为止，TDC的典型方法可归纳为以下几种：计数法，即用一高频时钟对输入的时间间隔直接进行计数，该方法测量精度较低，且需要外部的高频时钟，通常与其他具有高精度的方法配合使用；时间到电压及电压到数字法，顾名思义，该方法就是先把待测的时间间隔(脉冲的形式)借助于电容的充电转换为一定的电压，再通过电容的放电将电压释放，电路设计使得放电速度要远小于充电速度，所以待测的时间间隔得到了展宽，用计数器对展宽后的脉冲计数就得到了待测时间信息，相对计数法，该方法精度高，但是由于是数模混合电路，有诸多因素影响测量的准确性；抽头式延迟线法(Tapped Delay Line，TDL)，主题思想就是将先到的边沿信号每经过一定量的延迟(通常就是一个缓冲器或反相器的延迟)与后到的信号进行一次裁决，以确定两者裁决时的先后顺序，裁决结果为11100…序列，从裁决结果就可得知输入的时间信息，该方法精度较高，但是芯片面积开销大，尤其是当输入的时间间隔很大时；差分式延迟线法(Vernier Delay Line，VDL)，将待测的两个信号每经过一定量的延迟(两者的延迟不同，但延迟差为一个定值)裁决一次，裁决的结果就是最后的输出结果，该方法的精度比TDL还要高，是常用方法里精度最高的，但是芯片面积开销比TDL的还要大。因此，一种高精度的、大输入范围的、面积开销小的TDC成为一种发展趋势。

发明内容

为了解决现有技术中芯片面积开销比TDL的还要大的技术问题，本发明目的是提供一种高精度、大输入范围、芯片面积小的时间数字转化器，以解决目前时间测量中遇到的主要难题。

为达到上述目的，本发明的时间数字转换器设有：

一粗检测电路，具有端口一、端口二和端口三，其中：端口三接收输入的电平信号，用于对不同的电平信号选择不同的测量量程；端口一和端口二用于分别接收输入两个具有连续时间间隔的跳变沿信号，并利用粗检测电路中的环状延迟线对两个具有连续的时间间隔的跳变沿信号之间的时间间隔进行粗测量，并对端口一输入的跳变沿信号在环状延迟线中的循环次数进行计数，获取环状延迟线的所有裁决延迟单元的最终状态值、获取环状延迟线中端口一输入跳变沿信号的循环次数计数值和获取于端口二输入跳变沿信号的时间余量信号；

一接口电路，其两个输入端连接粗检测电路输出端，接收并将所述裁决延迟单元的最终状态值生成开始信号的上升沿，将所述时间余量信号生成停止信号的上升沿，获取开始信号和停止信号的上升沿之间的时间间隔作为粗检测电路的时间余量；

一细检测电路，具有两个输入端和端口四，所述端口四用于接收输入的控制信号，用于进一步调节控制细检测电路的测量精度；所述两个输入端连接接口电路的输出端，接收并利用细检测电路中的差分环形振荡器对接口电路输出的开始信号和停止信号的上升沿之间的时间间隔进行细测量，并对差分环形振荡器中振荡器的振荡周期进行计数，生成并输出差分环形振荡器中振荡器的振荡周期计数值；

一计算单元，其输入端分别与粗检测电路的计数器的输出端连接、与裁决延迟输出端连接、与细检测电路的计数器的输出端连接，接收并将所述端口一输入的跳变沿信号在环状延迟线中的循环次数计数值、所述最终状态值和所述的差分环形振荡器中振荡器的振荡周期计数值生成并输出含有待测时间间隔信息的数字量。

优选实施例，粗检测电路包括：

多个裁决延迟单元，每个裁决延迟单元有数据输入端、时钟输入端、清零输入端、选择输入端和一个输出端，所述端口二连接所有裁决延迟单元的数据端，第一个裁决延迟单元的时钟端连接循环控制电路的输出端；之后的每一个裁决延迟单元的时钟端都连接其前一个裁决延迟单元的输出端；最后一个裁决延迟单元的输出端以内部反馈信号的方式连接到循环控制电路的一个输入端；后一个裁决延迟单元的输出端连接到前一个裁决延迟单元的清零端；通过所述端口三输入的电平信号连接到每一个裁决延迟单元的选择端，用于切换测量量程；通过多个裁决延迟单元首尾相接，构成了一个环状延迟线；环状延迟线用于对输入的时间间隔进行粗测量，产生并输出粗测量结果；

一循环控制电路，其有两个输入端和一个输出端，一个输入端连接到了所述端口一，另一个输入端连接到最后一个裁决延迟单元的输出端；循环控制电路的输出端连接到了第一个裁决延迟单元的时钟端；循环控制电路的控制信号来自所述端口一输入的边沿信号；循环控制电路用于端口一输入的边沿信号和环状延迟线内部反馈信号之间的切换；

一计数器，其输入端连接到第一个裁决延迟单元的输出端，用于产生并输出端口一输入的跳变沿信号在环状延迟线中的循环次数。

优选实施例，细检测电路包括：

一振荡控制电路，其有三个输入端，两个输出端，其中第一输入端和第二输入端连接到接口电路的输出端，用于接收接口电路输入的两个上升沿信号；第三输入端连接到相位检测电路的输出端；第一输入端和第二输入端接收的信号是边沿信号或是脉冲信号，振荡控制电路用于产生第一振荡器和第二振荡器的多种振荡控制信号；

第一振荡器，其有一个输入端和一个输出端，其输入端连接到振荡控制电路的第一输出端，其输出端连接到相位检测电路的第一输入端；第一振荡器的振荡频率通过改变第一振荡器内部场效应管的栅氧电容而实现微调，第一振荡器用于产生振荡频率可调的振荡信号；

第二振荡器，其有一个输入端和一个输出端，其输入端连接到振荡控制电路的第二输出端，其输出端连接到相位检测电路的第二输入端；第二振荡器的振荡频率通过改变第二振荡器内部场效应管的栅氧电容而实现微调，第二振荡器用于产生振荡频率可调的振荡信号；

一相位检测电路，其有两个输入端和一个输出端，其中第一输入端连接到第一振荡器的输出端，第二输入端连接到了第二振荡器的输出端，其输出端连接到振荡控制电路的第三输入端，相位检测电路用于检测第一振荡器和第二振荡器所产生信号之间的相位关系，相位一致时，相位检测电路输出电平信号，第一振荡器和第二振荡器均停止振荡；

一计数器，用于记录第二振荡器的周期数。

优选实施例，粗检测电路中的裁决延迟单元是裁决单元或是延迟单元。

优选实施例，端口三输入为高电平时，粗检测电路的测量量程较大，端口三输入为低电平时，粗检测电路的测量量程较小。

优选实施例，粗检测电路的时间余量值等于接口电路输出的开始信号和停止信号上升沿之间的时间间隔。

优选实施例，端口四输入为高电平时，细检测电路的测量精度值较大，端口四输入为低电平时，细检测电路的测量精度值较小。

本发明的有益效果：本发明主要包括粗检测电路、接口电路、细检测电路三部分，三者共同完成时间信息到数字信息的转换。本发明的技术关键就是通过将延迟线设计成环状且将裁决单元复用做延迟单元来实现大范围的测量；并利用场效应管的栅氧电容来调节差分环形振荡器(VRO)使其两个振荡器的频率差达到很小，实现高精度测量；最终以很小的面积开销实现高精度大范围的时间间隔测量。在粗检测电路中，本发明通过将延迟线设计成环状，并且将零建立时间的触发器(裁决延迟单元)复用做一种特殊的延迟单元，同时借助于计数器来记录端口一输入的信号在环状延迟线中的循环次数，这种情况下，可输入的动态范围大大扩展，由于是环状，所以即使待测时间间隔较大，电路面积仍然可以很小；在接口电路中，通过设计与粗检测电路相类似的电路，但是工作时接口电路相对于粗检测电路要整体被延迟一段时间，这样粗检测电路的输出就能用来控制接口电路的输出使能信号，最终粗检测电路产生的时间余量被准确的传送出来，为进一步的细测做准备；在细检测电路中，通过调节场效应管的尺寸，从而改变场效应管栅氧电容的电容值，最终改变VRO中两个振荡器的频率差，通过这样一种方式来控制和调节细测的精度，测量结束时，振荡器停止振荡以降低电路功耗。借助于以上所述的三个模块，本发明中的时间数字转换器就可以以很小的面积开销获得很高的测量精度和很大的输入范围。

本发明的具有测量精度高和输入大范围，而且芯片面积小的技术特点，具体如下：

1.输入范围扩展容易。该转换器的输入范围主要由粗检测电路决定，若要扩展输入范围，最简单的办法就是增加粗检测电路中计数器的位数，计数器增加一位，输入范围就扩大一倍，而且这样做并不会引起大的面积开销。

2.细检测电路的精度可调。因为细测电路的精度是通过改变场效应管栅氧电容来调节的，所以只要改变场效应管的尺寸，就可以调节细测的精度，具有很大的灵活性。

3.整个转换电路功耗较低。粗检测电路工作时，细检测电路处于休眠状态，细检测电路工作时，粗检测电路处于休眠状态，而且无论是粗检测电路还是细检测电路，只要其承担的转换任务一结束，马上停止工作，因此整个电路的功耗较低。

4.电路稳定性好。体现在电路中所有的缓冲器都有温度补偿电路，且由场效应管栅氧电容引起的频率差稳定，细检测电路的输入端有触发器来对输入的时间余量信号进行滤波，所以整个电路的稳定性好，测量结果可靠。

附图说明

图1为本发明的原理框图；

图1a粗检测电路的输入输出信号波形；

图1b接口电路的输入输出波形；

图1c细检测电路的输入输出波形；

图2、图2a及图2b为本发明中的粗检测电路框图；

图3为本发明中的粗检测电路图；

图4为本发明中的接口电路图；

图5、图5a及图5b为本发明中的细检测电路框图；

图6、图6a及图6b为本发明中的细检测电路图；

图7a及图7b为本发明中的零建立时间触发器(SDFF)电路图；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，本发明中所述的时间数字转换器，包括粗检测电路101、接口电路102、细检测电路103和计算单元104。

一粗检测电路101，具有端口一、端口二和端口三，其中：端口三接收输入的电平信号，用于对不同的电平信号选择不同的测量量程；端口一和端口二用于分别接收输入两个具有连续时间间隔的跳变沿信号，并利用粗检测电路101中的环状延迟线对两个具有连续的时间间隔的跳变沿信号之间的时间间隔进行粗测量，并对端口一输入的跳变沿信号在环状延迟线中的循环次数进行计数，获取环状延迟线的所有裁决延迟单元的最终状态值Q[M:0]、获取环状延迟线中端口一输入跳变沿信号的循环次数计数值N1和获取于端口二输入跳变沿信号的时间余量信号STOP_D；

一接口电路102，其两个输入端连接粗检测电路101的输出端，接收并将所述裁决延迟单元的最终状态值生成开始信号的上升沿，并将时间余量信号生成停止信号的上升沿，获取开始信号start和停止信号stop的上升沿之间的时间间隔作为粗检测电路的时间余量；

一细检测电路103，具有两个输入端和端口四，所述端口四用于接收输入的控制信号，用于进一步调节控制细检测电路103的测量精度；所述两个输入端连接接口电路的输出端，接收并利用细检测电路103中的差分环形振荡器对接口电路输出的开始信号start和停止信号stop的上升沿之间的时间间隔进行细测量，并对差分环形振荡器中振荡器的振荡周期进行计数，生成并输出差分环形振荡器中振荡器的振荡周期计数值N2；

一计算单元104，其输入端分别与粗检测电路101的计数器的输出端连接、与裁决延迟输出端连接、与细检测电路103的计数器的输出端连接，接收并将所述端口一输入的跳变沿信号在环状延迟线中的循环次数计数值N2、所述最终状态值Q[M:0]和所述的差分环形振荡器中振荡器的振荡周期计数值N1生成并输出含有待测时间间隔信息的数字量。

粗检测电路101中的裁决延迟单元是裁决单元或是延迟单元。端口三输入为高电平时，粗检测电路101的测量量程较大，端口三输入为低电平时，粗检测电路101的测量量程较小。粗检测电路101输出的时间余量值等于接口电路102输出的开始信号和停止信号上升沿之间的时间间隔。端口四输入为高电平时，细检测电路103的测量精度值较大，端口四输入为低电平时，细检测电路103的测量精度值较小。粗检测电路101、接口电路102、细检测电路103和计算单元104均由CMOS电路设计制造而成。

粗检测电路101的工作原理如下：

首先，待测边沿信号START和STOP分别通过端口一和端口二输入到粗检测电路101中，START和STOP跳变沿之间的时间间隔就是输入的时间量。通过端口三输入的测量量程选择信号SEL用于选择粗检测电路101的测量量程。粗检测结束，粗检测电路101输出粗检测结果：计数器的值N1、环状延迟线中(M+1)个裁决延迟单元的最终状态值Q[M:0]。同时粗检测电路101将产生的时间余量信号STOP_D和所有裁决延迟单元的最终状态信号Q[M:0]输入到接口电路102中，用于产生准确的时间余量信号的两个上升沿信号，即开始信号start和停止信号stop。接口电路102将粗测过程中产生的时间余量信号传递到细检测电路103中，同时通过端口四输入控制信号c，用于实时调节细检测电路103的精度。控制信号c为高电平，细检测电路的精度值变大，控制信号c为低电平，细检测电路103的精度值变小。细检测结束，细检测电路103输出细测结果：计数器的计数值N2。粗检测结果N1，Q[M:0]和细检测结果N2按照如下的计算公式计算即可得到输入的时间间隔大小。

当端口三输入的电平信号SEL为高电平时，且端口四输入的控制信号C为低电平时，计算公式如下：

t＝t_{粗检测结果}+t_{细检测结果}

＝N1×(M+1)×R1+P×R1+N2×R3

t_{粗检测结果}＝N1×(M+1)×R1+P×R1

t_{细检测结果}＝N2×R3

当端口三输入的电平信号SEL为低电平时，且端口四输入的控制信号C为低电平时，计算公式如下：

t＝t_{粗检测结果}+t_{细检测结果}

＝N1×(M+1)×R2+P×R2+N2×R3

t_{粗检测结果}＝N1×(M+1)×R2+P×R2

t_{细检测结果}＝N2×R3

当端口三输入的电平信号SEL为高电平时，且端口四输入的控制信号C为高电平时，计算公式如下：

t＝t_{粗检测结果}+t_{细检测结果}

＝N1×(M+1)×R1+P×R1+N2×R4

t_{粗检测结果}＝N1×(M+1)×R1+P×R1

t_{细检测结果}＝N2×R4

当端口三输入的电平信号SEL为低电平时，且端口四输入的控制信号C为高电平时，计算公式如下：

t＝t_{粗检测结果}+t_{细检测结果}

＝N1×(M+1)×R2+P×R2+N2×R4

t_{粗检测结果}＝N1×(M+1)×R2+P×R2

t_{细检测结果}＝N2×R4

上式中，t代表输入的时间量，其等于粗检测电路101的结果与细检测电路的结果之和。其中，N1是粗检测电路101中计数器的输出值，(M+1)是粗检测电路101中环状延迟线里裁决延迟单元的个数，R1是粗检测电路101在端口三输入的电平信号SEL为高电平时的测量精度，R2是粗检测电路101在端口三输入的电平信号SEL为低电平时的测量精度；P是从Q[0]到Q[M]的序列中出现1时经历的裁决延迟单元的个数(等同于从Q[0]到Q[M]的序列中出现1时经历的0的个数)，例如当Q[M:0]＝…0001000时，从Q[0]到Q[M]，序列中出现1时经历的裁决延迟单元的个数为3(即出现1时经历的0的个数为3)，所以这种情况下P＝3。N2是细检测电路103中计数器的输出值，R3是为细检测电路103在端口四输入的C为低电平时的测量精度，R4是为细检测电路103在端口四输入的C为高电平时的测量精度。R1、R2、R3、R4在电路设计制造好之后是确定的常量。可以看出，输入的时间量t最终可以由数字量N1、Q[M:0](可换算为P值)、N2来表示。正是以这样一种方式，实现了时间到数字的转换。

图1a给出了粗检测电路101的输入输出波形。从端口一输入START信号为一个上升沿信号，从端口二输入的STOP信号为一个下降沿信号，START上升沿和STOP下降沿之间的时间间隔即为待测的时间间隔。在整个粗检测过程中，端口三输入的SEL信号为高，表示此时粗检测电路101支持的输入范围比较大。裁决延迟单元的输出为Q[0]-Q[M]，相邻两个裁决延迟单元的输出波形对应上升沿之间的时间间隔代表粗检测电路101的测量精度。例如在图1a中，Q[0]的第一个上升沿和Q[1]的第一个上升沿之间的时间间隔就等于粗检测电路的测量精度。在同一裁决延迟单元的输出波形中，相邻两个上升沿之间的时间间隔等于端口一输入的START信号沿着环状延迟线传播一圈所经历的延迟时间。STOP_D信号来自延迟之后的端口输入信号STOP，STOP_D仍然是一个下降沿。计数器的计数值N1代表了端口一输入的START信号在环状延迟线中循环的次数，即START信号沿着环状延迟线传播的圈数。所有裁决延迟单元的最终状态值和计数器的计数值N1为粗检测电路101的测量结果。

图1b给出了接口电路102的输入输出波形。粗检测电路101中的裁决延迟单元的输出输入到接口电路102用于产生开始信号start，start为一个脉冲信号。粗检测电路101输出的时间余量信号STOP_D输入到接口电路用于产生停止信号stop，stop为一个上升沿信号。Start脉冲的上升沿和stop上升沿时间的时间间隔就是粗检测电路的时间余量。产生的时间余量被传递到细检测电路103用于进一步的测量。

图1c给出了细检测电路103的输入输出波形。细检测电路103的输入为接口电路102输出的开始信号start和停止信号stop。在start和stop上升沿到来之前，端口四输入的控制信号C变为低电平，表示此时细检测电路103的测量精度较高。计数器记录了细检测电路中振荡器的振荡周期数N2作为细检测电路103的测量结果。

如图2、图2a及图2b所示为本发明中的粗检测电路101框图，粗检测电路101包含多个裁决延迟单元302、303…3n，每个裁决延迟单元302、303…3n有数据输入端、时钟输入端、清零输入端、选择输入端和一个输出端，所述端口二连接所有裁决延迟单元的数据端，第一个裁决延迟单元的时钟端连接循环控制电路301的输出端；之后的每一个裁决延迟单元的时钟端都连接其前一个裁决延迟单元的输出端；最后一个裁决延迟单元的输出端以内部反馈信号的方式连接到循环控制电路301的一个输入端；后一个裁决延迟单元的输出端连接到前一个裁决延迟单元的清零端；通过所述端口三输入的电平信号连接到每一个裁决延迟单元的选择端，用于切换测量量程；通过多个裁决延迟单元首尾相接，构成了一个环状延迟线；环状延迟线用于对输入的时间间隔进行粗测量，产生并输出粗测量结果；

一循环控制电路301，其有两个输入端和一个输出端，一个输入端连接到了所述端口一，另一个输入端连接到最后一个裁决延迟单元的输出端；循环控制电路的输出端连接到了第一个裁决延迟单元的时钟端；循环控制电路的控制信号来自所述端口一输入的边沿信号；循环控制电路用于端口一输入的边沿信号和环状延迟线内部反馈信号之间的切换；

还包含一个计数器275，其输入端连接到第一个裁决延迟单元的输出端，用于产生并输出端口一输入的跳变沿信号在环状延迟线中的循环次数。

粗检测电路101的详细工作原理如下：

输入信号分别从端口一，端口二和端口三输入，端口一将先到的边沿信号START输入到循环控制电路301中，端口二将后到的边沿信号STOP输入到所有裁决延迟单元302、303、…3n的数据端，端口三将测量范围选择信号SEL输入到了所有裁决延迟单元302、303、…3n的选择端。循环控制电路301的输出端连接到了第一个裁决延迟单元302的时钟端，最后一个裁决延迟单元3n的输出端作为内部反馈信号输入到循环控制电路301。这样，所有的裁决延迟单元302、303、…3n和循环控制电路301构成了一个环状延迟线，对从端口一和端口二输入的时间间隔进行粗测量。所有裁决延迟单元302、303、…3n的输出值和计数器275的输出值共同构成了粗检测电路101的测量结果。电路开始工作时，循环控制电路301的输出端为端口一输入的信号，在端口一的信号被输入之后，循环控制电路301的输出端切换为内部反馈信号。循环控制电路301保证了最后一个裁决延迟单元3n的输出能被正确的回送到第一个裁决延迟单元302的时钟端，使得环状延迟线能正常工作。计数器275记录了最后一个裁决延迟单元3n输出端的反馈次数，也就是内部反馈信号的循环次数，n是自然数。

粗检测电路101如图3所示，待测的输入信号叫做START和STOP，分别从端口一和端口二输入，START为一个上升沿信号，而STOP为一个下降沿信号。测量量程选择信号SEL从端口三输入，SEL可以是高电平也可以是低电平，这里不妨假设SEL信号为高电平。START信号经过多路选择器280和缓冲器281之后分别输入到D触发器201(图2、图2a和图2b中的D触发器均为零建立时间触发器，简称SDFF)的时钟端，STOP信号经过多路选择器282和缓冲器283之后输入到D触发器201的数据端。D触发器201进行第一次裁决以确定此时时钟端和数据端两个信号边沿的先后顺序，之后START信号又经过D触发器201的CLK-Q延迟、多路选择器290和缓冲器291的延迟，由D触发器202进行第二次裁决，且D触发器202的缓冲输出Q[1]反相后作为D触发器201的清零信号R，也就是说D触发器201的高电平状态在维持一段时间之后被清零，这样做是为下一循环中的裁决做准备。依此类推，经过(M+1)次裁决后START信号从D触发器272的输出重新回到多路选择器280的输入端，此时多路选择器280的选择信号即切换信号已经切换为反馈信号输入，因此又可以重复进行上述的裁决过程，同时与缓冲器291相连的计数器275的值增加1，代表一次循环。多路选择器280的选择信号即切换信号来自延迟之后的START信号，这也是本发明的特色之一。当D触发器首次出现裁决结果为零的情况时，粗检测结束。计数器275的最终值N1和(M+1)个D触发器的最终状态Q[M:0]一起构成了粗检测结果。可以看出，在测量过程中，当SEL信号为高电平时，D触发器既是裁决单元又被复用做延迟单元，测量量程比较大；当SEL信号为低电平时，D触发器只是作为裁决单元，因此测量量程较小。除此之外，零建立时间D触发器的应用保证了裁决的准确性。在传统的延迟线中，延迟线的长度正比于待测的时间间隔，时间间隔越大，延迟线越长，电路的面积也越大，而在本发明中，延迟线设计成环状，时间间隔很大时电路的面积仍然很小。总之，粗检测电路101以很小的面积开销，得到了大的输入范围，是本发明的主要特色。

小于粗检测电路103所能分辨的最小时间间隔，即D触发器的CLK-Q延迟、一个多路选择器280和一个缓冲器291的延迟之和，这部分时间间隔叫做时间余量将会被接口电路102传出。接口电路102如图4所示，控制电路705的输出为三态缓冲器701，702，703的使能信号和三态反相器704的使能信号，三态缓冲器的输入为粗检测电路中裁决延迟单元的输出Q[M:0]，三态缓冲器的输出为开始信号start；三态反相器的输入为粗检测电路输出的时间余量信号STOP_D，三态反相器的输出为停止信号stop。这样，粗检测电路的裁决延迟单元输出Q[M:0]和时间余量信号STOP_D转化为接口电路的开始信号start和停止信号stop。最终粗检测电路101产生的时间余量被准确的传送出来，为进一步的细测做好准备。

细检测电路103的框图如图5、图5a及图5b所示。主要包括5个模块，分别是振荡控制电路601，第一振荡器407，第二振荡器408，相位检测电路604和计数器415，其特点包括：

振荡控制电路601，其有三个输入端，两个输出端，其中第一输入端和第二输入端连接到接口电路的输出端，用于接收接口电路输入的两个上升沿信号，即开始信号start和停止信号stop；第三输入端连接到相位检测电路的输出端；第一输入端和第二输入端接收的信号是边沿信号或是脉冲信号，振荡控制电路601用于产生第一振荡器407和第二振荡器408的多种振荡控制信号；

第一振荡器407，其有一个输入端和一个输出端，其输入端连接到振荡控制电路的第一输出端，其输出端连接到相位检测电路的第一输入端；第一振荡器的振荡频率通过改变第一振荡器内部场效应管的栅氧电容而实现微调，第一振荡器用于产生振荡频率可调的振荡信号；

第二振荡器408，其有一个输入端和一个输出端，其输入端连接到振荡控制电路的第二输出端，其输出端连接到相位检测电路的第二输入端；第二振荡器的振荡频率通过改变第二振荡器内部场效应管的栅氧电容而实现微调，第二振荡器用于产生振荡频率可调的振荡信号；

相位检测电路604，其有两个输入端和一个输出端，其中第一输入端连接到第一振荡器407的输出端，第二输入端连接到了第二振荡器408的输出端，其输出端连接到振荡控制电路的第三输入端，相位检测电路用于检测第一振荡器和第二振荡器所产生信号之间的相位关系，相位一致时，相位检测电路输出电平信号，第一振荡器和第二振荡器均停止振荡；

计数器415，用于记录第二振荡器的周期数。

细检测电路103的具体工作原理如下：

振荡控制电路601用于接收从第一输入端和第二输入端输入的时间余量信号，信号可以是边沿信号也可以是脉冲信号。还用于接受从第三输入端输入的停止振荡信号，用于停止第一振荡器407和第二振荡器408的振荡。振荡控制电路601的第一输出端输入到了第一振荡器407，用于启动或停止第一振荡器407的振荡，振荡控制电路601的第二输出端输入到了第二振荡器408，用于启动或停止第二振荡器2的振荡。当第一振荡器407和第二振荡器408的相位对齐时，相位检测电路604输出低电平到振荡控制单路601，之后第一振荡器407和第二振荡器408均停止振荡，细检测电路进入低功耗模式。计数器415记录了第二振荡器408所振荡的周期数，计数器415的数值代表了细检测电路103的测量结果。

接口电路102的输出信号作为细检测电路103的输入信号，细检测电路103如图6、图6a和图6b所示。输出的时间余量信号分别叫做开始信号和停止信号，开始信号一到来，第一振荡器407起振，停止信号到来后，第二振荡器408才起振，且设计时保证第一振荡器407的振荡频率略小于第二振荡器408振荡频率，微小的频率差具体是这样实现的：开始时，第一振荡器407和第二振荡器408的振荡频率相同，而且振荡器407和408均由缓冲器418构成，通过在两个振荡环410和412中分别加载不等量的场效应管栅氧电容，其中通过开关c控制的栅氧电容422主要用来对抗制造过程中由于工艺抖动所导致的频率差变化，也可以用来进一步调节第一振荡器407和第二振荡器408的频率差，频率差即为细检测电路103的测量精度。不断调节栅氧电容420和栅氧电容421使频率差即细测精度达到预期值为止，其中栅氧电容420和栅氧电容421的调节是通过改变栅氧电容420和栅氧电容421所对应的场效应管的尺寸来实现的，这也是本发明的关键技术之一。若干周期之后，当第一振荡器407和第二振荡器408的相位对齐时，由D触发器402，403和与非门404构成的相位检测电路604输出低电平，与输入信号相连的D触发器400和401均被清零，第一振荡器407和第二振荡器408停止振荡。由于在相位检测电路604中用到的D触发器是零建立时间的D触发器，所以相位检测的准确性很高，对提高细检测电路103的测量精度有很大作用。与第二振荡器408相连的计数器415记录了第二振荡器408停振前所产生的周期数N2。因为当输入的时间间隔小于第一振荡器407的一个振荡周期时，第一振荡器407和第二振荡器408停止振荡前经历的周期数相同，用一个计数器415对其中一个振荡器进行计数即可。这里，与输入信号相连的两个D触发器400和401的作用主要有三个：一是对输入信号开始信号start和停止信号stop进行滤波，确保输入信号有较大抖动时第一振荡器407和第二振荡器408仍然可以正常工作；二是在第一振荡器407和第二振荡器408的相位对齐时，即细测结束时第一振荡器407和第二振荡器408能及时的停止工作以降低电路功耗；三是因为引入了D触发器400和401，所以输入的开始信号和停止信号既可以是边沿信号也可以是脉冲信号。计数器415的最终值N2代表了细检测电路103的测量结果。

粗检测电路101和细检测电路103中用到的零建立时间D触发器(SDFF)电路结构如图7a和图7b所示。该触发器共有5个端口，分别是：数据输入端D，清零输入端R，时钟输入端clk_s，以及输出端Q和反相输出端QB。数据输入端D用于输入数据；清零输入端用于输入清零信号；时钟输入端用于输入时钟信号，且由clk_s信号产生了图7a中的clk_m、clk_sb、clk_mb信号；输出端Q和反相输出端QB的输出波形是反相的关系。主从式触发器的建立时间是由主锁存器的传输延迟引起的，因此将主锁存器的时钟clk_m相对于从锁存器的时钟clk_s延迟一定的时间，D触发器的建立时间就可以调为零。在本发明中，设计了一种延迟时间可调的延迟电路，具体是：clk_m相对于clk_s有反相器501和反相器503的延迟，并且在反相器501和503中间加了场效应管栅氧电容505，通过调节场效应管的尺寸来调节栅氧电容505的值，进一步调节clk_m和clk_s之间的延迟，使的延迟电路的总延迟恰好等于触发器在没有引入延迟电路时的建立时间。而反相时钟clk_sb和clk_mb都接反相器501的输出。通过以上措施使得触发器的建立时间在任何情况下都近似为零，即当D触发器的时钟上升沿和数据上升沿同时到达时，D触发器仍然可以正常工作输出高电平。零建立时间D触发器中主锁存器和从锁存器时钟之间的延迟电路设计也是本发明的特色之一。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内。

Claims

1.一种时间数字转换器，其特征在于，设有：

一接口电路，其两个输入端连接粗检测电路输出端，接收并将所述裁决延迟单元的最终状态值生成开始信号的上升沿，并将所述时间余量信号生成停止信号的上升沿，获取开始信号和停止信号的上升沿之间的时间间隔作为粗检测电路的时间余量；

2.如权利要求1所述的时间数字转换器，其特征在于，粗检测电路包括：

3.如权利要求1所述的时间数字转换器，其特征在于，细检测电路包括：

一计数器，用于记录第二振荡器的周期数。

4.如权利要求1所述的时间数字转换器，其特征在于，粗检测电路中的裁决延迟单元是裁决单元或是延迟单元。

5.如权利要求1所述的时间数字转换器，其特征在于，端口三输入为高电平时，粗检测电路的测量量程较大，端口三输入为低电平时，粗检测电路的测量量程较小。

6.如权利要求1所述的时间数字转换器，其特征在于，粗检测电路的时间余量值等于接口电路输出的开始信号和停止信号上升沿之间的时间间隔。

7.如权利要求1所述的时间数字转换器，其特征在于，端口四输入为高电平时，细检测电路的测量精度值较大，端口四输入为低电平时，细检测电路的测量精度值较小。