CN107272395B - 时间数字转换器及其转换方法 - Google Patents

时间数字转换器及其转换方法 Download PDF

Info

Publication number
CN107272395B
CN107272395B CN201710657031.8A CN201710657031A CN107272395B CN 107272395 B CN107272395 B CN 107272395B CN 201710657031 A CN201710657031 A CN 201710657031A CN 107272395 B CN107272395 B CN 107272395B
Authority
CN
China
Prior art keywords
time
input
digital converter
margin
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710657031.8A
Other languages
English (en)
Other versions
CN107272395A (zh
Inventor
赖荣钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201710657031.8A priority Critical patent/CN107272395B/zh
Publication of CN107272395A publication Critical patent/CN107272395A/zh
Application granted granted Critical
Publication of CN107272395B publication Critical patent/CN107272395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种时间数字转换器，包括：时间数字转换单元，用于对第一输入或第二输入进行数字转换，第一输入为时间间隔；时间余量提取单元，用于提取时间数字转换单元中紧接在时间间隔后小于时钟周期而未被转换的时间余量，时间余量为从时间间隔的结束到此后时钟信号的第一次上升；时间放大器，用于对时间余量进行线性放大，时间余量的放大信号作为第二输入反馈输入时间数字转换单元并使其匹配于时钟周期。由于时间余量的开始和结束都是可预测的，因此只需要一个时间余量的存储路径，节省了电路占用面积，放大后的时间余量反馈到时间数字转换单元，因此，只需要一个时间数字转换单元即可实现数字转换，进一步节省电路占用面积，减小芯片面积。

Description

时间数字转换器及其转换方法
技术领域
本发明涉及集成电路设计领域，尤其涉及其中的时间数字转换器及其转换方法。
背景技术
时间数字转换器(Time-to-Digital Converter，TDC)是一种将时间间隔转换为数字量输出的器件，一定程度上类似于模拟数字转换器(Analog-to-Digital Converter，ADC)，只不过ADC转换的是电压或者电流，而TDC转换的是时间间隔。
如图1所示为现有技术中的时间数字转换器的结构图，图2为现有技术中的时间数字转换器的时序图。待测时间间隔为Start1信号和Start2信号之间的时间Tin，时间余量Residue的定义为时钟信号的最后一个上升沿到输入间隔信号的结束。由于Start2信号的时间无法预测，即时间余量的开始无法预测，所以时钟信号CLK每上升一次，都需要对此时的时间标记一次，并以此作为时间余量的开始进行存储，直到Start2信号到来，多工器会选择正确的时间余量输出给FTDC(Fine-TDC，精转换TDC)，因此需要多个时间余量的存储路径(时间余量1、时间余量2、……、时间余量N)，这样就会增加芯片面积，降低转换速度。
发明内容
有鉴于此，本发明提供了一种时间数字转换器及其转换方法，以至少解决以上现有技术中的技术问题。
作为本发明的一个方面，提供一种时间数字转换器，包括：
时间数字转换单元，用于对第一输入或第二输入进行数字转换，所述第一输入为时间间隔；
时间余量提取单元，连接于所述时间数字转换单元，用于提取所述时间数字转换单元中紧接在所述时间间隔后且小于时钟周期而未被转换的时间余量，所述时间余量为从所述时间间隔的结束到此后时钟信号的第一次上升；及
时间放大器，连接于所述时间余量提取单元与所述时间数字转换单元之间，用于对所述时间余量进行线性放大，所述时间余量的放大信号作为第二输入反馈输入所述时间数字转换单元并使其匹配于所述时钟周期。
进一步地，所述时间数字转换器还包括重序输出结果单元，连接于所述时间数字转换单元的输出端，用于计算并输出时间间隔的转换结果，计算公式为：
其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。
进一步地，所述时间数字转换器还包括自动开关单元，所述自动开关单元的输入端包括所述第一输入和所述第二输入，所述自动开关单元的输出端连接于所述时间数字转换单元，用于控制所述时间数字转换单元的输入者为第一输入或第二输入。
进一步地，所述的时间数字转换单元包括计数器，所述时钟信号每上升一次，所述计数器计数一次。
进一步地，当数字转换达到预设精度值时，所述计数器停止计数。
作为本发明的另一个方面，提供一种时间数字转换方法，包括：
步骤S100，利用时间数字转换单元对第一输入或第二输入进行数字转换，所述第一输入为时间间隔；
步骤S200，提取步骤S100中紧接在所述时间间隔后且小于时钟周期而未被转换的时间余量，所述时间余量为从步骤S100中的所述时间间隔的结束到此后所述时钟信号的第一次上升；
步骤S300，将步骤S200中提取的所述时间余量进行线性放大，并将时间余量的放大信号作为第二输入反馈输入所述时间数字转换单元进行数字转换并使其匹配于所述时钟周期。
进一步地，在步骤S300之后，还包括步骤S400，计算并输出所述时间间隔的转换结果，计算公式为：
其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。
进一步地，在步骤S100和步骤S300中的进行数字转换包括利用计数器计数，所述时钟信号每上升一次，所述计数器计数一次。
进一步地，循环步骤S100～S300，直到数字转换结果达到预设精度值。
本发明采用上述技术方案，具有如下优点：
由于时间余量的开始和结束都是可预测的，因此只需要一个时间余量的存储路径，节省了电路占用面积，放大后的时间余量反馈到原始时间数字转换单元，因此，只需要一个时间数字转换单元即可实现数字转换，进一步节省电路占用面积，减小芯片面积。在进行循环过程时，数字转换过程和时间余量产生可以同时进行，可以节省大量的转换时间。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术中时间数字转换器的结构图。
图2为现有技术中时间余量的时序图。
图3为本发明的时间余量的时序图。
图4为本发明的时间余量提取单元的电路图。
图5为本发明的时间数字转换器的结构图。
图6为本发明的时间数字转换器的时序图。
图7为本发明的时间数字转换器的电路图。
图8为本发明的时间数字转换器的开关单元电路图。
图9为本发明的时间数字转换方法的流程图。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
如图5所示为本发明实施例的时间数字转换器的结构图，包括：时间数字转换单元100，其输入为第一输入100A或第二输入100B，用于对第一输入100A或第二输入100B进行数字转换，第一输入100A为时间间隔Tin；时间余量提取单元200，连接时间数字转换单元100，用于提取时间数字转换单元100中紧接在所述时间间隔后且小于时钟周期而未被转换的时间余量；时间放大器300，连接于时间余量提取单元200与时间数字转换单元100之间，用于对时间余量提取单元200中提取的时间余量进行线性放大，以提高转换的精度，时间余量的放大信号(开始信号TAout1和结束信号TAout2之间的时间差)作为第二输入100B反馈输入时间数字转换单元100并使其匹配于时钟周期。
如图3和图4所示，本发明对时间余量Residue进行了重新定义。时间间隔Tin为信号Start1和信号Start2之间的时间差，时间余量Residue为信号Start2触发后到此后时钟信号Coarse_Clk的第一次上升沿。
待测时间间隔Tin作为第一输入100A输入时间数字转换单元100进行数字转换，得到第一转换结果，此过程为第一转换过程；时间余量提取单元200根据信号Start2和时钟信号Coarse_Clk提取时间余量Residue，得到时间余量Residue的开始信号TAin1和结束信号TAin2，时间放大器300对时间余量Residue进行线性放大，放大倍数为N，并将时间余量的放大信号A_Residue(开始信号TAout1和结束信号TAout2之间)作为第二输入100B输入时间数字转换单元100进行数字转换，得到第二转换结果，此过程为第二转换过程；重序输出结果单元400连接数字转换单元100的输出端，用于计算待测时间间隔Tin的数字转换结果Dout并输出，计算公式为：
自动开关单元500的输入包括第一输入100A和第二输入100B，输出连接数字转换单元100，可以根据输入信号来源控制时间数字转换单元100的输入为待测时间间隔Tin(Start1和Start2)或时间余量的放大信号A_Residue，即控制时间数字单元100的输入为第一输入100A或第二输入100B，并分别执行第一转换或第二转换。自动开关单元500自动切换输入信号源，可以节省大量的转换时间。
图7示出了本发明的时间数字转换器的电路图，其中，时间余量提取单元200的电路结构图如图4所示，在前面已经介绍，在此不再赘述。
自动开关单元500，包括第一开关501和第二开关502，如图8所示，TAEN表示第一开关501和第二开关502在高电平使能信号有效。当自动开关单元500使能Start1和Start2有效时，Start1和Start2输入第一计数器601，Coarse_Clk每上升一次，计数器601计数一次，计数结果为Cccnt0。
当第一开关501和第二开关502分别使能TAout1和TAout2有效时，第一开关501和第二开关502分别使能(En)粗转换信号Coarse_Osc(即TAout1)和精转换信号Fine_Osc(即TAout2)输入到时间数字转换单元100。Coarse_Clk每上升一次，计数器602计数一次，计数结果为Cccnt1，此为粗转换过程；Fine_Clk每上升一次，计数器603计数一次，计数结果为Cfcnt，此为精转换过程。
重序输出结果单元400计算并输出Tin的数字转换结果Dout，计算公式为：Cccnt0·τC–(Cccnt1·τC+Cfcnt·τF)/N，其中，τC为Coarse_Clk的时钟周期，τF为Fine_Clk的时钟周期，N为时间放大器300的放大倍数。
需要说明的是，待测时间间隔的数字转换过程可能需要循环进行，直到时间余量满足预设精度值，计数器停止计数。当时钟信号发生抖动产生往前漂移时，Start2的信号来不及停止计数器的计数，会多一次计数，但是时间余量的结束是时钟信号的上升，因此时间余量也会多一个时钟周期，因此二者相抵可以自动校正时间余量受时钟抖动的影响。在进行循环过程时，数字转换过程和时间余量产生可以同时进行，可以节省大量的转换时间。
由于时间余量的开始和结束都是可预测的，因此只需要一个时间余量的存储路径，节省了电路占用面积，时间余量的放大信号反馈到原始时间数字转换单元，因此，只需要一个时间数字转换单元即可实现数字转换，进一步节省电路占用面积，减小芯片面积。
本发明的数字转换与时间余量的产生同时进行，可以节省大量的转换时间。
本发明的时间数字转换器可以应用于DDR3或DDR4中来计算外部时钟CLK与DDR3或DDR4的DQS信号之间的相位差，可提高CLK与DQS的同步速度。
作为本实施例的另一个方面，本实施例还提供一种时间数字转换方法，本方法的实施并不局限于一种硬件/软件架构，以下仅是基于上述时间数字转换器的一种实施例，本发明的保护范围并不局限于此。
下面结合图9介绍应用上述时间数字转换器的时间数字转换方法，包括：
步骤S100，利用时间数字转换单元对第一输入或第二输入进行数字转换，其中，第一输入为时间间隔；
步骤S200，提取步骤S100中紧接在所述时间间隔后且小于时钟周期而未被转换的时间余量，时间余量为从步骤S100中的时间间隔的结束到此后时钟信号的第一次上升；
步骤S300，将步骤S200中提取的时间余量进行线性放大，并将时间余量的放大信号作为第二输入反馈输入时间数字转换单元进行数字转换并使其匹配于时钟周期。
在步骤S300之后，还包括步骤S400，计算并输出所述时间间隔的转换结果，计算公式为：
其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。
循环步骤S100～S300，直到数字转换结果达到预设精度值。在进行循环过程时，数字转换过程和时间余量产生可以同时进行，可以节省大量的转换时间。
在步骤S100和步骤S300中的进行数字转换包括利用计数器计数，时钟信号每上升一次，计数器计数一次。
本发明的时间数字转换方法是基于上述时间数字转换器进行，其有益效果不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种时间数字转换器，其特征在于，包括：
时间数字转换单元，用于对第一输入或第二输入进行数字转换，所述第一输入为时间间隔；
时间余量提取单元，连接于所述时间数字转换单元，用于提取紧接在所述时间间隔后且小于时钟信号的时钟周期而未被转换的时间余量，所述时间余量为从所述时间间隔的结束到此后所述时钟信号的第一次上升，其中，所述时钟信号产生于时钟振荡器；及
时间放大器，连接于所述时间余量提取单元与所述时间数字转换单元之间，用于对所述时间余量进行线性放大，所述时间余量的放大信号作为所述第二输入反馈输入所述时间数字转换单元并使其匹配于所述时钟周期。
2.根据权利要求1所述的时间数字转换器，其特征在于，所述时间数字转换器还包括重序输出结果单元，连接于所述时间数字转换单元的输出端，用于计算并输出时间间隔的转换结果，计算公式为：
其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。
3.根据权利要求2所述的时间数字转换器，其特征在于，所述时间数字转换器还包括自动开关单元，所述自动开关单元的输入端包括所述第一输入和所述第二输入，所述自动开关单元的输出端连接于所述时间数字转换单元，用于控制所述时间数字转换单元的输入端为所述第一输入或所述第二输入。
4.根据权利要求1所述的时间数字转换器，其特征在于，所述时间数字转换单元包括计数器，所述时钟信号每上升一次，所述计数器计数一次。
5.根据权利要求4所述的时间数字转换器，其特征在于，当数字转换达到预设精度值时，所述计数器停止计数。
6.一种基于时间数字转换器的时间数字转换方法，其特征在于，包括：
步骤S100，利用时间数字转换单元对第一输入或第二输入进行数字转换，所述第一输入为时间间隔；
步骤S200，提取步骤S100中紧接在所述时间间隔后且小于时钟信号的时钟周期而未被转换的时间余量，所述时间余量为从步骤S100中的所述时间间隔的结束到此后所述时钟信号的第一次上升，其中，所述时钟信号产生于时钟振荡器；
步骤S300，将步骤S200中提取的所述时间余量进行线性放大，并将所述时间余量的放大信号作为第二输入反馈输入所述时间数字转换单元进行数字转换并使其匹配于所述时钟周期。
7.根据权利要求6所述的时间数字转换方法，其特征在于，在步骤S300之后，还包括步骤S400，计算并输出所述时间间隔的转换结果，计算公式为：
其中，所述第一转换结果为所述时间数字转换单元对所述第一输入进行数字转换所得到的转换结果；所述第二转换结果为所述时间数字转换单元对所述第二输入进行数字转换所得到的转换结果；N为所述时间余量的放大倍数。
8.根据权利要求6所述的时间数字转换方法，其特征在于，在步骤S100和步骤S300中的进行数字转换包括利用计数器计数，所述时钟信号每上升一次，所述计数器计数一次。
9.根据权利要求6所述的时间数字转换方法，其特征在于，循环步骤S100～S300，直到数字转换结果达到预设精度值。
CN201710657031.8A 2017-08-03 2017-08-03 时间数字转换器及其转换方法 Active CN107272395B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710657031.8A CN107272395B (zh) 2017-08-03 2017-08-03 时间数字转换器及其转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710657031.8A CN107272395B (zh) 2017-08-03 2017-08-03 时间数字转换器及其转换方法

Publications (2)

Publication Number Publication Date
CN107272395A CN107272395A (zh) 2017-10-20
CN107272395B true CN107272395B (zh) 2018-06-19

Family

ID=60075469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710657031.8A Active CN107272395B (zh) 2017-08-03 2017-08-03 时间数字转换器及其转换方法

Country Status (1)

Country Link
CN (1) CN107272395B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634732B (zh) * 2017-11-06 2023-10-20 长鑫存储技术有限公司 一种时间放大器以及半导体存储器
CN107659308B (zh) * 2017-11-10 2023-10-20 长鑫存储技术有限公司 数字控制振荡器及时间数字转换器
CN111025884B (zh) * 2019-12-08 2021-10-26 复旦大学 两步式高速动态时间数字转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103067016A (zh) * 2012-11-29 2013-04-24 中国科学院声学研究所 一种流水线时数转换器及其方法
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN103532559A (zh) * 2013-10-22 2014-01-22 天津大学 循环时间数字转换器
CN106168753A (zh) * 2016-06-28 2016-11-30 中国科学院微电子研究所 时间数字转换器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300828B1 (ko) * 2010-12-23 2013-08-29 건국대학교 산학협력단 Ｓａｒ 기법을 이용한 타임-투-디지털 컨버터 및 그 방법
KR101797625B1 (ko) * 2012-02-16 2017-11-15 한국전자통신연구원 저전력 고해상도 타임투디지털 컨버터
CN206960878U (zh) * 2017-08-03 2018-02-02 睿力集成电路有限公司 时间数字转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516367A (zh) * 2012-06-20 2014-01-15 中国科学院电子学研究所 一种时间数字转换器
CN103067016A (zh) * 2012-11-29 2013-04-24 中国科学院声学研究所 一种流水线时数转换器及其方法
CN103532559A (zh) * 2013-10-22 2014-01-22 天津大学 循环时间数字转换器
CN106168753A (zh) * 2016-06-28 2016-11-30 中国科学院微电子研究所 时间数字转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于剩余误差时间放大的混合式时间数字转换电路设计;张文龙;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170315(第3期);I135-1184 *

Also Published As

Publication number Publication date
CN107272395A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN107272395B (zh) 时间数字转换器及其转换方法
US9300317B2 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
US7932847B1 (en) Hybrid coarse-fine time-to-digital converter
JP6004685B2 (ja) 固体撮像装置及びその駆動方法
US20180026648A1 (en) Time-Based Delay Line Analog Comparator
CN102545902B (zh) 一种多步单斜模拟数字信号转换装置
CN105183059B (zh) 一种消除数字低压差稳压器中的振铃现象的电路
CN109861691A (zh) 基于延迟锁相环的两步式混合结构sar tdc的模数转换器电路
US7068206B2 (en) Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwidth
CN103036538A (zh) 校准比较器失调电压的电路及其方法
US20140354461A1 (en) Semiconductor device and semiconductor device operating method
CN103297039B (zh) 数字锁相回路装置及其方法
CN104092462A (zh) 具有数字后台校准功能的电荷耦合流水线模数转换器
CN206960878U (zh) 时间数字转换器
CN101093987A (zh) 低电压检测电路
US9143151B2 (en) Pulse generator and analog-digital converter including the same
JP2017022449A (ja) アナログ／ディジタル変換器、放射線検出器および無線受信機
US10644713B1 (en) Process, voltage and temperature optimized asynchronous SAR ADC
CN102226823A (zh) 一种接地电容的rc常数测量方法
CN103780074A (zh) 信号峰值检测器及方法及pfc转换器的控制ic及控制方法
CN104852739A (zh) 一种用于数字电源的精度可重构延迟线模数转换器电路
CN109905128B (zh) 一种自适应的高速sar-adc转换时间完全利用电路及方法
CN106506005B (zh) 消除流水线模数转换器传输曲线断点的后台校准电路及方法
CN103546153A (zh) 时间常数的校正电路及校正方法
CN106788428A (zh) 用于流水线模数转换器的调节电路及流水线模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181008

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd

TR01 Transfer of patent right