CN103546153A - 时间常数的校正电路及校正方法 - Google Patents

Abstract

本发明公开了一种时间常数的校正电路及校正方法，用以校正调制器的第一电路的时间常数，调制器用于将模拟信号转换成数字序列，其中，该校正电路包括：第二电路，与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较电路，用于比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；逼近电路，用于依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。通过本发明，逐次逼近自动校正，克服了手工调谐电路的缺陷，并避免了相关技术中自动调谐功能实现复杂的问题。

Description

时间常数的校正电路及校正方法

技术领域

本发明涉及通信领域，具体而言，涉及一种时间常数的校正电路及校正方法。

背景技术

sigma-delta模数转换器是指用最为广泛的过采样模数转换器（Analog-Digital Converter，简称为ADC）。模拟部分主要由采样电路、积分器、ADC和DAC几大部分构成。根据积分器结构的不同，又分为离散时间sigma-delta模数转换器（简称DTSDADC）和连续时间sigma-delta模数转换器（简称CTSD ADC）。DTSD ADC主要应用于音频系统等低速、高精度领域中，且应用已经相当成熟。相比DTSD ADC，CTSD ADC具有抗混叠、高速、低功耗等优点，使得CTSD ADC成为了近些年的研究热点。但是CTSD ADC也有缺陷，例如，对时钟抖动较为敏感，非零环路延时对稳定性有较大的影响，积分器的时间常数随着工艺温度也有较大的偏差。对于CTSD ADC的应用才刚刚起步，目前只有美国国家半导体公司发布的一款产品，ADC12EU050。CTSD ADC在指标的定位上，与其他种类的ADC相比，主要定位在中等分辨率，中等速度，低功耗的产品上。

CTSD ADC是采用RC结构的积分器，如图1所示，为一个连续时间积分器，如果运放的增益非常大，它的输出电压可以表示为：

$\mathrm{Vout}=-\frac{1}{{\mathrm{RC}}_F}\∫\mathrm{Vindt}$

由上式可以看出，积分器的积分常数由R和C的乘积决定。然而，在CMOS工艺中，R和C的工艺偏差都比较大，通常情况下，存在10%-20%的工艺偏差。较大的偏差将改变连续时间积分器所构成环路滤波器的系统传输函数，从而导致系统性能下降甚至系统不稳定。

综上所述，有必要设计一种RC时间常数调谐电路来纠正加工过程中出现的工艺偏差。目前对于CTSD ADC的研究还在试验阶段，因此，无论是国内还是国外，大都还采用如图2所示的RC调节电路，即在芯片测试的时候，通过对芯片外部的一系列管脚输入高低电平，来控制内部的开关（S1-S5），改变总的电容值，最终达到调节RC时间常数的目的。很显然，这种调谐方式需要引出许多pin，随着调谐精度的提高，引出的pin也越多，而且这种方式需要依靠测试的人去手动调节，输入电平也会随着工艺和环境的变化而改变，不利于产品化。

为了克服以上调谐电路的缺陷，相关技术中提出采用校正电路，配合相应的算法实现自动调谐的功能。例如，瑞昱半导体股份有限公司的发明专利（公开号CN1956341）提出的以下方案：第一调制器将连续时间输入讯号转换成离散时间输出序列。校正电路包括第二调制器，校正电路估测积分器时间常数的误差比率，并据以调整第一调制器的积分器的时间常数。第二调制器与第一调制器所使用的积分器的电路设计实质上相似。第二调制器的积分器的时间常数的误差比率，与第一调制器的积分器的时间常数的相对应误差比率藉由将一校正序列输入至第二调制器，并检测误差序列与第二调制器的输出序列间的相关性来进行估测。

采用不同的算法和相应得校正电路能够达到自动校正的目的，但是这种方式的算法较为复杂，不易于理解和应用。因此，有必要设计一种原理较为简单，易于理解和使用的RC自动校准装置。

发明内容

针对相关技术中对积分器的RC时间常数的自动调谐功能实现复杂的问题，本发明提供了一种时间常数的校正电路及校正方法，以至少解决上述问题。

根据本发明的一个方面，提供了一种时间常数的校正电路，用以校正调制器的第一电路的时间常数，所述调制器用于将模拟信号转换成数字序列，该校正电路包括：第二电路，与所述第一电路具有实质上相同的结构，用于产生所述第一电路输出信号的参考信号；比较电路，用于比较所述参考信号和所述第一电路的输出信号，产生所述输出信号与所述参考信号的比较信号；逼近电路，用于依据所述比较信号产生校正信号，将所述校正信号输入所述第一电路，以校正所述第一电路的时间常数。

优选地，还包括：第一采样保持电路，藕接于所述第二电路的输出端与所述比较电路之间，用于将所述参考信号转换成参考序列；第二采样保持电路，藕接于所述第一电路的输出端与所述比较电路之间，用于将所述输出信号转换成输出序列。

优选地，所述第一采样保持电路与所述第二采样保持电路为S/H采样电路。

优选地，所述第一电路为RC结构的积分器，所述第二电路为RC结构的积分器。

优选地，所述逼近电路依据其产生的校正信号调整所述第一电路的电容C和/或所述第一电路的电阻R的大小，以校正所述RC结构的积分器的时间常数。

优选地，所述逼近电路为逐次逼近寄存器SAR。

优选地，所述比较电路为电压比较器。

根据本发明的另一方面，提供了一种时间常数的校正方法，用以校正调制器的第一电路的时间常数，所述调制器用于将模拟信号转换成数字序列，该方法包括：输入一输入信号至第一电路和第二电路，其中，所述第二电路与所述第一电路具有实质上相同的结构，用于产生所述第一电路输出信号的参考信号；比较所述参考信号和所述第一电路的输出信号，产生所述输出信号与所述参考信号的比较信号；通过逼近电路依据所述比较信号产生校正信号，将所述校正信号输入所述第一电路，以校正所述第一电路的时间常数。

优选地，比较所述参考信号和所述第一电路的输出信号之前，还包括：将所述参考信号通过第一采样保持电路转换为参考序列；以及，将所述第一电路的输出信号通过第二采样保持电路转换成输出序列。

通过本发明，提供了一种实现简单的时间常数的校正电路，用以校正调制器的第一电路的时间常数，该调制器用于将模拟信号转换成数字序列，该校正电路包括：第二电路，与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较电路，用于比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；逼近电路，用于依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。通过逐次逼近自动校正，克服了手工调谐电路的缺陷，并避免了相关技术中自动调谐功能实现复杂的问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的连续时间积分器器的结构框图；

图2是根据相关技术的RC调谐电路的结构框图；

图3是根据本发明实施例的时间常数的校正电路的结构框图；

图4是根据本发明实施例优选的时间常数的校正电路的结构框图；

图5是根据本发明实施例优选地采样保持电路的结构框图；

图6是根据本发明实施例的RC自动协调电路的原理图；

图7是根据本发明优选实施例的时间常数的校正电路的结构框图；

图8是根据本发明实施例优选地逐次逼近电路的结构框图；

图9是根据本发明实施例的时间常数的校正电路的时序关系图；

图10是根据本发明实施例的时间常数的校正方法的流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

根据本发明实施例，提供了一种时间常数的校正电路，用以校正调制器的第一电路的时间常数，调制器用于将模拟信号转换成数字序列，以克服手工调谐电路的缺陷，并避免相关技术中自动调谐功能实现复杂的问题。

图3是根据本发明实施例的时间常数的校正电路的结构框图，如图3所示，该校正电路包括：第二电路10、比较电路20和逼近电路30。其中，第二电路10，与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较电路20，用于比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；逼近电路30，藕接于比较电路20，用于依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。

通过本发明实施例，提供了一种实现简单的时间常数的校正电路，用以校正调制器的第一电路的时间常数，该调制器用于将模拟信号转换成数字序列，该校正电路包括：第二电路，与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较电路，用于比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；逼近电路，用于依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。克服了手工调谐第一电路的不便，并且实现简单。

在实际应用中，逼近电路30可以用于依据比较信号产生校正信号，利用二进制搜索算法，通过逐次逼近比较，产生合适的输出码，来控制的第一电路，修正第一电路的时间常数，使得第一电路的时间常数逼近第二电路的时间常数，实现校正的功能。

图4是根据本发明实施例优选的时间常数的校正电路的结构框图，在如图4所示的校正电路中，上述校正电路还包括：第一采样保持电路40，藕接于第二电路10的输出端与比较电路20之间，用于将参考信号转换成参考序列；第二采样保持电路50，藕接于第一电路10的输出端与比较电路20之间，用于将输出信号转换成输出序列。

第一采样保持电路40与第二采样保持电路50，可以采用相同的结构，也可以采用不同的结构。在本发明实施例的一个优选实施方式中，可以采用S/H采样电路实现第一采样电路40和第二采样电路50。图5是根据本发明实施例优选地采样保持电路的结构框图，由于对于采样电压的精度要求并不高，采样保持电路S/H可以采用如图5所示的CMOS开关实现，在如图5所示的采用保持电路中，需要清零信号在每次采样前将采样电容Cs上的电荷消除。其中，Sh和Shn是两相不交叠信号，用来控制采样保持电路的开关，clr是在每次采样以前用来对电容的清零信号。

第一电路可以是OTA-C积分器，也可以是RC结构的积分器。在本发明实施例中，以第一电路为RC结构的积分器为例，对本发明实施例的校正电路进行说明。在本发明实施例的一个优选实施方式中，第二电路10采用与第一电路相同的结构，即RC结构的积分器。

图6是根据本发明实施例的RC自动协调电路的原理图，如图6所示，R和C分别为芯片外部准确的电阻和电容，Ra和Ca分别为芯片内部的电阻和电容，其中，Ca是可调的，调节范围可以根据所选择的工艺来确定。逼近电路30可以依据其产生的校正信号调整第一电路的电容Ca和/或第一电路的电阻Ra的大小，以校正RC结构的积分器的时间常数。优选地，逼近电路30可以为逐次逼近寄存器SAR，比较电路20可以为电压比较器。

下面以逼近电路依据其产生的校正信号调整第一电路的电容Ca的大小为例，对本发明实施例的RC自动协调电路进行说明。

图7是根据本发明优选实施例的时间常数的校正电路的结构框图，通过如图7所示的校正电路，克服了手工调谐电路的缺陷，并且没有引入过于复杂的算法，实现了对积分器的RC时间常数的自动调谐功能。下面结合图7对本发明优选实施例的校正电路进行具体描述。

在如图7所示的校正电路中，首先利用一输入脉冲VIN同时经过RC和RaCa，受RC时间常数的影响，RC和RaCa的输出会有一定的延时，并且输出波形由于RC时间常数的不同会表现出不同的变化。在时刻ta经采样保持电路，则采集到两个不同的电压V1_s和Va_s。优选地，每个周期的采样时刻t尽可能在RC和RaCa的差值最大的时刻，但不能超过两者的最大延迟时间。将V1_s和Va_s输入至比较器（比较电路20）中进行比较，根据比较的结果Vcomp来控制逼近电路30（逐次逼近算法）的输出，再将输出反馈到芯片内部的可调电容Ca上，对可调电容Ca进行调节。经过几个周期过程的反复调节，将RaCa逐渐逼近RC，从而达到自动调谐的目的。

本发明实施例的逼近电路30，可以采用目前已有的逐次逼近原理,，逐次逼近远离通常应用于逐次逼近型模数转换器中。图8是根据本发明实施例优选地逐次逼近电路的结构框图，下面结合图8对本发明实施例的逐次逼近电路和其各个模块之间的时序关系进行描述。

在如图8所示的逐次逼近电路中，SAR可以包括一个五位的移位寄存器、与门、带复位的RS触发器，以及模拟开关。Vcomp为图7中比较器的输出，即V1_s和Va_s的比较结果。图8是以5位的SAR为例来说明工作过程的，在实际应用中，可以随着RaCa与RC差值的减小，来增加SAR的位数。

与门GATE的功能：当比较器输出0时，GATE输出为0，只有当输出变为1时，GATE输出一个在时钟上升沿开始的窄脉冲。

SAR的启动信号是Start pulse，SR1-SR5初始状态为0。当Start pulse变为高电平时，由于Start pulse接到FF1的置位端，接到FF2，FF3，FF4，FF5的复位端，触发器FF1置1（S=1，R=0），FF2-FF5置0；此时，输出总电容为C0/2。C0的值可以根据所用的工艺和外部电容C值来共同确定（可设为C0/2＝C），其中，这时Start pulse变为低电平。优选地，Start脉冲可以在时钟周期的上升沿之后发出，并持续到下一个时钟周期的上升沿之后的一小段时间，从而在时钟的上升沿，使Start脉冲（高电平）可以移进移位寄存器，但又不能让Start脉冲的持续时间太长。如果Start脉冲的持续时间太长，触发器的状态不会发生变化。

如果外部电容值C大于等于Ca，比较器输出低电平，在时钟的上升沿后的一段窄脉冲时问内，与门GATE采样到比较器的输出.GATE输出低电平，此时在时钟的上升沿，高电平移进移位寄存器，使得SR1为1，这样G1--G5输出都为零，FF1、FF3、FF4，FF5状态保持不变（S=0，R=0），FF2置1（S=1，R=0），产生新的比较电压Ca=3/4 C0。反之，G1输出1，FF1置0（S=O，R=I），FF3、FF4，FF5状态保持不变（S=0，R=1），FF2置1（S=1，R=0），产生新的比较电压Ca=1/4 C0.以后每一位以此类推。RaCa跟外部精准的RC逐次逼近。上述过程的时序关系如图9所示。

根据本发明实施例，还提供了一种时间常数的校正方法，用以通过本发明实施例提供的校正电路校正时间常数。、

图10是根据本发明实施例的时间常数的校正方法的流程图，如图10所示，该方法主要包括步骤S1002至步骤S1006。

步骤S1002，输入一输入信号至第一电路和第二电路，其中，第二电路与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号。

步骤S1004，比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号。

步骤S1006，通过逼近电路依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。

通过本发明实施例，输入一输入信号至第一电路和第二电路，其中，第二电路与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；通过逼近电路依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。克服了手工调谐第一电路的不便，并且实现简单。

在本发明实施例的一个优选实施方式中，比较参考信号和第一电路的输出信号之前，还可以将参考信号通过第一采样保持电路转换为参考序列；以及，将第一电路的输出信号通过第二采样保持电路转换成输出序列。

在本发明的另一个优选实施方式中，可以依据逼近电路产生的校正信号调整第一电路的电容Ca和/或第一电路的电阻Ra的大小，以校正RC结构的积分器的时间常数。

从以上的描述中，可以看出，本发明实现了如下技术效果：提供了一种实现简单的时间常数的校正电路，用以校正调制器的第一电路的时间常数，该调制器用于将模拟信号转换成数字序列，该校正电路包括：第二电路，与第一电路具有实质上相同的结构，用于产生第一电路输出信号的参考信号；比较电路，用于比较参考信号和第一电路的输出信号，产生输出信号与参考信号的比较信号；逼近电路，用于依据比较信号产生校正信号，将校正信号输入第一电路，以校正第一电路的时间常数。克服了手工调谐电路的缺陷，并且没有引入过于复杂的算法，实现了对积分器的RC时间常数的自动调谐功能。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种时间常数的校正电路，用以校正调制器的第一电路的时间常数，所述调制器用于将模拟信号转换成数字序列，其特征在于，该校正电路包括：

第二电路，与所述第一电路具有实质上相同的结构，用于产生所述第一电路输出信号的参考信号；

比较电路，用于比较所述参考信号和所述第一电路的输出信号，产生所述输出信号与所述参考信号的比较信号；

逼近电路，用于依据所述比较信号产生校正信号，将所述校正信号输入所述第一电路，以校正所述第一电路的时间常数。

2.根据权利要求1所述的校正电路，其特征在于，还包括：

第一采样保持电路，藕接于所述第二电路的输出端与所述比较电路之间，用于将所述参考信号转换成参考序列；

第二采样保持电路，藕接于所述第一电路的输出端与所述比较电路之间，用于将所述输出信号转换成输出序列。

3.根据权利要求2所述的校正电路，其特征在于，所述第一采样保持电路与所述第二采样保持电路为S/H采样电路。

4.根据权利要求1所述的校正电路，其特征在于，所述第一电路为RC结构的积分器，所述第二电路为RC结构的积分器。

5.根据权利要求4所述的校正电路，其特征在于，所述逼近电路依据其产生的校正信号调整所述第一电路的电容C和/或所述第一电路的电阻R的大小，以校正所述RC结构的积分器的时间常数。

6.根据权利要求1所述的校正电路，其特征在于，所述逼近电路为逐次逼近寄存器SAR。

7.根据权利要求1所述的校正电路，其特征在于，所述比较电路为电压比较器。

8.一种时间常数的校正方法，用以校正调制器的第一电路的时间常数，所述调制器用于将模拟信号转换成数字序列，其特征在于，该方法包括：

输入一输入信号至第一电路和第二电路，其中，所述第二电路与所述第一电路具有实质上相同的结构，用于产生所述第一电路输出信号的参考信号；

比较所述参考信号和所述第一电路的输出信号，产生所述输出信号与所述参考信号的比较信号；

通过逼近电路依据所述比较信号产生校正信号，将所述校正信号输入所述第一电路，以校正所述第一电路的时间常数。

9.根据权利要求8所述的方法，其特征在于，比较所述参考信号和所述第一电路的输出信号之前，还包括：

将所述参考信号通过第一采样保持电路转换为参考序列；以及

将所述第一电路的输出信号通过第二采样保持电路转换成输出序列。

Images