CN106330185A - 一种基于极值函数的采样时间失配校正方法 - Google Patents
一种基于极值函数的采样时间失配校正方法 Download PDFInfo
- Publication number
- CN106330185A CN106330185A CN201610723210.2A CN201610723210A CN106330185A CN 106330185 A CN106330185 A CN 106330185A CN 201610723210 A CN201610723210 A CN 201610723210A CN 106330185 A CN106330185 A CN 106330185A
- Authority
- CN
- China
- Prior art keywords
- time
- subchannel
- rsqb
- lsqb
- regulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明针对时间交织模数转换器中通道间的采样时间失配问题,提供一种基于极值函数的采样时间失配校正方法。首先,引入一个参考通道,参考通道的采样时钟依次与时间交织的子通道对齐;然后,参考通道和子通道正常进行量化过程,筛选出参考通道的采样时钟与子通道时钟对齐时刻的输出作为校正所需的数据;然后,将筛选出来的数据对应相减,求绝对值,并累加求和,得到一个关于采样时间失配的极值函数,且该函数的极小值点为无采样时间失配的状态;然后,按照极值函数的函数值的变化,调节对应子通道的时钟延时,使极小值函数向极小值点方向收敛;最后进过数次迭代的过程,极值函数收敛于极小值点,采样时间失配得到校正。
Description
技术领域
本发明涉及微电子技术中时间交织模数转换器(ADC)的采样时间失配的校正方法。
背景技术
随着对ADC性能要求的提高,解决速度与功耗之间的折衷问题变得越来越重要,而时间交织的方式,则是这一问题有效的解决方案。一个N通道时间交织模数转换器的基本结构,如图1所示,通过将N个工作频率为fs/N的子模数转换器并联起来,整个模数转换系统的工作频率增大为fs。时间交织方式能够最大地利用单通道的性能,同时提高整体的转换速率,且能很好的兼顾功耗,但其性能也受到通道之间失配的影响,如采样时间失配。采样时间失配来源于TIADC的各通道ADC采样时间相位间隔并不是严格的相等,所以交织后的数据中除了感兴趣的信号之外,还有镜像信号,镜像信号的能量与输入信号的频率以及采样时间相对失配量有关。
采样时间失配的校正通常会引入一个参考通道,参考通道的作用是为校正提供参考值,工作频率为Nfs/(N+1),其时序如图2所示。由于参考通道和时间交织子通道采样周期的相关性,参考通道的采样时钟能在对应时刻,依次与时间交织子通道的采样时钟对齐。在无采样时间失配的情况下,参考通道在与时间交织子通道对应时刻下的输出相同。传统的校正技术利用参考通道和时间交织子通道的对应时刻输出的差异进行一系列复杂的操作,才能得到失配误差的准确值进行校正。而复杂的操作会引入乘法器,硬件开销大,同时校正的频率范围也有限。
发明内容
本发明提供了一种基于极值函数的采样时间失配的校正方法,以消除时间交织模数转换器的采样时间失配,以保证转换器的性能。
本发明技术方案为一种基于极值函数的采样时间失配校正方法,该方法包括:
步骤1、根据参考通道和时间交织子模数转换器对应的输出,得到误差估计值,构造极值函数;
步骤2、根据极值函数的值变化,更新延时控制器的数字码值,调节相应通道的采样时钟,使得极值函数向极小值方向收敛,实现时间失配的校正;
然后对步骤1、2进行迭代,直至每个子通道的极值函数都收敛于极小值,且各子通道的调节时钟延时将会等于各子通道的采样时间失配,实现采样时间失配的校正。
具体的,所述步骤1的具体方法为:
步骤1.1、时间交织模数转换器对输入信号进行正常转换,得到延时控制器的数字码值输出;该输出经过选择器分为两类,一类为非校正所需输出;另一类为校正所需输出,该校正所需输出由N个时间交织的子通道输出和N个参考通道输出组成,其中1个时间交织的子通道输出对应1个参考通道输出,分别计为Dsub和Dref:
其中,dsubi[k]表示第i个子通道在第k次的输出,drefi[k]表示参考通道与第i个子通道在第k次对应时的输出;
步骤1.2、将N个时间交织的子通道和参考通道对应的输出作差,差值计为E[k]:
其中ei[k]=dsubi-drefi,表示第i个子通道和参考通道在第k次对应时输出的差值;
步骤1.3、将差值E取绝对值,得到误差估计值,再累加求和,得到极值函数,计为B:
其中,表示第i个子通道和参考通道对应时产生的输出的差值的绝对值,累计P次之后的结果,该结果是时间失配的函数f(Δt),且函数f(Δt)的极小值点为无采样时间失配的状态;j为(k-1)除以P的余数加1,P为单通道采样点数。
具体的,所述步骤2包括:
步骤2.1、设置时钟调节方向,计为S:
S=(s1,...,si,...,sN) (6)
其中si,表示第i个子通道时钟调节方向,始终为1或者-1;si=1表示调节时钟延时增加,si=-1表示调节时钟延时减少;初始状态下,si=1;
步骤2.2、按照时钟调节设置的方向,调节N个时间交织的子通道的时钟延时,计为Ttrim
Ttrim=(ttrim1,...,ttrimi,...,ttrimN) (7)
其中ttrimi=si·μi,表示第i个子通道的时钟按照时钟设置的方向调节延时;μi为第i个子通道的时钟延时调节步长,始终大于或等于0;初始状态下,μi=tmin,tmin为一个时间单位的调节步长;调节延时之后,得到新的极值函数值,计为B*:
其中表示第i个子通道的时钟在调节延时之后的极值函数值;
步骤2.3、比较和的大小,产生新的调节步长和调节方向
步骤2.4、根据新产生的调节步长和调节方向更新子通道的时钟延时,计为
其中
具体的,本发明提供的校正方法中构造的极值函数,其极小值点就是无采样时间失配的状态;本发明提供的校正方法中向极小值方向收敛的方式,能够实时更新收敛方向,保证始终向极小值方向收敛;由于子通道的校正都是独立进行的,所以本发明提供的校正方法不受子通道数量的限制。
本发明的有益效果是,能够有效的消除时间交织转换器中通道间的采样时间失配,校正效果不受失调失配的影响;校正方法算法简单,易于实现,且仅使用了加法、比较器和一位的乘法器,硬件开销小;校正方法不受子通道数量的限制,通道数扩展性强。
附图说明
图1为传统N通道时间交织模数转换器的结构图。
图2为引入参考通道的采样时间校正的时序图。
图3为本发明提供的采样时间失配的校正方法的流程示意图。
图4为本发明构造的极值函数与采样时间失配的校正环路。
图5为本发明构造的极值函数与采样时间失配的关系图。
图6为本发明提出的极值函数向极小值方向收敛的示意图。
图7为各通道采样失配时间的收敛仿真图。
图8为校正前的频谱图。
图9为校正后的频谱图。
具体实施方式
以下结合附图及实施例的具体实施方式,对本发明的上述内容再作进一步的详细说明。但不应将此理解为本发明上述主题的范围仅限于以下的实例。在不脱离本发明上述技术思想情况下,根据本领域普通技术知识和惯用手段做出的各种替换或变更,均应包括在本发明的范围内。
本发明针对时间交织模数转换器中通道间的采样时间失配问题,提供了一种有效的校正方法,如图3。首先,引入一个参考通道,参考通道的采样时钟依次与时间交织的子通道对齐;然后,参考通道和子通道正常进行量化过程,筛选出参考通道的采样时钟与子通道时钟对齐时刻的输出作为校正所需的数据;然后,将筛选出来的数据对应相减,求绝对值,并累加求和,得到一个关于采样时间失配的极值函数,且该函数的极小值点为无采样时间失配的状态;然后,按照极值函数的函数值的变化,调节对应子通道的时钟延时,使极小值函数向极小值点方向收敛;最后进过数次迭代的过程,极值函数收敛于极小值点,采样时间失配得到校正。
实施例:
为了更好的阐述和理解本发明的思想,以四通道时间交织模数转换器为例,校正环路如图4所示。设输入信号的频率为fin的余弦波信号,四个子通道的采样时间失配分别为(Δt1,Δt2,Δt3,Δt4),子通道的采样周期为ts,第i个子通道与参考通道对应采样时刻的输出分别为:
将第i个子通道与参考通道对应采样时刻的输出作差,得到
ei=yi-yref (13)
将上述差值取绝对值可得:
由于πfinΔti<<1,所以上式可以近似为:
|ei|≈2πfin|sin(2πfint+πfinΔti)|·|Δti| (15)
将差值累加求和之后,可得到极值函数:
对于稳定的输入信号,∑2πfin|sin(2πfint+πfinΔti)|趋于常数,所以,上式可以近似为:
由上式可以看出,bi是关于采样时间失配Δti的函数,且当Δti=0时,函数取得极小值,如图5所示。
根据预设的调节方向si=1和步长μi=tmin可得,第i个子通道的时钟调节延时ttrimi为:
ttrimi=si·ui=tmin (18)
所以第i个子通道的残留采样时间失配Δtresi为:
Δtresi=Δti-ttrimi=Δti-tmin (19)
则再次将第i个子通道和参考通道对应的输出作差、取绝对值、累加求和之后,得到新的极值函数的值
比较和的大小,按照公式9和公式10,产生新的调节步长和调节方向如图6所示,得到新的时钟调节延时
经过有限次迭代之后,最终的残留采样时间失配为:
即最终的残留误差时间失配收敛于一个时间单位的调节步长以内,若一个时间单位的调节步长无限小,则最终的残留采样时间失配会收敛于0,极值函数则会收敛于极小值,此状态就是无采样时间失配的状态。
为了验证该数字校正算法,利用Matlab软件搭建了行为级模型。利用高斯分布(μ=0,σ=0.01ts),输入信号的频率为fin=0.48fs,设置四通道采样时间失配依次为6.12ps,-1.67ps,-3.43ps和-0.60ps。
如图7所示,为四个通道采样失配时间的收敛过程。在初始时刻,各通道具有最大的失配量,随着校正的进行,失配逐渐减小,最终趋于零。
如图8及图9所示,分别为校正前后的时间交织模数转换器的频谱图。如图8所示,校正之前,由于采样时间失配的影响,在第一奈奎斯特区的0.02fs、0.23fs和0.27fs的频率处会出现杂散;校正后上述频点处的杂散被完全抑制,如图9所示。综上所述,本发明能有效校正采样失配误差,改善系统系统性能。
以上实例仅为本发明的优选例子,本发明的使用并不局限于该实例,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种基于极值函数的采样时间失配校正方法,该方法包括:
步骤1、根据参考通道和时间交织子模数转换器对应的输出,得到误差估计值,构造极值函数;
步骤2、根据极值函数的值变化,更新延时控制器的数字码值,调节相应通道的采样时钟,使得极值函数向极小值方向收敛,实现时间失配的校正;
然后对步骤1、2进行迭代,直至每个子通道的极值函数都收敛于极小值,且各子通道的调节时钟延时将会等于各子通道的采样时间失配,实现采样时间失配的校正。
其中所述步骤1的具体方法为:
步骤1.1、时间交织模数转换器对输入信号进行正常转换,得到延时控制器的数字码值输出;该输出经过选择器分为两类,一类为非校正所需输出;另一类为校正所需输出,该校正所需输出由N个时间交织的子通道输出和N个参考通道输出组成,其中1个时间交织的子通道输出对应1个参考通道输出,分别计为Dsub和Dref:
其中,dsubi[k]表示第i个子通道在第k次的输出,drefi[k]表示参考通道与第i个子通道在第k次对时的输出;
步骤1.2、将N个时间交织的子通道和参考通道对应的输出作差,差值计为E[k]:
其中ei[k]=dsubi-drefi,表示第i个子通道和参考通道在第k次对应时输出的差值;
步骤1.3、将差值E取绝对值,得到误差估计值,再累加求和,得到极值函数,计为B:
其中,表示第i个子通道和参考通道对应时产生的输出的差值的绝对值,累计P次之后的结果,该结果是时间失配的函数f(Δt),且函数f(Δt)的极小值点为无采样时间失配的状态;j为(k-1)除以P的余数加1,P为单通道采样点数。
2.如权利要求1所述的一种基于极值函数的采样时间失配校正方法,其特征在于所述步骤2的具体方法为:
步骤2.1、设置时钟调节方向,计为S:
S=(s1,...,si,...,sN) (6)
其中si,表示第i个子通道时钟调节方向,始终为1或者-1;si=1表示调节时钟延时增加,si=-1表示调节时钟延时减少;初始状态下,si=1;
步骤2.2、按照时钟调节设置的方向,调节N个时间交织的子通道的时钟延时,计为Ttrim
Ttrim=(ttrim1,...,ttrimi,...,ttrimN) (7)
其中ttrimi=si·μi,表示第i个子通道的时钟按照时钟设置的方向调节延时;μi为第i个子通道的时钟延时调节步长,始终大于或等于0;初始状态下,μi=tmin,tmin为一个时间单位的调节步长;调节延时之后,得到新的极值函数值,计为B*:
其中表示第i个子通道的时钟在调节延时之后的极值函数值;
步骤2.3、比较和的大小,产生新的调节步长和调节方向
步骤2.4、根据新产生的调节步长和调节方向更新子通道的时钟延时,计为
其中
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610723210.2A CN106330185B (zh) | 2016-08-25 | 2016-08-25 | 一种基于极值函数的采样时间失配校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610723210.2A CN106330185B (zh) | 2016-08-25 | 2016-08-25 | 一种基于极值函数的采样时间失配校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106330185A true CN106330185A (zh) | 2017-01-11 |
CN106330185B CN106330185B (zh) | 2019-04-05 |
Family
ID=57790378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610723210.2A Active CN106330185B (zh) | 2016-08-25 | 2016-08-25 | 一种基于极值函数的采样时间失配校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106330185B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106992784A (zh) * | 2017-04-06 | 2017-07-28 | 电子科技大学 | 基于校正方向判定的时间交织adc用采样时间失配校正方法 |
CN110336562A (zh) * | 2019-07-26 | 2019-10-15 | 成都铭科思微电子技术有限责任公司 | 一种时间交织sar adc通道间失配校正方法 |
CN106992783B (zh) * | 2017-04-06 | 2019-12-06 | 电子科技大学 | 基于二分查找的时间交织adc用采样时间失配校正方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140009318A1 (en) * | 2012-07-06 | 2014-01-09 | Pawandeep Taluja | Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation |
CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
US20160049949A1 (en) * | 2012-09-05 | 2016-02-18 | IQ-Analog Corporation | N-Path Interleaving Analog-to-Digital Converter (ADC) with Offset gain and Timing Mismatch Calibration |
CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
-
2016
- 2016-08-25 CN CN201610723210.2A patent/CN106330185B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140009318A1 (en) * | 2012-07-06 | 2014-01-09 | Pawandeep Taluja | Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation |
CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
US20160049949A1 (en) * | 2012-09-05 | 2016-02-18 | IQ-Analog Corporation | N-Path Interleaving Analog-to-Digital Converter (ADC) with Offset gain and Timing Mismatch Calibration |
CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
Non-Patent Citations (3)
Title |
---|
JING LI等: ""A Timing Skew Calibration Scheme in Time-Interleaved ADC"", 《HTTP://WWW.SCIRP.ORG/JOURNAL/JCC》 * |
YUE XIAN ZOU等: ""Timing Mismatch Compensation in Time-Interleaved ADCs Based on Multichannel Lagrange Polynomial Interpolation"", 《IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT》 * |
李靖等: ""一种时间交织ADC采样时间失配的数字校正方法"", 《2013全国博士生学术论坛-电子薄膜与集成器件》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106992784A (zh) * | 2017-04-06 | 2017-07-28 | 电子科技大学 | 基于校正方向判定的时间交织adc用采样时间失配校正方法 |
CN106992783B (zh) * | 2017-04-06 | 2019-12-06 | 电子科技大学 | 基于二分查找的时间交织adc用采样时间失配校正方法 |
CN110336562A (zh) * | 2019-07-26 | 2019-10-15 | 成都铭科思微电子技术有限责任公司 | 一种时间交织sar adc通道间失配校正方法 |
CN110336562B (zh) * | 2019-07-26 | 2023-04-14 | 成都铭科思微电子技术有限责任公司 | 一种时间交织sar adc通道间失配校正方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106330185B (zh) | 2019-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9742422B2 (en) | Receiver with adjustable reference voltages | |
US8519875B2 (en) | System and method for background calibration of time interleaved analog to digital converters | |
WO2015154671A1 (zh) | 流水线逐次比较模数转换器的自校准方法和装置 | |
KR101671024B1 (ko) | 2채널의 타임 인터리빙 아날로그 디지털 변환기 및 그의 오차 측정 및 정정 방법 | |
US7082157B2 (en) | Residual echo reduction for a full duplex transceiver | |
WO2017004869A1 (zh) | 模数转换器误差估计校正的装置及其方法 | |
CN106330185A (zh) | 一种基于极值函数的采样时间失配校正方法 | |
CN107147392B (zh) | 基于自适应滤波和泰勒级数的tiadc失配误差校准方法 | |
CN103580682A (zh) | 耐相位噪声的采样 | |
CN104993828B (zh) | 时间交织模数转换器采样时间偏移校准方法 | |
US8106805B2 (en) | Self-calibrating pipeline ADC and method thereof | |
CN103988435A (zh) | 在交错式adc中校准定时、增益和宽带失配 | |
US20140097978A1 (en) | Ad conversion circuit, semiconductor device, and ad conversion method | |
CN106209103A (zh) | 基于频谱分析的tiadc增益和时间误差的校正方法 | |
US6567022B1 (en) | Matching calibration for dual analog-to-digital converters | |
CN106341132A (zh) | 时间交织采样adc的误差盲校正方法 | |
WO2009007237A1 (en) | Method and apparatus for correcting the phase error in measurement-control equipment for a power network | |
CN113063978B (zh) | 一种数字示波器及采样时刻失配的校正方法 | |
US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
CN106992784B (zh) | 基于校正方向判定的时间交织adc用采样时间失配校正方法 | |
CN101320982B (zh) | 时序回复参数产生电路以及信号接收电路 | |
US20190238149A1 (en) | Phase Adjustment for Interleaved Analog to Digital Converters | |
EP3178165A1 (en) | System and method for modulation and demodulation | |
CN106230437B (zh) | 一种基于数理统计的tiadc偏置误差校正方法 | |
CN110912556A (zh) | 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |