CN106209103A - 基于频谱分析的tiadc增益和时间误差的校正方法 - Google Patents
基于频谱分析的tiadc增益和时间误差的校正方法 Download PDFInfo
- Publication number
- CN106209103A CN106209103A CN201610614744.1A CN201610614744A CN106209103A CN 106209103 A CN106209103 A CN 106209103A CN 201610614744 A CN201610614744 A CN 201610614744A CN 106209103 A CN106209103 A CN 106209103A
- Authority
- CN
- China
- Prior art keywords
- adc
- gain
- tiadc
- error
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Abstract
本发明公开了一种基于频谱分析的TIADC增益和时间误差的校正方法,利用FFT对子ADC采样数据进行频谱分析,通过对特定频点上的幅度、相位计算得到相应的增益和时间误差估计值,进而得到相应的增益、时间误差校正值,这种方法实现简单,工程应用性极强,计算简单,且精度高。
Description
技术领域
本发明属于信号采样技术领域,更为具体地讲,涉及一种基于频谱分析的TIADC增益和时间误差的校正方法。
背景技术
多路并行ADC采集系统在保证高采样精度的同时可以有效的提高系统的等效采样率,然而在所有可能实现的并行ADC采集系统中,基于时间交替的并行ADC采集系统,即TIADC(Time-interleaved ADC,时间交替模数转换器)的结构是最简单有效的。理论上讲,TIADC采集系统的最高可实现采样率只限制于:1,输入信号的带宽;2,系统最大允许功耗;3,电路板或者集成电路的最大允许空间。
TIADC有M个并行通道,各个通道采用完全相同的ADC以采样率为fs/M对输入信号并行采样。不同的是送到各通道ADC采样时钟相位不同,相邻两个通道之间时钟上升沿的时间差均为Ts=1/fs,实现各通道之间的时间均匀采样,这样整个系统等效以Ts的采样间隔进行采样,等效采样率为fs。
TIADC系统中存在的偏置、增益和时间误差严重影响了TIADC系统的性能,三种误差在各个通道中如图1所示,ΔTm代表时间误差,即实际采样时刻与理想采样时刻之间的偏差,Gm、Om分别代表ADCm的增益、偏置,如果以ADC0为参考通道,那么Gm、Om与G0、O0间的偏差就是增益与偏置误差。由图1及TIADC的特性可得存在误差的时候ADCm的量化输出为:
ym[n]=Gmxa((nM+m)Ts-ΔTm)+Om
理想情况下偏置、增益和时间误差都不存在,但是实际情况下不可避免的存在误差,并且增益和时间误差会在nfs/M±fin处存在误差谱,影响TIADC系统的信噪比和有效位数,降低系统性能。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于频谱分析的TIADC增益和时间误差的校正方法,利用FFT对子ADC采样数据进行频谱分析,进而得到相应的增益、时间误差校正值,具有实现简单,工程应用性极强,计算简单,且精度高等特点。
为实现上述发明目的,本发明为一种基于频谱分析的TIADC增益和时间误差的校正方法,其特征在于,包括以下步骤:
(1)、将正弦信号xa(t)=A sin(Ω0t)输入到时间交替ADC(TIADC,Time-interleaved ADC)采集系统,其中,A是输入信号的幅度,Ω0为角频率,且L为FFT的点数,L=2n,n为正整数,P为正整数,并且与L互质,即L与P只有一个公约数为1,M为TIADC系统的并行通道数,fs为TIADC系统的采样率,其采样周期为Ts;
(2)、发送默认增益、时间调节控制字DefaultGainWord、DefaultPhaseWord到TIADC系统的所有ADCm,m为通道索引号,m=0,1,...,M-1;
(3)、采集ADCm的量化输出,对其输出结果进行L点的FFT变换,求出Ω0处的各频谱的幅度值Amplitudem;
以0通道为参考通道,即以0通道的频谱幅度值Amplitude0为基准,计算出各通道的增益误差ΔGm;
(4)、发送增益控制字GainCtrWordm到ADCm,校正增益误差;
其中,stepgain为增益控制字的步进;
(5)、当所有通道的增益误差校正完毕后,重新采集ADCm的量化输出,并对其输出结果进行L点的FFT变换,求出Ω0处各通道的相位值
同样,以0通道为参考通道,即以0通道的相位值为基准,计算出各通道的时间误差ΔTm;
(6)、发送时间控制字PhaseCtrWordm到ADCm校正时间误差,完成TIADC系统的校正;
本发明的发明目的是这样实现的:
本发明一种基于频谱分析的TIADC增益和时间误差的校正方法,利用FFT对子ADC采样数据进行频谱分析,通过对特定频点上的幅度、相位计算得到相应的增益和时间误差估计值,进而得到相应的增益、时间误差校正值,这种方法实现简单,工程应用性极强,计算简单,且精度高。
附图说明
图1是TIADC系统的原理框图;
图2是基于频谱分析的TIADC增益和时间误差的校正方法流程图;
图3是校正之前TIADC输入156.25MHz信号的频谱;
图4是校正之后TIADC输入156.25MHz信号的频谱;
图5是正弦拟合方法校正后156.25MHz信号的频谱。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图2是基于频谱分析的TIADC增益和时间误差的校正方法流程图。
在本实施例中,如图2所示,本发明基于频谱分析的TIADC增益和时间误差的校正方法,包括以下步骤:
S1、将正弦信号xa(t)=A sin(Ω0t)输入到时间交替ADC(TIADC,Time-interleaved ADC)采集系统,其中,A是输入信号的幅度,Ω0为角频率,且L为FFT的点数,L=2n,n为正整数,P为正整数,并且与L互质,即L与P只有一个公约数为1,M为TIADC系统的并行通道数,fs为TIADC系统的采样率,其采样周期为Ts,这样输入信号使单个子ADC也满足奈奎斯特采样定理。
在本实施例中,TIADC是由M=4片采样率为1.25GS/s的8bit子ADC组成的等效采样率fs为5GS/s的系统。P=1,L=32,即输入信号xa(t)的频率fin为156.25MHz.信号的幅度A为87mV。
S2、发送默认增益、时间调节控制字DefaultGainWord、DefaultPhaseWord到TIADC系统的所有ADCm,m为通道索引号,m=0,1,...,M-1;
在本实施例中,TIADC的增益、时间默认调节控制字都是512,即发送512到TIADC系统的所有4片子ADC。
S3、采集ADCm的量化输出,对其输出结果进行L点的FFT变换,求出Ω0处的各频谱的幅度值Amplitudem;
以0通道为参考通道,即以0通道的频谱幅度值Amplitude0为基准,来计算各通道的增益误差ΔGm;
由ADCm存在误差时的输入正弦信号的量化输出:
ym[n]=GmA sin{[(nM+m)Ts-ΔTm]Ω0}+Om
得到存在误差时ADCm的输出频谱:
可得到存在误差时ADCm在输入频率处的频谱为:
进而得到以ADC0为参考通道得到增益误差的表达式为:
在本实施例中,L为2048,采集ADC0的量化输出作FFT时得到的156.25MHz处的频谱的幅度值Amplitude0为51400,集ADC1的量化输出得到的Amplitude1为51009,得到ΔG1的值为0.99239。同理方法得到ΔG2和ΔG3.
S4、发送增益控制字GainCtrWordm到ADCm,校正增益误差;
其中,stepgain为增益控制字的步进;
在本实施例中,采用的TIADC系统的增益控制器的步进stepgain为0.02%,所以得到GainCtrWord1为550.所以发送ADC1的校正控制字550到ADC1,完成对ADC1的增益校正。同理,按照该方法校正ADC2和ADC3,在此不再赘述。
S5、当所有通道的增益误差校正完毕后,重新采集ADCm的量化输出,并对其输出结果进行L点的FFT变换,求出Ω0处各通道的相位值
同样,以0通道为参考通道,即以0通道的相位值为基准,计算出各通道的时间误差ΔTm;
在本实施例中,校正完4片子ADC的增益误差之后,再次采集子ADC的数据作2048点的FFT,得到ADC0在156.25MHz处的相位值为-1.25648(弧度制),ADC0的为-1.06168,ΔT1为-1578.42飞秒,类似的可以求得ΔT2和ΔT3。
S6、发送相应的时间控制字PhaseCtrWordm到ADCm校正时间误差,完成TIADC系统的校正;
在本实施例中,stepphase是30飞秒,则ADC1的校正控制字为类似的方法可以求得ADC2和ADC3的控制字,校正完4个子ADC后时间误差校正完毕。
仿真
将输入信号设置为156.25MHz,同时将ADC0作为参考通道,进行增益和时间误差的校正,同样通过对比校正前后频谱说明方法的有效性。增益和时间误差在nfs/M±fin处存在误差谱,可知输入156.25MHz的情况下在1.09GHz、1.40GHz、2.34GHz频点出现误差谱。
为了清楚的观察增益与时间误差,TIADC系统首先较正好偏置。
图3是校正之前的误差频谱,可以看出在1.09GHz、1.40GHz、2.34GHz频点均出现了明显的误差谱,这正是增益和时间的误差造成的。此时系统的SNR为38.212dB(已经对偏置误差进行校正),对应有效位数为6.05bit.
图4是用频谱分析的误差校正方法校正后的频谱图,可以看到误差谱得到明显改善。校正之后的SNR提高到了41.0194dB,有效位数提高到了6.52bit。可见,频谱分析的误差校正方法能够起到很好的作用,大大降低误差谱,提高了TIADC系统的SNR和有效位数。
同时将本方法与正弦拟合方法做一对比,为了仅对比增益与时间误差,同样将偏置误差先校正完毕,并且两种方法输入相同频率相同幅度的正弦信号进行校正。图5是用正弦拟合方法校正后的信号频谱,可以看出正弦拟合方法同样使误差频谱得到明显改善,在nfs/M±fin频点处两种校正方法结果基本一致。使用校正后系统的SNR变为40.7944dB。
通过结果可以看出频谱分析的增益校正方法能够很好的校正TIADC的增益和时间误差,由于可以采用FPGA的FFT IP core,实现起比较简单,且精度高。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (1)
1.一种基于频谱分析的TIADC增益和时间误差的校正方法,其特征在于,包括以下步骤:
(1)、将正弦信号xa(t)=Asin(Ω0t)输入到时间交替ADC(TIADC,Time-interleavedADC)采集系统,其中,A是输入信号的幅度,Ω0为角频率,且L为FFT的点数,L=2n,n为正整数,P为正整数,并且与L互质,即L与P只有一个公约数为1,M为TIADC系统的并行通道数,fs为TIADC系统的采样率,其采样周期为Ts;
(2)、发送默认增益、时间调节调节控制字DefaultGainWord、DefaultPhaseWord到TIADC系统的所有ADCm,m为通道索引号,m=0,1,...,M-1;
(3)、采集ADCm的量化输出,对其输出结果进行L点的FFT变换,求出Ω0处的各频谱的幅度值Amplitudem;
以0通道为参考通道,即以0通道的频谱幅度值Amplitude0为基准,计算出各通道的增益误差ΔGm;
(4)、发送增益控制字GainCtrWordm到ADCm,校正增益误差;
其中,stepgain为增益控制字的步进;
(5)、当所有通道的增益误差校正完毕后,重新采集ADCm的量化输出,并对其输出结果进行L点的FFT变换,求出Ω处各通道的相位值
同样,以0通道为参考通道,即以0通道的相位值为基准,计算出各通道的时间误差ΔTm;
(6)、发送时间控制字PhaseCtrWordm到ADCm校正时间误差,完成TIADC系统的校正;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610614744.1A CN106209103B (zh) | 2016-07-29 | 2016-07-29 | 基于频谱分析的tiadc增益和时间误差的校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610614744.1A CN106209103B (zh) | 2016-07-29 | 2016-07-29 | 基于频谱分析的tiadc增益和时间误差的校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106209103A true CN106209103A (zh) | 2016-12-07 |
CN106209103B CN106209103B (zh) | 2019-09-24 |
Family
ID=57497994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610614744.1A Active CN106209103B (zh) | 2016-07-29 | 2016-07-29 | 基于频谱分析的tiadc增益和时间误差的校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106209103B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106936531A (zh) * | 2017-05-03 | 2017-07-07 | 电子科技大学 | 一种多片基于jesd204b协议adc的同步方法 |
CN108809308A (zh) * | 2018-06-12 | 2018-11-13 | 电子科技大学 | 一种tiadc采集系统的时间误差估计及校正方法 |
CN108923784A (zh) * | 2018-06-12 | 2018-11-30 | 电子科技大学 | 一种tiadc采集系统的幅频响应误差估计及校正方法 |
CN109150180A (zh) * | 2018-05-11 | 2019-01-04 | 天津大学 | 一种双通道时间交织adc采样时间失配的校正方法 |
CN110266311A (zh) * | 2019-05-29 | 2019-09-20 | 中国科学技术大学 | 一种tiadc系统失配误差校准方法、装置、设备及介质 |
CN111443641A (zh) * | 2020-04-20 | 2020-07-24 | 英华达(上海)科技有限公司 | 采样率校正方法、系统、设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529149B1 (en) * | 2001-10-26 | 2003-03-04 | Intel Corporation | Digital self-calibration of a digital-to-analog converter |
CN103067006A (zh) * | 2012-11-22 | 2013-04-24 | 北京工业大学 | 一种针对时间交替模数转换系统时间误差的实时校正方法 |
CN103647554A (zh) * | 2013-12-16 | 2014-03-19 | 电子科技大学 | 一种测量时间交替adc采集系统偏置与增益误差的方法 |
CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
CN105720983A (zh) * | 2016-01-22 | 2016-06-29 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 用于时间交织模数转换系统的误差估计方法和装置 |
-
2016
- 2016-07-29 CN CN201610614744.1A patent/CN106209103B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529149B1 (en) * | 2001-10-26 | 2003-03-04 | Intel Corporation | Digital self-calibration of a digital-to-analog converter |
CN103067006A (zh) * | 2012-11-22 | 2013-04-24 | 北京工业大学 | 一种针对时间交替模数转换系统时间误差的实时校正方法 |
CN103647554A (zh) * | 2013-12-16 | 2014-03-19 | 电子科技大学 | 一种测量时间交替adc采集系统偏置与增益误差的方法 |
CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
CN105720983A (zh) * | 2016-01-22 | 2016-06-29 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 用于时间交织模数转换系统的误差估计方法和装置 |
Non-Patent Citations (2)
Title |
---|
BARIS KONUK 等: "Calibration and equalization methods for mismatch errors in a high frequency two-channel time-interleaved ADC", 《2012 IEEE 55TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS(MWSCAS)》 * |
YUEXIAN ZOU 等: "Timing Mismatch Compensation in Time-Interleaved ADCs Based on Multichannel Lagrange Polynomial Interpolation", 《IEEE TRANSACTION ON INSTRUMENTATION AND MEASUREMENT》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106936531A (zh) * | 2017-05-03 | 2017-07-07 | 电子科技大学 | 一种多片基于jesd204b协议adc的同步方法 |
CN109150180A (zh) * | 2018-05-11 | 2019-01-04 | 天津大学 | 一种双通道时间交织adc采样时间失配的校正方法 |
CN109150180B (zh) * | 2018-05-11 | 2022-06-28 | 天津大学 | 一种双通道时间交织adc采样时间失配的校正方法 |
CN108809308A (zh) * | 2018-06-12 | 2018-11-13 | 电子科技大学 | 一种tiadc采集系统的时间误差估计及校正方法 |
CN108923784A (zh) * | 2018-06-12 | 2018-11-30 | 电子科技大学 | 一种tiadc采集系统的幅频响应误差估计及校正方法 |
CN108809308B (zh) * | 2018-06-12 | 2021-10-19 | 电子科技大学 | 一种tiadc采集系统的时间误差估计及校正方法 |
CN110266311A (zh) * | 2019-05-29 | 2019-09-20 | 中国科学技术大学 | 一种tiadc系统失配误差校准方法、装置、设备及介质 |
CN111443641A (zh) * | 2020-04-20 | 2020-07-24 | 英华达(上海)科技有限公司 | 采样率校正方法、系统、设备及存储介质 |
CN111443641B (zh) * | 2020-04-20 | 2021-03-02 | 英华达(上海)科技有限公司 | 采样率校正方法、系统、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN106209103B (zh) | 2019-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106209103A (zh) | 基于频谱分析的tiadc增益和时间误差的校正方法 | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US7916051B1 (en) | Bandwidth mismatch estimation for time interleaved ADCs | |
US8519875B2 (en) | System and method for background calibration of time interleaved analog to digital converters | |
CN103647554A (zh) | 一种测量时间交替adc采集系统偏置与增益误差的方法 | |
CN104539262B (zh) | 一种连续可变速率的数字成型滤波处理方法 | |
KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
CN101674087B (zh) | 一种时间交替adc系统通道失配误差的获取方法 | |
CN108494402A (zh) | 一种基于正弦拟合的tiadc系统误差估计和补偿方法 | |
US9337853B2 (en) | Interleaved A/D converter | |
CN104007316B (zh) | 一种欠采样速率下的高精度频率测量方法及其测量仪 | |
CN108055039B (zh) | 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 | |
CN105720983A (zh) | 用于时间交织模数转换系统的误差估计方法和装置 | |
CN105656485A (zh) | 一种多通道时间交错adc测量校准方法和装置 | |
US9041571B2 (en) | Flexible ADC calibration technique using ADC capture memory | |
WO2021083268A1 (zh) | 采样时钟相位失配误差估计方法、装置及存储介质 | |
CN104734711A (zh) | 一种用于tiadc通道间增益误差的校准模块及其校准方法 | |
Gao et al. | An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters | |
Le Duc et al. | A fully digital background calibration of timing skew in undersampling TI-ADC | |
CN105680858A (zh) | 一种估计tiadc并行采集系统时间偏移误差的方法 | |
CN108183710B (zh) | 基于fpga的时间交织模数转换器的校正方法及系统 | |
CN104122439A (zh) | 提高相位校正精度的电能表 | |
CN103873016A (zh) | 一种任意采样率变换数字重构滤波器系数设计方法 | |
CN106330185A (zh) | 一种基于极值函数的采样时间失配校正方法 | |
CN103812506A (zh) | 一种基于信号频域稀疏性的tiadc时间失配参数盲测量方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |