CN109921795B - 逐次逼近型模数转换器、基于双比较器的纠错方法及装置 - Google Patents

Abstract

本发明公开一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置，逐次逼近型模数转换器包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；第二比较器控制时钟比第一比较器控制时钟延后一定时长；两比较器均与数模转换器及逐次逼近逻辑电路连接；第一比较器接收数模转换器电压稳定前正负输出端信号并比较，将第一比较结果输给逐次逼近逻辑电路；第二比较器接收数模转换器电压稳定后正负输出端信号并比较，将第二比较结果输给逐次逼近逻辑电路；逐次逼近逻辑电路根据第一比较结果及第二比较结果纠错校正。本发明设置双比较器，通过第二比较器对第一比较器纠错校正，提高转换准确性及转换速率。

Description

逐次逼近型模数转换器、基于双比较器的纠错方法及装置

技术领域

本发明涉及数模转换技术领域，特别涉及一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置。

背景技术

ADC(Analog-to-Digital Converter，模数转换器)是将模拟信号转换为数字信号。当前，ADC包括DAC(Digital to analog converter，数模转换器)、比较器和逐次逼近逻辑电路。在ADC确定当前位的二进制码时，DAC向比较器输入正相信号和反相信号，比较器对正相信号和反相信号进行比较，将比较结果传输给逐次逼近逻辑电路。逐次逼近逻辑电路根据比较结果确认当前位的二进制码。

但当DAC的控制信号发生变化时，比较器的输入电压将发生变化，比较器若等到DAC的电容阵列上的电压稳定下来再开始下一位的比较，则导致ADC的转换速率很慢。若比较器在DAC电压稳定前比较，虽然能够提高转换速度，但误差较大，导致ADC的准确性差。

发明内容

本发明的目的在于提供一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置，从而克服现有技术的缺点，具体通过以下方式来实现上述目的。

第一方面，本发明实施例提供了一种逐次逼近型模数转换器，包括数模转换器、第一比较器、第二比较器、纠错逻辑、逐次逼近逻辑电路和比较器时钟产生电路；

所述第二比较器的控制时钟比所述第一比较器的控制时钟延后一定时长；所述第一比较器和所述第二比较器均分别与所述数模转换器及所述逐次逼近逻辑电路连接；

所述第一比较器接收所述数模转换器电压稳定前的正负输出端信号并进行比较，将得到的第一比较结果输出给所述逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器接收所述数模转换器电压稳定后的正负输出端信号并进行比较，将得到的第二比较结果输出给所述逐次逼近逻辑电路和纠错逻辑电路；

所述纠错逻辑电路根据所述第一比较结果及所述第二比较结果产生纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路根据第一比较器结果、第二比较器结果以及纠错校正信号产生控制信号控制数模转换器，比较器时钟产生电路根据第一比较器的比较结果产生异步时钟CLK，经过一段延时产生时钟CLKD用于第二比较器。

结合第一方面，本发明实施例提供了上述第一方面的第一种可能的实现方式，其中，所述数模转换器包括第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端、所述第一比较器及所述第二比较器的同相输入端连接；

所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端、所述第一比较器及所述第二比较器的反相输入端连接。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第二种可能的实现方式，其中，所述逐次逼近逻辑电路还接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令。

结合第一方面，本发明实施例提供了上述第一方面的第三种可能的实现方式，其中，

所述逐次逼近逻辑电路还与所述数模转换器连接，传输所述第一切换指令给所述数模转换器，所述数模转换器根据所述第一切换指令重置电容切换开关；

在判断所述第一比较结果与所述第二比较结果不一致时，传输所述第二切换指令给所述数模转换器，所述数模转换器根据所述第二切换指令再次重置所述电容切换开关；

在判断所述第一比较结果与所述第二比较结果一致时，保持第一比较结果对数模转换器的切换设置。

结合第一方面，本发明实施例提供了上述第一方面的第四种可能的实现方式，其中，所述第二电容阵列与所述第一电容阵列呈镜像对称设置。

第二方面，本发明实施例提供了一种基于双比较器的纠错方法，所述方法包括：

获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；

获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令；

根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

结合第二方面，本发明实施例提供了上述第二方面的第一种可能的实现方式，其中，所述根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错，包括：

根据所述第一切换指令控制所述数模转换器切换；

判断所述第一比较结果与所述第二比较结果是否相同；

如果是，则保持第一比较结果对数模转换器的切换设置；

如果否，则根据所述第二切换指令纠正所述数模转换器切换。

结合第二方面，本发明实施例提供了上述第二方面的第二种可能的实现方式，其中，将所述第二比较结果输出为当前位对应的二进制码。

结合第二方面，本发明实施例提供了上述第二方面的第三种可能的实现方式，其中，当所述第一比较结果与所述第二比较结果不相同时，所述方法还包括：

在下一位转换时，对当前位转换的所述第三比较结果进行取反运算；

将取反运算结果确定为所述下一位的二进制码。

第三方面，本发明实施例提供了一种基于双比较器的纠错装置，所述装置包括：

获取模块，用于获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收模块，用于接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令；

纠错模块，用于根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

在本发明实施例中，逐次逼近型模数转换器包括两个比较器，通过第二比较器对第一比较器的比较结果进行纠错校正，大大提高了转换准确性。且在第一比较器完成比较时就利用第一比较器传输的第一切换指令控制数模转换器进行切换，在第一比较器与第二比较器的比较结果一致时，能够提高模数转换器的转换速率。在第一比较器与第二比较器的比较结果不一致时，将当前周期的第二比较器的比较结果取反，直接作为下一周期的二进制码，进一步提高了模数转换器的转换速率。

附图说明

图1是传统的单比较器逐次逼近型模数转换器的结构示意图；

图2是本发明实施例提供的一种基于双比较器纠错方法的逐次逼近型模数转换器的结构示意图；

图3是本发明实施例提供的数模转换器的结构示意图；

图4是本发明实施例提供的4位逐次逼近型模数转换器的双比较器纠错效果图；

图5是本发明实施例提供的一种基于双比较器的纠错方法的流程示意图；

图6是本发明实施例提供的一种基于双比较器的纠错装置的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

图1所示为传统的单比较器逐次逼近型模数转换器的结构，在只有一个比较器时，当数模转换器的控制信号发生变化时，比较器的输入电压将发生变化，比较器若等到数模转换器的电容阵列上的电压稳定下来再开始下一位的比较，则转换速率很慢。若比较器在数模转换器电压稳定前比较，虽然能够提高转换速度，但容易判断出错，逐次逼近型模数转换器的准确性差。

基于单比较器的逐次逼近型模数转换器存在的上述问题，参见图2，本发明实施例提供了一种逐次逼近型模数转换器，包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

第二比较器的控制时钟CLKD比第一比较器的控制时钟CLK延后一定时长；第一比较器和第二比较器的输入端均与数模转换器连接，其输出端均与逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路连接；第一比较器接收数模转换器电压稳定前的正负输出端信号并进行比较，将得到的第一比较结果输出给逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；第二比较器接收数模转换器电压稳定后的正负输出端信号并进行比较，将得到的第二比较结果输出给逐次逼近逻辑电路和纠错逻辑电路；纠错逻辑电路根据第一比较结果及第二比较结果产生纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路根据第一比较器结果、第二比较器结果以及纠错校正信号产生控制信号控制数模转换器，比较器时钟产生电路根据第一比较器的比较结果产生异步时钟CLK，经过一段延时产生时钟CLKD用于第二比较器。

本发明实施例的模数转换器中设置了两个比较器，且第二比较器的控制时钟CLKD比第一比较器的控制时钟CLK延后一定时长。在当前转换周期内，数模转换器受到逐次逼近逻辑的切换控制后，第一比较器的控制时钟CLK到达时，数模转换器的电容电压尚未稳定，此时第一比较器即接收数模转换器传输的正负输出端信号并进行比较，得到第一比较结果，并将第一比较结果传输给逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路，逐次逼近逻辑电路存储第一比较结果。由于第一比较结果是数模转换器的电容电压稳定前的比较结果，因此第一比较结果存在一定误差。

第一比较器将比较结果传输给逐次逼近逻辑电路。逐次逼近逻辑电路根据第一比较器的比较结果控制数模转换器进行电容开关切换。

当第二比较器的控制时钟CLKD到达时，数模转换器的电容电压已经趋于稳定，此时第二比较器接收数模转换器传输的正负输出端信号并进行比较，得到第二比较结果，并将第二比较结果传输给逐次逼近逻辑电路和纠错逻辑电路，逐次逼近逻辑电路存储该第二比较结果。由于第二比较结果是数模转换器的电容电压趋于稳定后的比较结果，因此第二比较结果是准确的。所以逐次逼近逻辑电路将第二比较结果作为当前周期对当前位进行转换的二进制码进行输出。

本发明实施例中利用第二比较器的第二比较结果和第一比较器的第一比较结果进行切换纠错。具体地，纠错逻辑电路判断第一比较结果与第二比较结果是否相同；如果是，则表明第一比较结果是准确的，数模转换器根据第一比较器的第一切换指令进行电容开关切换，电容开关的切换是准确的，此时逐次逼近逻辑电路无需将第二比较器的第二切换指令传输给数模转换器，逐次逼近逻辑电路保持第一比较器结果对数模转换器的置位，直接进行下一位的转换，如此能够提高转换速度。如果否，则表明第一比较结果是不准确的，第一比较器的第一切换指令也是不准确的，数模转换器根据第一切换指令进行电容开关切换，导致电容开关切换错误。而由于第二比较器是在数模转换器的电容电压趋于稳定后，所以第二比较器的第二比较结果及第二切换指令均是准确的。纠错逻辑发送错误信号给逐次逼近逻辑电路，逐次逼近逻辑电路撤回根据第一比较器比较结果对数模转换器的切换控制，让数模转换器中被切换的电容回到切换前的状态，从而能够及时纠正第一比较器在数模转换器的电容电压趋于稳定之前就进行比较造成的错误，提高逐次逼近型模数转换器的准确性。

若上述第一比较结果与第二比较结果不一致，则在下一位转换时，将当前周期第二比较器在数模转换器电压稳定后比较得到的第二比较结果进行取反运算；将取反运算结果确定为下一位的二进制码。

由于第一比较结果与第二比较结果一致时，第一比较器比较结束后，立即进行下一位的转换，提高了转换速度。当第一比较结果与第二比较结果不一致时，通过第二比较器的第二切换指令来纠正第一比较器的第一切换指令造成的数模转换器切换错误，确保转换准确性。且第一比较结果与第二比较结果不一致时还在下一位转换时直接将当前位第二比较器的第二比较结果取反，将取反结果作为下一位的二进制码，如此不仅大大降低了逐次逼近型模数转换器的误差，还提高了逐次逼近型模数转换器的转换速度，使得逐次逼近型模数转换器的准确性及转换速率都很高。

图3所示为数模转换器的示意图，在数模转换器中，P1、P3、P5、P7接地GND，P2、P4、P6、P8接参考电压Vref。

如图4所示为逐次逼近型模数转换器采用单比较器和双比较器两种结构时的效果图，以4位逐次逼近型模数转换器为例，4位一共有16个电平区间从0000到1111。第一比较器和第二比较器的时钟分别是CLK和CLKD，CLKD是CLK经过一段延时可控的延时链得到的，在时钟上升沿开始比较。第一次采样输入信号之后直接比较，没有任何电容开关发生切换，所以第一次比较的时候数模转换器电压稳定，不会出现比较错误的情况。

在图4中实线V1表示传统的单比较器逐次逼近型模数转换器，且数模转换器建立时间足够长，在比较器的时钟CLK上升沿到来之前数模转换器电容阵列电压建立误差小于0.5LSB(Least Significant Bit，最低有效位)，所以没有比较错误的情况出现，四位数字输出分别是D4D3D2D1＝1011，判决正确。从图4中可以看出实线V1最后一位的阈值电压和输入电压小于1LSB。

图4中虚线V2表示传统的单比较器逐次逼近型模数转换器，且数模转换器建立时间不够，在比较器第二次判决时存在建立误差，数模转换器的阈值电压建立误差值大于0.5LSB，导致D3判决成“1”，判决错误，数模转换器电容阵列的电压向远离输入电压的方向变化，最后一位比较时阈值电压和输入电压差值大于1LSB，最终输出的错误二进制码为D4D3D2D1＝1100。

图4中虚线V3表示基于双比较器纠错方法的逐次逼近型模数转换器，在第二次比较时，第一比较器在数模转换器1的阈值电压建立时间不够的情况下开始比较，比较结果出现错误的“1”。为了不影响整个逐次逼近型模数转换器的速度，不管第一比较器的比较结果是否正确，只要第一比较器比较结束，立即将第一比较结果传输给逐次逼近逻辑电路和纠错逻辑电路，并控制数模转换器下一位的开关切换。从图4可见，在第二个转换周期开始时数模转换器的阈值电压跟虚线V2一样朝着远离输入电压的错误方向变化。由于第二比较器的时钟是第一比较器的时钟经过延时得到的，所以数模转换器的阈值电压有足够的建立时间，当第二比较器开始比较的时候，阈值电压建立误差值小于0.5LSB，比较结果为正确的“0”。在同一个转换周期中，若第一比较器和第二比较器的比较结果相同，则数模转换器的电容置位开关保持不变。当两个比较器比较结果不一样的时候，逐次逼近逻辑电路根据纠错逻辑电路的指令控制数模转换器的电容切换开关变回转换周期开始的状态，即图4中虚线V3返回第二次转换开始的位置。

在本发明实施例中，数模转换器包括第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

第一电容阵列中所有电容的上极板分别与第一信号输入端、第一比较器及第二比较器的同相输入端连接；第二电容阵列中所有电容的上极板分别与第二信号输入端、第一比较器及第二比较器的反相输入端连接。

第一信号输入端和第二信号输入端为数模转换器输入差分的输入电压，由于通过上极板对差分的输入电压进行采样，采样之后电容电压稳定前，第一电容阵列可以将采集到的正输出端信号直接传输至第一比较器的同相输入端，第二电容阵列可以将采集到的负输出端信号直接传输至第一比较器的反相输入端。第一比较器可以直接比较电容电压稳定前的正负输出端信号，比较之前第一电容阵列和第二电容阵列无需进行额外的开关切换，减小了一次开关切换和电荷重分配的时间，速度快且功耗低。

在电容电压稳定后，第一电容阵列将正输出端信号传输至第二比较器的同相输入端，第二电容阵列将负输出端信号传输至第二比较器的反相输入端。第二比较器比较电容电压稳定后的正负输出端信号。

如图2所示，在本发明实施例中，第一比较器的比较结果以及第二比较器的比较结果都输出给纠错逻辑电路，在第一比较器得到的第一比较结果与第二比较器得到的第二比较结果不一致时，纠错逻辑电路传输纠错控制信号给逐次逼近逻辑电路，逐次逼近逻辑电路撤回第一比较器的比较结果对数模转换器的置位，使数模转换器中被切换的电容回到置位前的状态。

第一信号输入端与第一电容阵列之间还通过开关连接。同样地，第二信号输入端与第二电容阵列之间也设置有开关。在一个转换周期内，首先闭合第一信号输入端与第一电容阵列之间的开关以及第二信号输入端与第二电容阵列之间的开关，以对第一电容阵列及第二电容阵列包括的各个电容进行充电，充电一段时间后断开第一信号输入端与第一电容阵列之间的开关以及第二信号输入端与第二电容阵列之间的开关。同时将第一电容阵列和第二电容阵列中所有开关切换到采样时的初始位置。通过第一信号输入端及第二信号输入端输入差分的输入电压，该差分的输入电压即为当前转换周期内待采样的模拟信号。

第一电容阵列和第二电容阵列中所有电容均通过上极板采集该差分的输入电压。在第一电容阵列和第二电容阵列的电容电压稳定前，第一电容阵列中电容上极板与下极板之间形成的电压作为正输出端信号输入至第一比较器的正向输入端。第二电容阵列中电容上极板与下极板之间形成的电压作为负输出端信号输入至第一比较器的反相输入端。第一比较器比较电容电压稳定前的正负输出端信号后，将得到的第一比较结果传输给逐次逼近逻辑电路。逐次逼近逻辑电路存储该第一比较结果。

在第一电容阵列和第二电容阵列的电容电压稳定后，第一电容阵列中电容上极板与下极板之间形成的电压作为正输出端信号输入至第二比较器的正向输入端。第二电容阵列中电容上极板与下极板之间形成的电压作为负输出端信号输入至第二比较器的反相输入端。第二比较器比较电容电压稳定后的正负输出端信号后，将得到的第二比较结果传输给逐次逼近逻辑电路。逐次逼近逻辑电路存储该第二比较结果。

在当前转换周期结束时需要对第一电容阵列及第二电容阵列进行复位，以进行下一周期的转换。在复位时通过逐次逼近逻辑电路发送复位控制信号给第一电容阵列及第二电容阵列，通过复位控制信号控制第一电容阵列及第二电容阵列中的所有开关恢复至初始位置。

在本发明实施例中，逐次逼近型模数转换器包括两个比较器，通过第二比较器和第一比较器进行纠错校正，大大提高了转换准确性及转换速率。且逐次逼近型模数转换器包括的数模转换器采用上极板采集信号，采集信号时所有电容的下极板都连接到基准电压。且采用上极板采集信号，采集完可以直接通过比较器进行第一次比较，减少了一次开关切换和电荷重分配的时间，速度更快，且节省了一次切换的功耗。

参见图5，本发明实施例提供了一种基于双比较器的纠错方法，该方法是应用于上述实施例提供的逐次逼近型模数转换器的纠错方法，执行主体可以为上述实施例中的逐次逼近逻辑电路，该方法具体包括以下步骤：

步骤101：获取第一比较器传输的第一比较结果，第一比较结果是第一比较器在数模转换器电压稳定前比较得到的。

本发明实施例所基于的电路结构与上述实施例提供的逐次逼近型模数转换器的结构相同，在此不再赘述。逐次逼近型模数转换器包括第一比较器和第二比较器，第二比较器的控制时钟比第一比较器的控制时钟延后一定时长。

在逐次逼近型模数转换器中，第一比较器分别与数模转换器及逐次逼近逻辑电路连接、纠错逻辑电路和比较器时钟产生电路；第一比较器接收数模转换器电压稳定前的正负输出端信号，当第一比较器的控制时钟到达时第一比较器比较电压稳定前的正负输出端信号，将得到的第一比较结果输出给逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路。逐次逼近逻辑电路接收第一比较器传输的第一比较结果，并存储第一比较结果。由于第一比较结果是数模转换器的电容电压稳定前的比较结果，因此第一比较结果存在一定误差，准确性不高。

步骤102：获取第二比较器传输的第二比较结果，第二比较结果是第二比较器在数模转换器电压稳定后比较得到的。

在逐次逼近型模数转换器中，第二比较器也分别与数模转换器及逐次逼近逻辑电路、纠错逻辑电路连接。第二比较器接收数模转换器电压稳定后的正负输出端信号，当第二比较器的控制时钟到达时第二比较器比较电压稳定后的正负输出端信号，将得到的第二比较结果输出给逐次逼近逻辑电路和纠错逻辑电路。

步骤103：接收第一比较器完成比较时传输的第一切换指令，以及接收第二比较器完成比较时传输的第二切换指令。

第一比较器完成比较时还传输第一切换指令给逐次逼近逻辑电路。第二比较器完成比较时也传输第二切换指令给逐次逼近逻辑电路。由于第一比较器是在数模转换器的电容电压稳定前进行比较，所以第一切换指令可能存在错误，准确性低。而第二比较器是在数模转换器的电容电压稳定后进行比较，所以第二切换指令是准确的。

步骤104：根据第一比较结果、第一切换指令、第二比较结果及第二切换指令，对数模转换器进行切换纠错。

当逐次逼近逻辑电路接收到第一比较器传输的第一切换指令时，立即根据第一切换指令控制数模转换器切换。即逐次逼近逻辑电路将第一切换指令传输给数模转换器，数模转换器根据第一切换指令进行电容开关切换。

当纠错逻辑电路接收到第二比较器传输的第二比较结果时，获取已存储的第一比较结果，判断第一比较结果与第二比较结果是否相同；如果是，则表明第一比较器的第一比较结果及第一切换指令都是准确的，逐次逼近逻辑电路保持第一比较器结果对数模转换器的置位，即保持数模转换器的电容切换开关不变，直接进行下一位的转换，提高了转换速度。如果否，则表明第一比较器的第一比较结果及第一切换指令都是错误的，而数模转换器已根据第一比较器的第一切换指令进行了转换，因此需要对数模转换器进行切换纠错，纠错逻辑电路发送纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路撤回根据第一比较器比较结果对数模转换器的切换控制，让数模转换器中被切换的电容回到切换前的状态，再根据第二切换指令再次控制数模转换器切换。即逐次逼近逻辑电路将第二切换指令传输给数模转换器，数模转换器根据第二切换指令再次进行电容开关切换，以纠正第一切换指令造成的切换错误，确保逐次逼近型模数转换器转换的准确性。从而能够及时纠正第一比较器在数模转换器的电容电压趋于稳定之前就进行比较造成的错误，提高逐次逼近型模数转换器的准确性。

由于第二比较器是在数模转换器电压稳定后进行比较的，所以第二比较器的第二比较结果始终是准确的，因此在当前周期将第二比较结果确认为当前位的二进制码。若当前周期第一比较结果与第二比较结果不相同，则在下一位转换时，将当前周期内对当前位转换的第二比较结果进行取反运算；将取反运算结果确定为下一位的二进制码。

如图4所示的纠错效果图，图4中虚线V3表示基于双比较器纠错方法的逐次逼近型模数转换器，在第二次比较时，第一比较器在数模转换器的阈值电压建立时间不够的情况下开始比较，比较结果出现错误的“1”。为了不影响整个逐次逼近型模数转换器的速度，不管第一比较器的比较结果是否正确，只要第一比较器比较结束，立即将第一比较结果传输给逐次逼近逻辑电路，并控制数模转换器下一位的开关切换。从图4可见，在第二个转换周期开始时数模转换器的阈值电压跟虚线V2一样朝着远离输入电压的错误方向变化。由于第二比较器的时钟是第一比较器的时钟经过延时得到的，所以数模转换器的阈值电压有足够的建立时间，当第二比较器开始比较的时候，阈值电压建立误差值小于0.5LSB，比较结果为正确的“0”。在同一个转换周期中，若第一比较器和第二比较器的比较结果相同，则数模转换器的控制开关保持不变。当两个比较器比较结果不一样的时候，纠错逻辑电路和逐次逼近逻辑电路控制数模转换器的电容切换开关变回转换周期开始的状态，即图4中虚线V3返回第二次转换开始的位置。

在本发明实施例中，由于在第一比较器和第二比较器的比较结果相同时，第一比较器比较结束后，立即进行下一位的转换，提高了转换速率。当第一比较器和第二比较器的比较结果不相同时，通过第二比较器传输的第二切换指令对数模转换器的电容开关进行切换，纠正第一比较器的第一切换指令造成的切换错误，提高了逐次逼近型模数转换器的转换准确率。且当第一比较器和第二比较器的比较结果不相同时，第一比较器出现判断错误，在下一位转换时直接将当前周期第二比较器的比较结果取反，如此不仅大大降低了逐次逼近型模数转换器的误差，还确保了逐次逼近型模数转换器的转换速度，使得逐次逼近型模数转换器的准确性及转换速率都很高。

参见图6，本发明实施例提供了一种基于双比较器的纠错装置，该装置用于执行上述实施例所提供的基于双比较器的纠错方法，该装置可以为上述实施例提供的逐次逼近型模数转换器包括的逐次逼近逻辑电路。该装置包括：

获取模块30，用于获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收模块31，用于接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令；

纠错模块32，用于根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

上述纠错模块32包括：

切换单元，用于根据所述第一切换指令控制所述数模转换器切换；

判断单元，用于判断第一比较结果与第二比较结果是否相同；

确认单元，用于当判断单元判断第一比较结果与第二比较结果相同时，保持第一比较器结果对数模转换器的置位；以及用于当判断单元判断第一比较结果与第二比较结果不相同时，根据所述第二切换指令纠正所述数模转换器切换。

在本发明实施例中，该装置还包括输出模块，用于将所述第二比较结果输出为当前位对应的二进制码。

第一比较结果与第二比较结果不相同时，该装置还包括：取反模块，用于在下一位转换时，对当前位转换的第二比较结果进行取反运算；将取反运算结果确定为下一位的二进制码。

在本发明实施例中，由于在第一比较器和第二比较器的比较结果相同时，第一比较器比较结束后，立即进行下一位的转换，提高了转换速率。当第一比较器和第二比较器的比较结果不相同时，通过第二比较器传输的第二切换指令对数模转换器的电容开关进行切换，纠正第一比较器的第一切换指令造成的切换错误，提高了逐次逼近型模数转换器的转换准确率。且当第一比较器和第二比较器的比较结果不相同时，第一比较器出现判断错误，在下一位转换时直接将当前周期第二比较器的比较结果取反，如此不仅大大降低了逐次逼近型模数转换器的误差，还确保了逐次逼近型模数转换器的转换速度，使得逐次逼近型模数转换器的准确性及转换速率都很高。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种逐次逼近型模数转换器，其特征在于，包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器的控制时钟比所述第一比较器的控制时钟延后一定时长；所述第一比较器和所述第二比较器均分别与所述数模转换器及所述逐次逼近逻辑电路连接；

所述第一比较器接收所述数模转换器电压稳定前的正负输出端信号并进行比较，将得到的第一比较结果输出给所述逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器接收所述数模转换器电压稳定后的正负输出端信号并进行比较，将得到的第二比较结果输出给所述逐次逼近逻辑电路和纠错逻辑电路；

所述纠错逻辑电路根据所述第一比较结果及所述第二比较结果产生纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路根据第一比较器结果、第二比较器结果以及纠错校正信号产生控制信号控制数模转换器，比较器时钟产生电路根据第一比较器的比较结果产生异步时钟CLK，经过一段延时产生时钟CLKD用于第二比较器。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述数模转换器包括第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端、所述第一比较器及所述第二比较器的同相输入端连接；

所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端、所述第一比较器及所述第二比较器的反相输入端连接。

3.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，

所述逐次逼近逻辑电路还接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令。

4.根据权利要求3所述的逐次逼近型模数转换器，其特征在于，

所述逐次逼近逻辑电路还与所述数模转换器连接，传输所述第一切换指令给所述数模转换器，所述数模转换器根据所述第一切换指令重置电容切换开关；

在判断所述第一比较结果与所述第二比较结果不一致时，传输所述第二切换指令给所述数模转换，所述数模转换器根据所述第二切换指令再次重置所述电容切换开关；

在判断所述第一比较结果与所述第二比较结果一致时，保持第一比较器结果对数模转换器的置位。

5.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述第二电容阵列与所述第一电容阵列呈镜像对称设置。

6.一种基于双比较器的纠错方法，其特征在于，所述方法包括：

获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；

获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令；

根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

7.根据权利要求6所述的方法，其特征在于，所述根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错，包括：

根据所述第一切换指令控制所述数模转换器切换；

判断所述第一比较结果与所述第二比较结果是否相同；

如果是，则保持第一比较结果对数模转换器的切换设置；

如果否，则根据所述第二切换指令纠正所述数模转换器切换。

8.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：

将所述第二比较结果输出为当前位对应的二进制码。

9.根据权利要求6或7所述的方法，其特征在于，当所述第一比较结果与所述第二比较结果不相同时，所述方法还包括：

在下一位转换时，对当前位转换的所述第二比较结果进行取反运算；

将取反运算结果确定为所述下一位的二进制码。

10.一种基于双比较器的纠错装置，其特征在于，所述装置包括：

获取模块，用于获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收模块，用于接收所述第一比较器完成比较时传输的第一切换指令，以及

接收所述第二比较器完成比较时传输的第二切换指令；

纠错模块，用于根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

Images