CN111181564B - 一种sar型adc的增益误差的校准装置及其校准方法 - Google Patents
一种sar型adc的增益误差的校准装置及其校准方法 Download PDFInfo
- Publication number
- CN111181564B CN111181564B CN202010172482.4A CN202010172482A CN111181564B CN 111181564 B CN111181564 B CN 111181564B CN 202010172482 A CN202010172482 A CN 202010172482A CN 111181564 B CN111181564 B CN 111181564B
- Authority
- CN
- China
- Prior art keywords
- calibration
- capacitor array
- gain error
- control switch
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种SAR型ADC的增益误差的校准装置及其校准方法，属于ADC转换增益误差的校正领域。本发明的校准装置，引入增益误差校准电容阵列对增益误差进行校准，可有效减小增益误差，提高ADC的转换精度。该增益误差校准技术具有双极性增益误差可校准性；该增益误差校准具有校准精度可调节性，可对不同极性和幅度的增益误差实现调整。本发明的校准方法，在校准时不影响正常的AD转换。
Description
技术领域
本发明属于ADC转换增益误差的校正领域，尤其是一种SAR型ADC的增益误差的校准装置及其校准方法。
背景技术
ADC作为沟通模拟和数字的桥梁被广泛应用于军事和民用领域，其主要结构包括：流水线型、双积分型、快闪型、Sigma-delta型以及SAR型。在工程应用中，根据精度、速度、功耗和可靠性的要求，选择合适种类的ADC。SAR型ADC由于其结构简单，功耗低被广泛应用于便携设备，超长待机设备等。SAR型ADC中的DAC有多种实现方式，包括：电压定标型，电流定标型，以及电荷定标型。电荷定标型ADC采用开关电容结构。因此，电容的匹配性和线性度限制了AD转换的精度。
如果不依赖校准技术，ADC的转换精度局限于10位分辨率之内。传统的校准技术，主要针对电容的匹配性误差。图1所示的ADC采用传统的校准技术，采样保持控制开关23在时钟控制下，处于采样或者转换状态，在图中时序a阶段，ADC处于采样状态，采样保持开关23接Vin；在图中时序b阶段，ADC处于转换状态，采样保持开关23接向右侧。在转换阶段，在开关24至36控制下，电容阵列接参考电压正p或者参考电压负n。为了读取最右侧电容的匹配性误差，在转换阶段，该电容首先接参考电压正p，其它电容接参考电压负n；而后，全部电容反接，最右侧电容接参考电压负n，其它电容接参考电压正p。如果匹配性良好，两种接法下，比较器负端的电压值相等；相反，如果匹配性不佳，两种接法下，比较器负端的电压值不相等，该差别电压通过匹配误差校正计算模块21计算误差后予以补偿。按照该方法逐次确定每个电容的匹配误差，并予以补偿。从而实现对电容匹配性误差的校准。
然而，随着ADC转换精度要求的提高，单纯针对电容匹配性误差的校准而忽略增益误差校准，难以实现较高的转换精度。电容的增益误差是实际传输特性曲线和理想传输特性曲线的偏差。图2所示为芯片增益误差曲线。实线为理想特征曲线的拟合直线；虚线为非理想特征曲线的拟合直线。非理想特征曲线较理想特征曲线向下偏移具有负增益误差，非理想特征曲线较理想特征曲线向上偏移具有正增益误差。
发明内容
本发明的目的在于克服现有校准装置无法校准增益误差缺点，提供一种SAR型ADC的增益误差的校准装置及其校准方法。
为达到上述目的，本发明采用以下技术方案予以实现：
一种SAR型ADC的增益误差的校准装置，包括增益误差校准电容阵列、增益误差校准极性控制开关、增益误差校准精度控制开关阵列、伪差分电容；
所述比较器的负向输入端接有采样保持电容阵列，所述采样保持电容阵列中的电容的另一端分别通过采样保持控制开关与Vin或参考电压负n相连接；
所述校准电容阵列通过校准极性控制开关与所述比较器的负向输入端或正向输入端相连接，所述校准电容阵列中的电容的另一端通过采样保持控制开关与增益误差校准精度控制开关或参考电压负n相连接，所述增益误差校准精度控制开关与Vin或参考电压负n相导通；
所述比较器的正向输入端接有伪差分电容。
进一步的，所述伪差分电容电容值与采样保持电容阵列的电容值总和相等。
本发明的SAR型ADC的增益误差的校准装置的校准方法，包括以下步骤：
1)在校准电容阵列不参与校准时，采样保持电容阵列经采样阶段和转换阶段，得到ADC的特征曲线；
2)判断ADC的增益误差的正负极性，若ADC的增益误差为正，将校准电容阵列通过校准极性控制开关接入所述比较器的正向输入端；
若ADC的增益误差为负，将校准电容阵列通过校准极性控制开关接入所述比较器的负向输入端；
3)将校准电容阵列通过增益误差校准精度控制开关接入Vin或参考电压负n，从而调节校准幅度。
进一步的，步骤1)的具体操作为：
在采样阶段，采样保持电容阵列通过采样保持控制开关接Vin，校准电容阵列接入参考电压负n；
在转换阶段，采样保持电容阵列通过采样保持控制开关接参考电压负n，校准电容阵列接入参考电压负n，ADC完成一次AD转换。
进一步的，步骤3)的具体操作为：在转换阶段，采样保持电容阵列通过采样保持控制开关接参考电压负n，校准电容阵列接入参考电压负n；
在采样阶段，采样保持电容阵列通过采样保持控制开关接Vin，根据电容线性度误差，将校准电容阵列中相应的电容接入Vin，实现预设误差值的校准。
与现有技术相比，本发明具有以下有益效果：
本发明提出了一种SAR型ADC的增益误差的校准装置，根据增益误差的特点，利用增益误差校准电容阵列对增益误差进行补偿，通过校准极性控制开关，根据增益误差极性，接入比较器特定方向输入端，可实现ADC的正负增益误差的双向调整；另一方面，本发明可通过校准精度控制开关，接入相应校准电容，根据增益误差的大小进行不同幅度的补偿。本发明引入校准电容阵列对增益误差进行校准，可有效减小增益误差，提高ADC的转换精度，是传统方法仅校正匹配性误差的有效补充。
进一步的，采样保持电容阵列和伪差分电容具有相同的电容值，以实现正负端形似的环境和相近的校准幅度。
本发明的SAR型ADC的增益误差的校准方法，利用步骤1)可以得出ADC增益误差的正负极性，之后利用步骤2)通过调节校准极性控制开关将校准电容阵列接入比较器的正或负端以实现双向调节；然后步骤3)中，根据ADC的增益误差的大小确定校准幅度，将校准电容阵列中相应的电容接入Vin参与校准，从而实现校准预设幅度的目的；与传统的SAR型ADC校准方法相比，本发明的校准方法在校准时不影响正常的AD转换。
附图说明
图1为传统的SAR型ADC校准电路图；
图2为增益误差图；
图3为校准电容阵列接比较器正端的电路图；
图4为校准电容阵列接比较器负端的电路图；
图5为不接入校准的电路图；
图6为接入部分校准的电路图；
图7为校准电容阵列转换阶段接的电路图；
图8为校准电容阵列的校准精度示意图；
图9为校准电容阵列全部接入时的电路图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
本发明提出了一种增益误差的校准方法。根据增益误差的特点，利用校准电容阵列对增益误差进行补偿。如果ADC表现为正增益误差，其表现如图2中实线上方虚线所对应的特征曲线，校准电容阵列需接比较器的正端，如图3所示；如果ADC表现为负增益误差，其表现如图2中实线下方虚线所对应的特征曲线，校准电容阵列需接比较器的负端如图4所示。
所述增益误差校准电容阵列13通过增益误差校准极性控制开关14与所述比较器10的负向输入端或正向输入端相连接，用于实现增益误差的极性调整，若增益误差为正，则增益误差校准电容阵列连接比较器10正端，若增益误差为负，则增益误差校准电容阵列连接比较器10负端；所述增益误差校准精度控制开关阵列15根据增益误差幅度，确定与Vin或参考电压负n的连接关系，增益误差校准电容阵列13仅参与采样而不参与转换，根据电荷守恒原理，增益误差校准电容对比较器10的正端或负端引入负电压，且引入的校准大小和Vin的值线性相关，该特性符合增益误差的特性，即随着输入的增大传输曲线偏移理想曲线幅度越大。根据拟合直线所确定的增益误差，确定校准的极性。增益误差越大需接入的校准电容权重越大，否则越小。校准的范围为所有校准电容均参与校准。
校准电容阵列不仅可以对正负增益误差进行双向调整，而且可以根据增益误差的大小进行不同幅度的补偿。当ADC的具有极小的增益误差时，不需要对其进行校准。如图5所示在时序a阶段，即采样阶段，校准电容阵列13中电容均接参考电压负n，不参与校准。当ADC的采样保持电容阵列存在一定的增益误差时，需要对增益误差进行校准。如图6所示在时序a阶段，校准电容阵列的部分电容接参考电压n，部分电容接Vin，接Vin的电容参与校准。根据增益误差的情况，选择接入校准电容的最佳方案。如图7所示，在图中时序b阶段，即转换阶段，校准电容阵列13接参考电压负n，增益误差校准电容阵列不参与转换。
校准的精度是指校准的最小步长，需要依据ADC本身的分辨率而设定。若校准的精度超过ADC的最小比特位(LSB)难以实现精细校准。如图8所示，在采样阶段，最左侧权重最小的电容接Vin，则该电容接入校准，为最小步长的校准。确保校准的范围可涵盖增益误差。如图9所示，在采样阶段，所有校准电容接Vin，为校准的最大幅度。
本发明所描述的校准方法主要针对电容阵列的增益误差。本发明的校准方法可有效减小增益误差，是传统方法仅校正匹配性误差的有益补充。如图3所示为带有增益误差校准功能的逐次逼近型ADC示意图，包括采样保持电容阵列11，采样保持控制开关12，比较器10，伪差分电容16，增益误差校准极性控制开关14，增益误差校准电容阵列13，和增益误差校准精度控制开关15。该ADC在图3所示时序控制下工作，图中时序a阶段为采样阶段，在该阶段采样保持电容阵列11输入采样信号Vin，增益误差校准电容阵列13中特定电容输入增益误差校准信号Vin；图中时序b阶段为转换阶段，在该阶段采样保持电容阵列11转换输出数字信号，增益误差校准电容阵列13接参考电压负n不参与转换，根据电荷守恒原理，增益误差校准电容阵列在采样阶段输入的校准电荷，该校准电荷和输入信号Vin成正比，该校准电荷由于增益误差校准电容阵列13不参与转换，而全部作用于主电容阵列11，实现对ADC的增益误差校准。
本发明的校准方法的实施过程如下：
首先，增益误差校准电容阵列13接比较器10正端，且在图中时序a阶段均接参考电压负n如图5所示，在图中时序b阶段同样接参考电压负n如图7所示，此时增益误差校准电容阵列不参与校准。
ADC正常工作一次，对其输出特征曲线进行直线拟合，拟合方式类似图2。
根据拟合直线位于理想拟合直线的下方或者上方确定校准的极性，若位于实线上方，则器件表现为正增益误差，极性控制开关14拨向下方如图3所示，校准电容阵列接比较器正端；若位于实线下方，表现为负增益误差，极性控制开关14拨向上方如图4所示，校准电容阵列接比较器负端。
本发明的校准原理为，增益误差校准电容阵列13中参与校准的电容，在采样阶段接Vin，在保持阶段接参考电压负n，根据电荷守恒原理，增益误差校准电容对比较器10的正端或负端引入负电压，且引入的校准大小和Vin的值线性相关，Vin越大引入的校准越大，该特性符合增益误差的特性，即随着输入的增大传输曲线偏移理想曲线幅度越大。最后，根据拟合直线所确定的增益误差，确定校准的极性。增益误差越大需接入的校准电容权重越大，否则越小。校准的范围为所有校准电容均参与校准。当增益误差大于校准范围则难以实现有效校准，所以校准范围的设定需要根据增益误差确定。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。
Claims (5)
1.一种SAR型ADC的增益误差的校准装置，其特征在于，包括增益误差校准电容阵列(13)、增益误差校准极性控制开关(14)、增益误差校准精度控制开关阵列(15)、伪差分电容(16)；
所述比较器(10)的负向输入端接有采样保持电容阵列(11)，所述采样保持电容阵列(11)中的电容的另一端分别通过采样保持控制开关(12)与Vin或参考电压负n相连接；
所述校准电容阵列(13)通过校准极性控制开关(14)与所述比较器(10)的负向输入端或正向输入端相连接，所述校准电容阵列(13)中的电容的另一端通过采样保持控制开关(12)与增益误差校准精度控制开关(15)或参考电压负n相连接，所述增益误差校准精度控制开关(15)与Vin或参考电压负n相导通；
所述比较器(10)的正向输入端接有伪差分电容(16)。
2.根据权利要求1所述的SAR型ADC的增益误差的校准装置，其特征在于，所述伪差分电容(16)电容值与采样保持电容阵列(11)的电容值总和相等。
3.一种根据权利要求1或2所述的SAR型ADC的增益误差的校准装置的校准方法，其特征在于，包括以下步骤：
1)在校准电容阵列(13)不参与校准时，采样保持电容阵列(11)经采样阶段和转换阶段，得到ADC的特征曲线；
2)判断ADC的增益误差的正负极性，若ADC的增益误差为正，将校准电容阵列(13)通过校准极性控制开关(14)接入所述比较器(10)的正向输入端；
若ADC的增益误差为负，将校准电容阵列(13)通过校准极性控制开关(14)接入所述比较器(10)的负向输入端；
3)将校准电容阵列(13)通过增益误差校准精度控制开关(15)接入Vin或参考电压负n，从而调节校准幅度。
4.根据权利要求3所述的校准方法，其特征在于，步骤1)的具体操作为：
在采样阶段，采样保持电容阵列(11)通过采样保持控制开关(12)接Vin，校准电容阵列(13)接入参考电压负n；
在转换阶段，采样保持电容阵列(11)通过采样保持控制开关(12)接参考电压负n，校准电容阵列(13)接入参考电压负n，ADC完成一次AD转换。
5.根据权利要求3所述的校准方法，其特征在于，步骤3)的具体操作为：在转换阶段，采样保持电容阵列(11)通过采样保持控制开关(12)接参考电压负n，校准电容阵列(13)接入参考电压负n；
在采样阶段，采样保持电容阵列(11)通过采样保持控制开关(12)接Vin，根据电容线性度误差，将校准电容阵列(13)中相应的电容接入Vin，实现预设误差值的校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010172482.4A CN111181564B (zh) | 2020-03-12 | 2020-03-12 | 一种sar型adc的增益误差的校准装置及其校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010172482.4A CN111181564B (zh) | 2020-03-12 | 2020-03-12 | 一种sar型adc的增益误差的校准装置及其校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111181564A CN111181564A (zh) | 2020-05-19 |
| CN111181564B true CN111181564B (zh) | 2023-02-21 |
Family
ID=70656766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010172482.4A Active CN111181564B (zh) | 2020-03-12 | 2020-03-12 | 一种sar型adc的增益误差的校准装置及其校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111181564B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114051107B (zh) * | 2021-10-28 | 2023-09-22 | 西安微电子技术研究所 | 一种cmos图像传感器的双模式精细增益配置方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446304B2 (en) * | 2010-06-30 | 2013-05-21 | University Of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
| US8416107B1 (en) * | 2011-09-28 | 2013-04-09 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Charge compensation calibration for high resolution data converter |
| US8638248B2 (en) * | 2011-10-07 | 2014-01-28 | Nxp, B.V. | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter |
| CN103873059B (zh) * | 2014-03-10 | 2017-02-08 | 天津大学 | 一种应用于高精度逐次逼近模数转换器的数字校准方法 |
| CN107346975B (zh) * | 2017-06-23 | 2021-01-22 | 西安微电子技术研究所 | 一种sar型adc的高精度校准装置 |
| CN109818617A (zh) * | 2019-01-28 | 2019-05-28 | 西安微电子技术研究所 | 一种sar型adc的高精度校准装置 |
-
2020
- 2020-03-12 CN CN202010172482.4A patent/CN111181564B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111181564A (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| CN109120268B (zh) | 一种动态比较器失调电压校准方法 | |
| US20130169454A1 (en) | System and Method for a Successive Approximation Analog to Digital Converter | |
| CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
| US9219489B2 (en) | Successive approximation register analog-to-digital converter | |
| US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
| WO2018053788A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
| US10826521B1 (en) | Successive approximation register analog to digital converter and offset detection method thereof | |
| EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| US10886933B1 (en) | Analog-to-digital converter | |
| CN110350919B (zh) | 一种流水线模拟数字转换器 | |
| US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| CN111181564B (zh) | 一种sar型adc的增益误差的校准装置及其校准方法 | |
| CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
| CN107786206B (zh) | 一种Pipeline SAR-ADC系统 | |
| US11509320B2 (en) | Signal converting apparatus and related method | |
| CN114978165A (zh) | 时间交织流水线逐次逼近模数转换器 | |
| KR20180041026A (ko) | Sar-adc 커패시터 어레이 장치 | |
| Zhang et al. | A 14-bit 500-MS/s SHA-less Pipelined ADC in 65nm CMOS Technology for Wireless Receiver | |
| Liu et al. | A fully differential SAR/single-slope ADC for CMOS imager sensor | |
| CN110071720B (zh) | 自校准的全电容逐次逼近数模转换电路 | |
| US20230198539A1 (en) | Slope analog-to-digital converter and a method for analog-to-digital conversion of an analog input signal | |
| CN117674852A (zh) | 逐次逼近型模数转换器及控制方法 | |
| WO2021120037A1 (zh) | 一种逐次逼近模数转换器及失配电压检测的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |