CN101657970A - 模数转换器 - Google Patents

Abstract

提供了一种模数转换器，其中在组合电路中组合第一和第二数模转换器DAC1和DAC2的输出，以便形成多个判决阈值。这使得能够在单个检验中确定两个或更多个比特。

Description

模数转换器

技术领域

本发明涉及一种模数转换器，并且尤其涉及一种可以在每个比特检验中确定多个比特的转换器。

背景技术

数模转换器的用户通常想要达到高转换准确度和高转换速率。

已知闪速转换器和流水线转换器用来提供高转换速度。闪速转换器在单个的进入中转换输入字并且只体现相对小的转换延迟，而流水线转换器把转换过程分段为多个步骤，由此可以实现高吞吐量，不过是以流水线延迟和复杂度增加为代价的。

特别流行的模数转换器类型是逐次逼近型转换器。此转换器在成本和速度之间有良好的折衷并且可以非常准确。逐次逼近型转换器执行相继的比特检验，从而一旦正检验的比特被设置，就判决是否设法转换的模拟值大于或小于由正检验的比特结合任何先前保持的比特之和所表示的等效值。于是，设法生成八比特输出结果的逐次逼近型转换器执行八个比特检验(或者更多，如果转换器包括冗余的话)。

US 6,239,734公开了一种具有三个转换器的模数转换器，这三个转换器合作，使得每个比特检验可以确定数字字内的两个比特。在US6,239,734的图7中所示出的例子公开了六比特字的转换。给出了模拟输入信号，所述模拟输入信号当被转换时具有对应于“110011”的值。依照通常的逐次逼近过程，第一寄存器SAR被设置为检验字“100000”。另外，第二寄存器SAR+被设置为检验字“110000”，并且第三寄存器SAR-被设置为检验字“010000”。在此第一检验中，模拟值大于SAR、SAR+和SAR-寄存器中的每个检验字，由此检验的最前两个比特可以被设置为“11”。在第二检验中，正被测试的两个比特分别在寄存器中被设置为“10、11和01”，使得第一寄存器检验“111000”，SAR+寄存器检验“111100”并且SAR-寄存器检验“110100”。在此第二检验结束时，模拟值小于每个检验字，从而下两个比特可以被设置为“00”，从而在仅两个检验步骤中就确定了四个比特。在第三步骤中，把“10、11和01”式样赋予各寄存器，用于比特五和比特六，前面四个比特如由前两个检验步骤所确定的那样设置为“1100”。在最终步骤中，两个检验字小于模拟值，并且第三检验字并不小于模拟值，由此在

次检验中随着末比特字被转换而恢复所转换的字“110011”。

从而已经实现转换速度潜在的加倍。然而这是以必须制造三个模数转换引擎为代价的。

发明内容

依照本发明的第一方面，提供一种模数转换器，其包括第一和第二数模转换器、至少三个比较器和电容性求和网络，所述电容性求和网络用于形成来自第一和第二数模转换器的输出的至少第一到第三组合，使得可以同时测试至少三个判决阈值。

从而可以使用两个数模转换器来一次测试两个或更多个比特。

优选地是，模数转换器是逐次逼近型转换器。

在某种意义上，每个比较器及其求和网络就像它是单个逐次逼近例程SAR转换引擎一样起作用，并且每个转换引擎测试与所有其它转换引擎的值相关的值。这使得能够使用显著减少数目的内部数模转换器来提供高度并行的SAR转换器。

为了在逐次逼近型转换中一次测试两个比特，必须产生三个判决阈值。然而可获得多于三个的判决阈值是有益的，使得任何随后的转换步骤(第T+1步骤)所测试的范围大于当前(第T)步骤的中间判决阈值范围。这改进了系统从决定误差(settling error)中恢复的能力。

应当注意，一般说来，在利用仅三个判决阈值的、除第一比特检验之外的任何比特检验，受调查的当前检验空间被限定为前一检验空间范围的大小的四分之一。然而，当使用额外的判决阈值时，使得看起来系统具有协同操作的四个转换引擎，那么可以使检验空间大于前一检验空间大小的四分之一，由此可以纠正源于决定的转换误差及其它误差。从而，如果使用整数T来计数比特检验，那么第T+1比特检验的检验空间大于第T比特检验的检验空间的四分之一。然而，因为检验空间小于前一空间大小的一半，于是比使用单个SAR转换器的情况更迅速地获得最终结果。

有益地是，当从一个检验前进到下一比特检验并且使用多于三个的转换引擎或多于三个的比较器时，检验范围被偏移。在本发明的一个实施例中，把检验范围偏移了与受测试的当前最小比特大小的一半相对应的值。这允许纠正在转换过程中任一符号的误差。

应当注意，通过增加第四转换器引擎(即，与其相应求和网络相关联的第四比较器)所允许的冗余提供了对转换中先前误差的纠正，而不需要任何附加的比特检验。当然，可以在只使用三个转换引擎时增加冗余，但是这要求增加附加的冗余比特，这会带来附加比特检验的成本。这可以例如通过以下方式来实现：使新的检验范围为前一比特检验范围的一半(而不是四分之一)，并且还偏移所述检验范围，以便提供对+号和-号两者的误差校正。

可以增加更多比较器和求和网络来使得更多判决阈值被形成。从而如果形成七个判决阈值(或更好是八个阈值，以提供冗余)，可以结合七个比较器使用两个数模转换器来在每个转换步骤测试三个比特。类似地，形成十五个(或更好是十六个)判决阈值允许在每个转换步骤检验四个比特。

依照本发明的第二方面，提供了一种用于执行模数转换的方法，其中第T转换检验确定至少两个比特，所述方法包括在第一数模转换器中设置第一值并且在第二数模转换器中设置第二值，以及在组合装置中组合各输出，以便形成至少三个判决阈值，其中T是正整数。

附图说明

将进一步参考附图仅以举例形式来描述本发明，其中：

图1采用简化形式示意地图示了构成本发明一个实施例的数模转换器的内部体系结构；

图2a到2d示出了在第一比较器的输入处形成的电容性分压器的简化示意图；

图3示意地图示了可以怎样在搜索空间中布置四个判决阈值；

图4示意地图示了用于产生多个判决阈值的进一步配置；

图5示意地图示了具有可以同时测试的三个判决阈值的本发明的一个实施例的转换过程；

图6示意地图示了具有可以同时测试的四个判决阈值的本发明的一个实施例的转换过程；

图7示出了在变化条件下操作的检验过程；

图8示出了构成本发明一个实施例的差分转换器拓扑；

图9示出了本发明的另一实施例；以及

图10示出了具有输入短接配置的比较器输入级。

具体实施方式

图1示意地图示了构成本发明一个实施例的模数转换器。该模数转换器包括第一数模转换器DAC1，其可以使用任何适当的转换器技术形成，但是在此例子中是开关电容器数模转换器，因为这样的转换器还可以执行经由采样输入采样要转换的模拟输入信号的任务。转换器可以或可以不被分段，这在于设计者的选择，并且可以是单端的或具有差分输出。为简单起见，我们会假定转换器是单端的。第一数模转换器DAC1使其输出经由第一到第四电容器12、32、52和72分别连接到第一到第四比较器10、30、50和70，所述比较器具有输出C1到C4。在本发明的优选实施例中，使用四个比较器允许扩展判决空间，不过如将要解释的那样，本发明只利用三个判决阈值也足以产生每个检验仍然转换两个比特的结果。

如上所述，第一比较器10经由耦合电容器12被连接到第一数模转换器DAC1。提供了类似的耦合电容器32、52和72，以便把第一数模转换器DAC1的输出连接到第二到第四比较器30、50和70的非反向输入。第一比较器10的非反向输入还经由第一和第二偏移耦合电容器14和16连接到第二数模转换器DAC2(其可以被认为是偏移DAC)的输出，所述第二数模转换器DAC2是差分转换器。为了在上下文中应用这点，如果向第二数模转换器DAC2给出控制字，所述控制字使其非反向输出22(在没有负载的情况下)采取+1伏的电压，那么其反向输出24会取-1伏的值。然而应当注意，第二数模转换器DAC2不必为差分转换器，如稍后参考图4所解释。提供了类似的耦合电容器34和36，以便把偏移DAC(DAC2)连接到第二比较器30，向第三比较器50提供了电容器54和56，并且向第四比较器70提供了类似的电容器74和76。这些电容器中的每个都被耦合到第二数模转换器DAC2的非反向输出22或反向输出24，以便生成从第一数模转换器DAC1所输出的电压偏移的各个判决阈值。每个比较器可以被认为是像转换引擎那样动作，这是由于每个比较器和耦合网络组合对照不同的检验字有效地测试了模拟值。在图1的四个比较器/转换引擎例子中，任何比较器的第一偏移耦合电容器14、34、54和74具有为相应的第二偏移耦合电容器16、36、56和76的值二倍的值。为简单起见，假定耦合电容器14具有一个任意电容单位的值，1C。于是第二耦合电容器中的每个具有0.5C的值。在此方案中，我们选择耦合电容器12具有4C的值。对其它电容器32、34、36、52、54、56以及72、74和76中的每组应用相同的比例。与第一比较器10相关联的电容器14和16均被耦合到第二数模转换器DAC2的非反向输出22。

第二比较器30的第一耦合电容器34被连接到第二数模转换器DAC2的非反向输出22，而第二耦合电容器36被连接到第二数模转换器的反向输出24。

第三比较器的第一耦合电容器54被连接到第二数模转换器DAC2的反向输出24，而第二耦合电容器56被连接到非反向输出22。最后，第四比较器70的第一和第二耦合电容器74和76都被连接到第二数模转换器DAC2的反向输出24。

图2a示出了被耦合到4个比较器的正输入的电容器网络。对于第一比较器来说，如图2b所示，C2和C3被并联到DAC2+输出。可以根据下式得到在Vo的电压：

$\mathrm{VO}=\mathrm{DAC}1\frac{C1}{(C1+C2+C3)}+\mathrm{DAC}2\frac{(C2+C3)}{(C1+C2+C3)}$ 方程式1

可以看出DAC2乘以分数3/11。

图2c示出了第二比较器的连接，其中C3现在被连接到DAC2-输出。于是可以根据下式得到在Vo的电压：

$\mathrm{VO}=\mathrm{DAC}1\frac{C1}{(C1+C2+C3)}+\mathrm{DAC}2\frac{(C2-C3)}{(C1+C2+C3)}$ 方程式2

在这种情况下，DAC2乘以分数1/11。

在第二比较器的电容器网络的替换配置中，其中如图2d所示省去C2并且C3被连接到仅DAC2的正输出。于是在Vo的电压由下式给出：

$\mathrm{VO}=\mathrm{DAC}1\frac{C1}{(C1+C3)}+\mathrm{DAC}2\frac{C3}{(C1+C3)}$ 方程式3

以上表达式中的分母现在已经从(5+1/2)改变到(4+1/2)，给出了用于DAC1和DAC2两者的新的乘数。然而，由于Vo只被比较器感测，所以实际上这并没有关系，因为被确定的只是Vo的符号，而不是其幅度。

考虑来自第二比较器DAC2的输出的符号，可以为出现在其它比较器50和70的电压编写类似的表达式。

在优选的配置中，C2和C3被分别设置为1个单位和1/2个单位，而C1被设置为4个单位。假定2个DAC具有相同的全量度范围，选择这些值来给出如在比较器的输入所感测的DAC输出的正确量度。如果可以增加DAC2的范围，那么可以增加C1的值或者可以减少C2和C3(或者这些动作两者的某种组合)。例如，如果DAC2的范围被加倍，那么C1也可能会被加倍到8个单位，或者C2和C3可以分别减少到1/4单位和1/8单位。其效果在于减少采样信号的衰减，如在比较器输入所见的。

可以通过使用较大的DAC2基准电压或通过改变DAC的体系结构来增加第二DAC的全量度范围。

还可以看出，从一个数模转换器的输出朝其它转换器看来，所述转换器把它们本身认为是通过单个电容器连接到其它转换器并由此每个转换器按照相同的量加载其它转换器，由此数模转换器DAC1和DAC2的输出变为按照附加电容性负载来修改，但是每个数模转换器的输出按照相同的量来修改，使得数模转换器的相对匹配保持不受影响。

可以看出，出现在比较器10的输入的电压主要是按照出现在第二数模转换器DAC2的输出的电压所修改的、出现在第一数模转换器DAC1的输出的电压。因为电容器14和16是并联的并且均被连接到非反向输出22，于是1.5个任意单位的变化被有效地加到第一数模转换器DAC1的输出上。

对于第二比较器30来说，1-0.5＝0.5个单位的值被加到第一数模转换器DAC1的输出上。对于第三比较器来说，-1+0.5＝-0.5个任意单位的值被加到第一数模转换器DAC 1的输出上，类似地对于第四比较器70来说，-1.5个任意单位的值被加到第一数模转换器的输出上。从而根据仅两个数模转换器已经导出四个独立的判决阈值。

这在图3中示意地图示，其中来自第一数模转换器DAC1的输出被标为DAC1OP，然后按照+3Δ进行修改以便产生被提供到第一比较器10的第一阈值TH1，按照+Δ进行修改以便产生被提供到第二比较器30的第二阈值TH2，按照-Δ进行修改以便产生被提供到第三比较器50的第三阈值TH3，以及按照-3Δ进行修改以便产生被提供到第四比较器70的第四阈值TH4。

在图1的实施例中，第一和第二数模转换器DAC1和DAC2对于它们的电容器阵列来说具有相同的内部体系结构，并且电容性分压器网络用来正确地按比例调整DAC2对于偏移DAC1的输出所起的作用。

使用中，如果我们把每个转换检验T视为测试要转换的N个比特中的两个(不过应当注意，设计者可以选择第一比特检验只测试一个阈值，即DAC2在被提供有零值控制字时没有输出，使得在至比较器的输入处的电压偏移没有超出设备电源电压的范围并由此没有接通寄生二极管等，这可能导致DAC1的电荷损失)，那么从第T转换检验移动到第T+1转换检验，DAC2的输出减少四分之一。

因此，如果例如我们具有八比特转换器，那么检验T1会确定比特N＝1和N＝2(其中N＝1是最高有效位并且N＝8是最低有效位)。

在获取阶段期间，DAC1会被设置为10000000并且DAC2被设置为00000000。于是对于第一比特检验来说，DAC1会保持10000000并且DAC2会切换到11111111。

对于随后的检验来说，在DAC1上所给出的值将根据正被转换的输入值以及所产生的比较器判决而改变。然而，检验T2确定比特N＝3和N＝4，并且DAC2的控制字为01000000，其非常接近于前一值的1/4。利用冗余可以恢复这个小误差。

检验T3确定比特N＝7和N＝8并且DAC2的控制字为00010000，其正好为前一值的1/4。

如果我们具有七个判决阈值，使得可以一次确定三个比特，那么在DAC2的控制字中的“1”会每个检验移动三个比特，而不是如在以上例子中那样移动两个比特。

使用多个转换阈值的问题在于很难确保各阈值相互正确地间隔。因此与每个比较器相关联的阈值产生电路同样地加载数模转换器是重要的。这意味着源于被附着到数模转换器输出的电容性负载的任何按比例调整误差同样地影响它们中的每个。在图1中所示出的配置的对称性质实现这点。

每个数模转换器和每个比较器可以具有与之相关联的偏移。自然地，电路设计者设法通过仔细的设计和通过修整来使偏移最小化。然而，可选地，每个电路可以包括偏移补偿装置，用于向比较器引入偏移电压，以便消除偏移误差。这种电路为本领域技术人员所知。

返回到图1，存在分别与第一到第四比较器相关联的短接开关S1到S4，它们可以把单个比较器的反向输入和非反向输入连接在一起。这允许在被连接到非反向输入的电容器例如12、14和16的极板的电压保持在限定的电压。

类似地，短接开关S5、S6和S7存在，以便使数模转换器DAC1和DAC2的输出能够被连接到共用节点，所述共用节点本身可以被接地或接到基准电压(未示出)。

应当注意，还可以构建类似的电路，其中DAC1和DAC2都是单端的。在此配置中，偏移DAC(DAC2)的作用可以只被加到DAC1的输出上或从其扣除(而不是同时这两样)。如果为简单起见我们假定我们只可以把偏移加到DAC1的输出上，那么如图4所示，可以通过设置DAC1输出对应于第四阈值TH4的值来产生阈值。然后可以通过分别把3Δ、2Δ和1Δ加到DAC1的输出上来产生阈值TH1、TH2和TH3。这可以通过使三个单位电容器在第一比较器10的非反向输入和DAC2的输出22之间并行延伸来实现。两个单位电容器在第二比较器30的非反向输入和DAC2的输出22之间延伸，而单个单位电容器在DAC2的输出22和第三比较器50的非反向输入之间延伸。在第四比较器70和偏移DAC(DAC2)之间不进行连接。假定相同的全量度范围用于DAC和DAC2，则耦合电容器12、32、52和72会被设置为8个单位的值。

现在将描述转换器的操作。最初考虑只提供三个比较器/转换引擎的本发明的实施例是有用的。

通过依照略微修改的方式操作在图1中所示出的配置，并且通过忽略第二比较器30的输出C2或第三比较器50的输出C3，可以实现只具有三个转换阈值的配置。我们将忽略C3。另外，电容器14、16、34、36、74和76的值全部需要为相同的大小。一旦实现这点，那么将向第一比较器10增加DAC2的输出，DAC2的输出将不影响第二比较器30的值，并且将从第四比较器70中减去DAC2的输出。从而可以使用第二数模转换器来产生从中央阈值偏移的转换阈值，作为第一数模转换器DAC1的输出。

图5示意地图示了用于转换八比特字的转换过程，其中字的所转换值对应于“00110010”。如上所述，转换器能够转换达到更高等级的准确度，但是为了清楚起见有意地使此例子保持简单。在第一比特检验期间，设置DAC1，使得其两个最高有效位为“10”并且其余比特被设置为“0”，此条件由行T1(1)来标识。第二数模转换器被设置为提供输出，使得第一比较器10测试从T1(1)偏移当前转换范围(因为这是第一比特检验，所以是转换器的输入范围)的四分之一的等级，其被标为T2(1)并且等效于测试值“11000”。类似地，从第一数模转换器DAC1的输出中减去第二数模转换器DAC2的输出，使得第四比较器70测试从阈值T1(1)偏移与当前转换范围的四分之一相对应的值的等级，其被标为T3(1)且对应于“01000000”。从而每个比较器就好像是独立的转换引擎E1到E3那样起作用。

参照图5，可以看出判决范围已经被分段为四个不同的区域。被标为R0(1)的最低区域跨过转换空间的最低四分之一，即从“00000000”到“01000000”。被标为R1(1)的下一区域跨过转换空间的下个四分之一，即从“01000000”到“10000000”。被标为R2(1)的下一区域跨过转换空间的下个四分之一，即从“10000000”到“11000000”。被标为R3(1)的最终区域跨过从“11000000”到全量度(即“11111111”)的范围。可被调查的值范围可以认为形成了“检验空间”，对于此第一检验来说，所述检验空间从“00000000”延伸到“11111111”。

在第一检验结束时，检查比较器的输出，并且控制器注意到模拟输入值小于阈值T1(1)、T2(1)和T3(1)。因而，检验的最前两个比特被设置为“00”，然后检验前进到第二检验。因此我们已经确定模拟输入信号位于范围R0(1)内。如在图5中所见，下一检验当使用三个比较器充当转换引擎时只在由R0(1)所表示的范围内实施进一步的调查。因此从“00000000”延伸到“01000000”的此范围变为第二检验的检验空间。于是第一数模转换器DAC1的下两个比特被设置为“10”，使得受调查的值变为如由行T1(2)所表示的“0010”。第二转换器DAC2的输出被减少四分之一的值，使得它的输出当被加到第一数模转换器DAC1的输出上时产生由行T2(2)所表示的在第一比较器10的判决阈值。类似地，还从第一数模转换器的输出中减去第二数模转换器DAC2的输出，产生如由阈值T3(2)所表示的在第四比较器70的判决阈值。从而比较器现在合作操作，以便检查被标为R0(2)、R1(2)、R2(2)和R3(2)的转换范围。这些转换范围中的每个只是前一检验中相应范围大小的四分之一。在第二检验结束时，控制器确定被转换的值在每个比较器的检验阈值以上，由此第三和第四比特被设置为“11”。

如从图5中可以看出，下一检验因为只在判决范围R3(2)内，三个阈值又被设置在该判决范围的顶和底之间的四分之一、一半和四分之三距离处。这些阈值被标为T1(3)、T2(3)和T3(3)。从图5中可以看出，每个判决阈值在模拟值以上。因此，控制器丢弃这些比特中的每个，由此确定迄今为止转换的字为“001100”。从而在仅三个检验中就转换了六个比特。然而还应当注意，例如由于噪声而出现的任何判决误差或决定误差可能已经使转换器做出错误的判决，可能无法从其中进行恢复。可以通过包括冗余比特来克服此问题，这对本领域技术人员来说是公知的。结果，数模转换器中的过剩权重会允许它从错误地保持本应丢弃的比特中恢复。然而，图1中所示出的配置当用于比较器10、30、50和70时可以允许调查扩展的检验范围，而不增加必须执行的检验次数并且不增加ADC所要求的数模转换器的数目。

在使用四个比较器的方案中(使得看起来好像我们正使用四个合作的转换引擎)，每个检验的分辨率保持与三个转换器/比较器设计的分辨率相同。然而，使用四个比较器允许偏移下一检验范围。通过把阈值偏移第(N+1)当前最低有效位的一半(例如，在检验T＝1中比特N＝2，在检验T＝2中比特N＝4等)，可以实现从先前错误地设置或错误地拒绝的比特中进行恢复。

考虑如图6所示的情况，其中第N检验确定输入值140位于T2(N)以上并且在T3(N)以下。在现有技术中，第(N+1)检验会限于在以阈值T2(N)和T3(N)为界的搜索空间中进一步精炼结果。然而在图6所示并且使用在图1中所示出的转换器的配置中，在第(N+1)检验中的每个搜索范围是第(N)搜索空间大小的四分之一，但是阈值的值已经被偏移，在此例子中向下偏移了0.5R(N+1)。从而在从T2(N)-((T2(N)-T1(N))/8)跨度到T3(N)+((T4(N)-T3(N))/8)的空间内进行下一搜索。

搜索范围在必要时按照数模转换器范围的最小值和最大值来截取。

考虑几个工作的例子来看看转换器怎样操作是有用的。为简单起见，我们将只考虑三个比较器的情况。

图7示出了示例性的转换。每个转换引擎包括共享的第一和第二数模转换器以及相应的比较器和电容器网络。电容器网络相应依照不同的方式对第一和第二数模转换器的输出求和，使得所求和的值看起来好像已经由在转换引擎内的另外DAC生成一样。在此配置中，依照这种方式形成的每个转换器引擎具有其自己的输出值，所述输出值与其它转换器引擎的输出值相关。转换器引擎依照合作模式操作，以便执行比特检验。对于第一、第二和第三检验来说，检验编号分别标示为T1、T2和T3。在任何给定检验内，转换引擎被设置为不同的比特值。每个引擎分别被标示为E1、E2等。把图7a和7b与相对于图5所讨论的三个引擎例子相比较，引擎E1对应于第四比较器，引擎E2对应于第二比较器30并且引擎E3对应于第一比较器10。

在图7所图示的例子中，电容器提供在二进制阵列中并且具有权重32、16、8、4、2和1。假定使用此阵列我们想要使具有值24.75的模拟信号数字化。

在第一检验T1中，第一DAC1被设置为100000，第二DAC(偏移DAC)DAC2照样。偏移DAC的作用被按比例调整并且从第一DAC中减去，使得在第四比较器70处给出的值使它像具有分别被设置为0和1的32比特和16比特的第一转换引擎E1起作用。这给出了总数16。从而转换引擎确定正测试的值小于模拟输入信号。

第一DAC的输出依照未修改的形式被发送到第二比较器30，因此它像具有分别被设置为1和0的32比特和16比特的第二转换引擎E2一样起作用，给出了值32，转换器确定该值与模拟输入相比较太大。

偏移DAC(DAC2)的输出被按比例调整并且加到DAC1的输出，并且被呈递给第一比较器10，使得它像具有分别被设置为1和1的32比特和16比特的第三转换引擎一样起作用，给出了同样太大的值48。

因为仅E1具有小于模拟值的值，所以它的比特01被转送到第二测试。

在第二检验T2中，每个引擎具有分别被设置为0和1的32比特和16比特。重复针对E1的01、针对E2的10和针对E3的11的序列，利用各引擎来测试具有权重8和4的其次最高有效位。这通过把DAC1设置为011000和把DAC2设置为001000来实现。在此检验中，E1和E2都具有小于正被测试的模拟值的值。从而丢弃E3，并且E1和E2中的较高值(即E2)被保持并且被转送到下一检验。此数量对应于值24。从而对于第三检验来说，DAC1的四个最高有效位被设置为‘0110’，因此第三检验的检验字是DAC1＝011010以及DAC2＝000010。

在第三检验中，所有检验均被丢弃，这是因为每个检验都具有比正被测试的值大的值。因此在此例子中，“01 10 00”是正确的答案。

可以看出，使用本发明的原理可以在一次进入中设置三个比特。这会要求最少2³-1＝7个转换器引擎，但是优选会提供2³个转换器引擎以便用于范围扩展。实际上可以看出，受调查的检验空间可以减少

其中n是在比特检验被确定的比特的数目。

本发明还可以依照全双端方式实现，如图8所示。图8类似于图1，并且类似的部分被赋予类似的附图标记。然而，现在把比较器的每个反向输入还经由电容性分压器网络连接到DAC1和DAC2。在这些网络中的电容器利用撇号来标识，因此电容器12’在比较器10的反向输入中连接到DAC1的反向输出。电容器14’和16’连接到DAC2的反向输出，而不是像电容器14和16的情况一样连接到DAC2的非反向输出。从而每个电容器12、14、16、32、34、36、52、54、56、72、74、76通过12’、14’、16’等被映射，其中撇号表示电容器被连接到其相关联的比较器的反向输入，并且表示与没有撇号的等效编号电容器相对比，在DAC的非反向输出和反向输出之间交换连接。为简单起见已省略了短接开关，但是会在类似于图1中所示的那些位置中提供。

图9示出了对图1中所示电路的修改。提供了与采样开关102和放电开关104相关联的独立的采样电容器100，以便采样要被数字化的模拟输入信号。

可选地，可以在DAC1的输出处提供另外的耦合电容器110，以便衰减该DAC的输出。在输入信号与DAC输出的范围相比相当小并且设计者想要限制电容器C100的大小的情况下，可能要求这点。

如图1所示，提供了例如S1的短接开关，以便在开始转换之前定义在比较器输入处的电压。使用开关S5、S6和S 7来设置在各DAC的输出的电压，其中各DAC是电容器DAC。S5还提供了输入信号的正确采样，其中DAC1还充当输入采样网络。图1中所示出的所有开关在获取阶段期间是关闭的，并且在转换阶段期间所有开关是打开的。S6和S7在所有其它开关之前打开可能是有益的，因为DAC2的输出处的任何基础误差于是通过在比较器输入和DAC2之间的电容器而归零。当仍然定义在图1中所示出的所有电容器两端的电压时，在打开开关S5之前应当打开开关S1到S4。

在比较器还包括自动调零电路的情况下，在自动调零阶段期间开关S1到S4还用来定义比较器输入。在图10所示出的比较器体系结构中，开关150和132提供了与图1中的开关S1到S4相同的功能。电容器12、14和16连同12’、14’和16’一起还充当自动调零电容器，以便保持比较器的输入偏移。输入级包括连接到第一和第二场效应晶体管124和126的源极的电流源122，所述第一和第二场效应晶体管124和126被配置为长尾对。晶体管124的漏极经由负载130被连接到正电源干线128。类似地，第二负载132在晶体管126的漏极和电源干线128之间延伸。

每个晶体管的栅极被连接用于接收至比较器的相应输入。从而，如果晶体管124表示非反向输入，那么其栅极被连接到图1的电容器12、14和16。从而如果晶体管126表示非反向输入，那么其栅极或者在图1所示出的单端配置中被接地，或者在图8所示出的差分配置中被连接到另外的电容器12’、14’和16’。图10中图示出后一配置。为了把输入连接在一起，第一短接晶体管150在晶体管124的栅极和漏极之间延伸。第二短接晶体管152在晶体管126的栅极和漏极之间延伸。晶体管150和152通常处于非导通状态，以免扰乱比较器输入状态的操作。然而如果晶体管150和152都导通，那么它们可以使晶体管124和126导通，有效地使晶体管124的栅极经由晶体管150、124、126和152所形成的低阻抗通路连接到晶体管126的栅极。在此配置中，比较器的输入处的DC阻抗当开关150和152处于它们的导通状态时并非由它们的导通电阻定义，而是替代地由装置124和126的跨导来定义。因而可以使这些开关非常小，由此使得由这些开关关断时的电荷注入所引入的任何偏移最小化。

从而可以使用仅两个数模转换器就为逐次逼近型的数模转换(SAR或流水线的)提供多个判决阈值。对于流水线转换器来说，在流水线的每一级提供两个ADC。

Claims (21)

1.一种模数转换器，包括第一和第二数模转换器、至少三个比较器和电容性求和网络，所述电容性求和网络用于形成来自所述第一和第二数模转换器的输出的至少第一到第三组合，使得能够同时测试至少三个判决阈值。

2.如权利要求1所述的模数转换器，其中所述求和网络包括在每个数模转换器的输出和相应求和节点之间串联的电容器。

3.如权利要求2所述的模数转换器，其中所述第二数模转换器是具有第一和第二互补输出的双端装置。

4.如权利要求3所述的模数转换器，其中所述第一和第二互补输出中的一个通过第一电容器连接到相应求和节点，以及所述第一和第二互补输出中的另一个或所述第一和第二互补输出的同一个通过第二电容器被连接到相应求和节点。

5.如权利要求4所述的模数转换器，其中所述第二电容器具有第一偏移电容器的电容的一半。

6.如先前权利要求中任何一个所述的模数转换器，其中第N比较器使其第一输入通过第一相应阻抗被连接到第一模数转换器的第一输出，并且通过第二相应阻抗连接到第二模数转换器的第一输出，使得出现在所述第一输入的电压是所述第一和第二数模转换器的输出的加权和，其中N是整数。

7.如权利要求6所述的模数转换器，其中第N比较器进一步具有用于把所述比较器的第一输入连接到第二模数转换器的第二输出的第三相应阻抗。

8.如先前权利要求中任何一个所述的模数转换器，其中每个比较器测试相应的判决阈值，使得在单个检验中能够确定多个比特。

9.如先前权利要求中任何一个所述的模数转换器，其中在第T转换和第T+1转换之间，把由第二数模转换器输出的模拟电压值减少四分之三。

10.如先前权利要求中任何一个所述的模数转换器，还包括冗余比特。

11.如先前权利要求中任何一个所述的模数转换器，其中第一和第二数模转换器是开关电容器装置。

12.如权利要求11所述的模数转换器，其中第一数模转换器进一步适合于把模拟值采样到其中的至少一个电容器上。

13.如先前权利要求中任何一个所述的模数转换器，其中对于第T转换来说，把赋予第一数模转换器的检验字的值修改随T的值而改变的量，从而通过所述求和网络组合来自第一和第二数模转换器的输出的组合，以便形成各判决阈值。

14.如先前权利要求中任何一个所述的模数转换器，其中所述电容性求和网络同样地加载各数模转换器，使得数模转换器的相对匹配保持原样。

15.如先前权利要求中任何一个所述的模数转换器，其中在一个比特检验和紧随其后的比特检验之间，把第二数模转换器的输出减少

其中n为在每个比特检验中确定的比特数目。

16.如先前权利要求中任何一个所述的模数转换器，其中当从一个比特检验前进到紧随其后的比特检验时，把受调查的检验空间的大小减少

其中n为在每个比特检验中确定的比特数目。

17.一种用于执行模数转换的方法，其中第T转换检验确定至少两个比特，所述方法包括：在第一数模转换器中设置第一值并且在第二数模转换器中设置第二值，以及在组合装置中组合输出，以便形成至少三个判决阈值，其中T是正整数。

18.如权利要求17所述的方法，其中所述组合装置包括多个分压器，以便同时形成各判决阈值。

19.如权利要求18所述的方法，其中在第(T+1)转换检验期间，来自第二数模转换器的作用为其在第T转换检验期间提供的作用的四分之一。

20.如权利要求17到19中的任何一个所述的方法，其中在第T检验期间修改第一数模转换器的输出，以便把该输出偏移作为T的函数而改变的量。

21.如权利要求1所述的模数转换器，其中第二数模转换器是双端装置，第二数模转换器的第一输出被连接到与第一比较器相关联的求和节点，但是第二数模转换器的第二输出并未连接到该求和节点，以及所述第二输出被连接到与第二比较器相关联的求和节点，但是所述第一输出并未连接到该求和节点。

Images