CN110311678A - 一种适用于时间交织模数转换器的时间失配校正电路 - Google Patents

Abstract

一种适用于时间交织模数转换器的时间失配校正电路，包括m个有效沿检测模块、m个电容充放电模块和脉宽计算用数字模块，m为时间交织模数转换器的数据通道个数；m个有效沿检测模块分别用于检测时间交织模数转换器的m个数据通道的采样脉冲信号，在检测到对应数据通道的采样脉冲信号的有效沿时产生一个脉冲信号；m电容充放电模块分别检测相邻两个数据通道的采样脉冲信号的有效沿的时间差；脉宽计算用数字模块分别对m个电容充放电模块输出信号的脉宽进行计数，并将计数结果与理想时差脉宽计数数据进行处理得到时间交织模数转换器中m个数据通道各自的校正码字。本发明没有输入依赖性，扩大了时间交织模数转换器的应用范围。

Description

一种适用于时间交织模数转换器的时间失配校正电路

技术领域

本发明属于电子电路技术领域，涉及一种与输入信号无关的适用于时间交织模数转换器(TI-ADC)的时间失配校正电路。

背景技术

图1为一种传统的TI-ADC时间失配校正电路，数据通道个数为4。此校正电路中，除了4个数据通道102，还包括一个参考通道103，一个差分通道104，共有6个ADC通道。TI-ADC脉冲产生电路101产生各个ADC通道的采样脉冲，其时序关系如图2所示：参考通道的采样脉冲信号pulse_ref依次与各个通道的采样脉冲pulse<1>、pulse<2>、pulse<3>、pulse<4>对齐，差分通道的采样脉冲信号pulse_dif与参考通道的采样脉冲信号pulse_ref之间有一个固定的延迟Δt。随着正弦输入信号被各个ADC通道采样，数字后台校正电路105收集各个通道的采样数据，通过数据比对与计算得出各个通道的时间失配量，并进行数字量化，反馈到通道时间关系修调电路106完成校正，传统的校正电路通常由多个开关电路构成，开关电路的个数与时间失配量的数字量化的位数相同。该种校正方法，其校正的效果需要依赖于所给的输入信号的性质，即有输入信号依赖性，这就导致该校正方法的应用对输入信号的质量有一定要求，有时不能满足对输入信号多样性的要求。

发明内容

针对上述传统校正电路对输入信号存在依赖的不足之处，本发明提出了一种与输入信号无关的适用于时间交织模数转换器的时间失配校正电路，通过控制电容充放电检测脉宽，不依赖于输入信号，能够适应输入信号的多样性要求。

本发明的技术方案为：

一种适用于时间交织模数转换器的时间失配校正电路，所述时间交织模数转换器包括脉冲产生模块，所述脉冲产生模块用于产生所述时间交织模数转换器中m个数据通道的采样脉冲信号，m为正整数；

所述时间失配校正电路包括m个有效沿检测模块、m个电容充放电模块和脉宽计算用数字模块；

所述m个有效沿检测模块分别用于检测所述时间交织模数转换器中对应数据通道的采样脉冲信号，在检测到对应数据通道的采样脉冲信号的有效沿时产生一个脉冲信号；

第i个所述电容充放电模块的正输入端连接第i个所述有效沿检测模块的输出端，其负输入端连接第i+1个所述有效沿检测模块的输出端，i为正整数且i∈[1,n-1]；

第m个所述电容充放电模块的正输入端连接第m个所述有效沿检测模块的输出端，其负输入端连接第1个所述有效沿检测模块的输出端；

所述电容充放电模块包括第一SR锁存器、第二SR锁存器、第一传输门、第二传输门、第一电流源、第二电流源、边沿检测单元、低反转电压反相器和电容，

第一SR锁存器的S输入端作为所述电容充放电模块的正输入端，其R输入端连接第二SR锁存器的R输入端和边沿检测单元的输出端，其Q输出端和QB输出端分别连接第一传输门的两个控制端，在第一SR锁存器的Q输出端输出高电平时打开第一传输门；

第二SR锁存器的S输入端作为所述电容充放电模块的负输入端，其Q输出端和QB输出端连接第二传输门的两个控制端，在第二SR锁存器的Q输出端输出高电平时打开第二传输门；

第一电流源的流入端连接电源电压，其流出端连接第一传输门的一端；

第二电流源的流入端连接第二传输门的一端，其流出端接地；

低反转电压反相器的输入端连接第一传输门的另一端和第二传输门的另一端并通过电容后接地，其输出端连接边沿检测单元的输入端并作为所述电容充放电模块的输出端；

所述边沿检测单元用于在检测到所述低反转电压反相器的输出信号为所述数据通道的采样脉冲信号有效沿的反相沿时产生一个脉冲信号；

所述脉宽计算用数字模块包括m个计数器和一个计算单元，所述m个计数器分别对m个电容充放电模块输出信号的脉宽进行计数，并将计数结果送至所述计算单元中与理想时差脉宽计数数据进行比较得到所述时间交织模数转换器中m个数据通道各自的校正码字。

具体的，所述通道脉冲信号的有效沿为负边沿时，所述有效沿检测模块用于在检测到对应的所述通道的采样脉冲信号的负边沿时产生一个脉冲信号，所述边沿检测单元用于在检测到所述低反转电压反相器的输出信号的正边沿时产生一个脉冲信号；

所述有效沿检测模块包括第一反相器和或门，或门的第一输入端连接第一反相器的输入端并作为所述有效沿检测模块的输入端，其第二输入端连接第一反相器的输出端，其输出端作为所述有效沿检测模块的输出端；

所述边沿检测单元包括第二反相器和与门，与门的第一输入端连接第二反相器的输入端并作为所述边沿检测单元的输入端，其第二输入端连接第二反相器的输出端，其输出端作为所述边沿检测单元的输出端。

本发明的有益效果为：本发明提供了一种与输入信号无关的时间交织模数转换器的时间失配校正电路，该时间失配校正电路可以对通道间的时间失配进行校正，且该校正电路没有输入依赖性，校正效果不受输入信号是否是正弦波或带宽是否满足要求等属性的限制，扩大了时间交织模数转换器的应用场景。

附图说明

图1为传统的TI-ADC时间失配校正电路基本框图。

图2为图1所示时间失配校正电路中各个采样脉冲信号的时序关系图。

图3为本发明提出的一种适用于时间交织模数转换器的时间失配校正电路的基本结构框图。

图4为实施例中时间交织模数转换器数据通道的采样脉冲信号有效沿为负边沿时的有效沿检测模块电路图。

图5为SR锁存器电路的电路图。

图6为本发明提出的一种适用于时间交织模数转换器的时间失配校正电路中电容充放电模块的电路图。

图7为实施例中时间交织模数转换器数据通道的采样脉冲信号有效沿为负边沿时的边沿检测单元的电路图。

图8为本发明提出的一种适用于时间交织模数转换器的时间失配校正电路中脉宽计算用数字模块的电路框图。

图9为本发明提出的一种适用于时间交织模数转换器的时间失配校正电路的关键信号时序关系图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

本发明提出的时间失配校正电路包括m个有效沿检测模块、m个电容充放电模块和一个脉宽计算用数字模块；其中m为正整数，代表TI-ADC的数据通道个数。本发明通过直接量化时间失配的来源——通道间采样脉冲信号的有效沿的时间差，并与理想情况有效沿时间差做比对，从而计算得出各个通道在时间关系上的修调量。量化有效沿时间差的方式，主要是通过利用有效沿控制电容的充放电，并利用计数器记录充放电的时间的方式来完成的。

下面以4通道时间交织模数转换器TI-ADC为例，如图3所示4通道时间交织模数转换器TI-ADC的脉冲产生模块301用于产生4个TI-ADC的数据通道的采样脉冲信号。因此本实施例中时间失配校正电路对应有4个有效沿检测模块302-305、4个电容充放电模块306-309和1个脉宽计算用数字模块310，有效沿检测模块302用于检测TI-ADC数据通道一的采样脉冲信号的有效沿，有效沿检测模块303用于检测TI-ADC数据通道二的采样脉冲信号的有效沿，有效沿检测模块304用于检测TI-ADC数据通道三的采样脉冲信号的有效沿，有效沿检测模块305用于检测TI-ADC数据通道四的采样脉冲信号的有效沿。

若TI-ADC数据通道的采样脉冲信号的有效沿为负边沿，则有效沿检测模块302-305为负边沿检测模块，如图3所示，有效沿检测模块302-305在检测到TI-ADC数据通道的采样脉冲信号的负边沿时产生一个脉冲信号，此时有效沿检测模块302-305的内部结构可以为图4结构，包括第一反相器401和或门402，或门402的第一输入端连接第一反相器401的输入端并作为有效沿检测模块的输入端，其第二输入端连接第一反相器401的输出端，其输出端作为有效沿检测模块的输出端。对应的电容充放电模块中边沿检测单元应该在检测到低反转电压反相器INV_L的输出信号的正边沿时产生一个脉冲信号，此时边沿检测单元为正边沿检错单元，其结构如图7所示，包括第二反相器701和与门702，与门702的第一输入端连接第二反相器701的输入端并作为边沿检测单元的输入端，其第二输入端连接第二反相器701的输出端，其输出端作为边沿检测单元的输出端。

若TI-ADC数据通道的采样脉冲信号的有效沿为正边沿，则有效沿检测模块302-305为正边沿检测模块，用于在检测到TI-ADC数据通道的采样脉冲信号的正边沿时产生一个脉冲信号，此时有效沿检测模块302-305的内部结构可以为图7结构。对应的电容充放电模块中边沿检测单元应该为负边沿检测单元，用于在检测到低反转电压反相器INV_L的输出信号的负边沿时产生一个脉冲信号，此时边沿检测单元的结构可以为图4所示结构。

有效沿检测模块302-305检测到4个TI-ADC的数据通道的采样脉冲信号的有效沿并产生脉冲信号后，利用相邻两个通道的有效沿检测模块的输出信号控制一个对应的电容充放电模块，如图3所示，电容充放电模块306的正输入端连接有效沿检测模块302的输出信号，其负输入端连接有效沿检测模块303的输出信号；电容充放电模块307的正输入端连接有效沿检测模块303的输出信号，其负输入端连接有效沿检测模块304的输出信号；电容充放电模块308的正输入端连接有效沿检测模块304的输出信号，其负输入端连接有效沿检测模块305的输出信号；电容充放电模块309的正输入端连接有效沿检测模块305的输出信号，其负输入端连接有效沿检测模块302的输出信号。

电容充放电模块的内部结构如图6所示，包括第一SR锁存器SRL_P、第二SR锁存器SRL_N、第一传输门TG_P、第二传输门TG_N、第一电流源I_C、第二电流源I_D、边沿检测单元PDC、低反转电压反相器INV_L和电容C，第一SR锁存器SRL_P的S输入端作为电容充放电模块的正输入端IN_P，其R输入端连接第二SR锁存器SRL_N的R输入端和边沿检测单元PDC的输出端，其Q输出端和QB输出端分别连接第一传输门TG_P的两个控制端，在第一SR锁存器SRL_P的Q输出端输出高电平时打开第一传输门TG_P；第二SR锁存器SRL_N的S输入端作为电容充放电模块的负输入端IN_N，其Q输出端和QB输出端连接第二传输门TG_P的两个控制端，在第二SR锁存器SRL_N的Q输出端输出高电平时打开第二传输门TG_P；第一电流源I_C的流入端连接电源电压VDD，其流出端连接第一传输门TG_P的一端；第二电流源I_D的流入端连接第二传输门TG_P的一端，其流出端接地GND；低反转电压反相器INV_L的输入端连接第一传输门TG_P的另一端和第二传输门TG_P的另一端并通过电容C后接地，其输出端连接边沿检测单元的输入端并作为电容充放电模块的输出端；边沿检测单元用于在检测到低反转电压反相器的输出信号为数据通道的采样脉冲信号有效沿的反相沿时产生一个脉冲信号。电容C需要满足充电电流Ic在工作状态下不能将其充满，可以设置电容C为大电容，或降低充电电流Ic。

如图5所示是第一SR锁存器SRL_P、第二SR锁存器SRL_N的内部结构示意图，包括两个或非门NOR门501-502，或非门501的两个输入端分别与SR锁存器的S输入端和或非门502的输出端相连，其输出端与SR锁存器的QB输出端相连；或非门502的两个输入端分别与SR锁存器的R输入端和或非门501的输出端相连，其输出端与SR锁存器的Q输出端相连。

第一传输门TG_P、第二传输门TG_N是CMOS传输门，由一个PMOS和一个NMOS管并联构成，其中NMOS管的栅极与传输门的C输入端相连，PMOS管的栅极与传输门的CB输入端相连。第一传输门TG_P的C输入端连接第一SR锁存器SRL_P的Q输出端，其CB输入端连接第一SR锁存器SRL_P的QB输出端；第二传输门TG_N的C输入端连接第二SR锁存器SRL_N的Q输出端，其CB输入端连接第二SR锁存器SRL_N的QB输出端。

第一电流源I_C、第二电流源I_D可以由偏置电路与电流镜构成。

低反转电压反相器INV_L的反转电压V_THL可以通过调整CMOS反相器中P、N管子的栅宽进行设置。

电容充放电模块的正输入端IN_P和负输入端IN_N连接的脉冲信号用于控制电容C的充放电，具体工作过程为：当电容充放电模块的正输入端IN_P接收到脉冲信号时，在脉宽范围内，第一SR锁存器SRL_P的S输入端为1，R输入端为0，根据SR锁存器工作原理，其工作在“置位”状态，Q输出端置1，QB输出端置0。这样第一传输门TG_P打开，使得充电电流即第一电流源I_C的电流流入电容C的上极板，线性抬高了电容C上极板的电势V_C。随着V_C电势抬高，超过低反转电压反相器INV_L的反转电压V_THL，电容充放电模块的输出信号V_C-INV由1变0。当电容充放电模块负输入端IN_N接收到脉冲信号时，第二SR锁存器SRL_N的工作状态与第一SR锁存器SRL_P类似，使得第二传输门TG_N打开，放电电流即第二电流源I_D的电流到电容C上极板的通路打开。设计时通常要保证第二电流源I_D略微大于第一电流源I_C，因此电容C总体工作在放电状态，电容C上极板的电势线性降低，但下降斜率小于此前电势上升的斜率，当V_C降低到低反转电压反相器INV_L的反转电压V_THL以下时，电容充放电模块的输出信号V_C-INV由0变1，最终电容充放电模块产生了一个脉宽较宽的输出信号V_C-INV用于表征相邻两个数据通道的采样脉冲信号的有效沿的时间差。电容充放电模块306-309的输出信号分别表征了通道1和通道2、通道2和通道3、通道3和通道4、通道4和通道1的采样脉冲信号的有效沿的时间差。

脉宽计算用数字模块310的4路输入端与电容充放电模块306-309的输出相连，4路输出端与通道时间关系修调模块311的4路输入相连。如图8所示为脉宽计算用数字模块310的结构示意图，包括四路计数器802-805、一个寄存器模块801和一个计算单元806。计数器802-805的输入端分别连接电容充放电模块306-309的输出信号，用于对电容充放电模块306-309输出信号的脉宽进行计数。寄存器模块801的输入端与外部总线连接，用于存储外部总线送入寄存器模块801中的理想时差脉宽计数数据。计算单元806的输入端连接寄存器模块801的输出端和计数器802-805的输出端，用于将计数器802-805输出的计数结果与寄存器模块801输出的理想时差脉宽计数数据进行比较，若计数结果大于理想时差脉宽计数数据说明时间差偏大需要使得对应的数据通道的采样脉冲信号滞后。以校正通道1为例，计数器802的计数结果表征通道2和通道1的时间差，若计数器802的计数结果大于理想时差脉宽计数数据，说明通道2和通道1的时间差偏大，需要产生校正码字使通道1的采样脉冲滞后。

采用本发明提出的时间失配校正电路在本实施例中应用于4通道时间交织模数转换器TI-ADC时的校正过程如下，设定本实施例中数据通道采样脉冲信号的有效沿为下降沿：

步骤1：TI-ADC脉冲信号产生模块产生数据通道1的采样脉冲信号并发送至有效沿检测模块302。有效沿采样模块302一边将输入的采样脉冲信号直接送至或门402，一边将输入信号利用第一反相器401反相一次，再送至或门402的另一输入端，这样在有效沿检测模块302的输出端将产生一个脉冲信号，表示所检测的信号出现了下降沿。有效沿检测模块302产生的脉冲信号分别送至电容充放电模块306的正输入端IN_P和电容充放电模块309的负输入端IN_N，以上时序关系如图9所示。

步骤2：电容充放电模块306的正输入端IN_P接收到由有效沿检测模块302传来的脉冲信号。在脉宽范围内，电容充放电模块306中第一SR锁存器SRL_P的S输入端端为1，R输入端端为0，根据SR锁存器工作原理，其工作在“置位”状态，Q输出端置1，QB输出端置0。这样电容充放电模块306中第一传输门TG_P打开，使得充电电流I_C流入电容C上极板，线性抬高了上极板的电势V_C。随着V_C电势抬高，超过电容充放电模块306中低反转电压反相器INV_L的反转电压V_THL，电容充放电模块306的输出信号V_C-INV由1变0，以上时序关系如图9所示。

步骤3：随后，TI-ADC脉冲信号产生模块产生数据通道2的采样脉冲信号并发送至有效沿检测模块303。有效沿检测模块303的工作原理与步骤1中有效沿检测模块302相同。有效沿检测模块303在检测到数据通道2的采样脉冲信号的下降沿时产生一个脉冲信号分别送至电容充放电模块306的负输入端IN_N和电容充放电模块307的正输入端IN_P，以上时序关系如图9所示。

步骤4：电容充放电模块306的负输入端IN_N接收到由有效沿检测模块303传来的脉冲信号后，电容充放电模块306中的第二SR锁存器SRL_N的工作状态与步骤2中的第一SR锁存器SRL_P类似，使得电容充放电模块306中第二传输门TG_N打开，放电电流I_D到电容C上极板的通路打开。设计时保证放电电流I_D略微大于充电电流I_C，因此电容C总体工作在放电状态，电容上极板的电势线性降低，但下降斜率小于此前电势上升的斜率，当V_C降低到电容充放电模块306中低反转电压反相器INV_L的反转电压V_THL以下时，电容充放电模块306的输出信号V_C-INV由0变1。以上时序关系如图9中所示。

步骤5：V_C-INV由0变1的变化使得正边沿检测电路PDC工作。正边沿检测电路PDC一边将输入的脉冲信号直接送至与门702，一边将输入信号利用第二反相器701反相一次，再送至与门702的另一输入端，这样在正边沿检测电路PDC的输出端将产生一个脉冲信号，表示所检测信号出现了上升沿。以上时序关系如图9中所示。

步骤6：正边沿检测电路PDC产生的脉冲信号，将送至电容充放电模块306中第一SR锁存器SRL_P、第二SR锁存器SRL_N的R端，在脉宽范围内，第一SR锁存器SRL_P、第二SR锁存器SRL_N的S输入端为0，R输入端为1，根据SR锁存器工作原理，其工作在“清零”状态，Q输出端置0，QB输出端置1。这样电容充放电模块306中第一传输门TG_P、第二传输门TG_N关闭，充电电流I_C与放电电流I_D到电容C上极板的通路关闭，使得电容上极板的电势维持稳定，整个电容充放电电路趋于稳态。以上时序关系如图9中所示。

步骤7：如图9所示，pulse_ch1表示数据通道1的采样脉冲信号，pulse_ch2表示数据通道2的采样脉冲信号，pe_det_ch1表示有效沿检测模块302输出的脉冲信号，pe_det_ch2表示有效沿检测模块303输出的脉冲信号，vc_shape表示电容充放电模块306的输出信号，de_det_vc表示电容充放电模块306中正边沿检测电路PDC输出的脉冲信号。可见整个电容充放电模块306将产生一个脉宽较宽的输出信号V_C-INV即vc_shape，用于表征通道2与通道1采样脉冲信号的负边沿的时间差，并送至脉宽计算用数字电路310中对应的计数器802的输入端。图8为脉宽计算用数字电路的电路框图，由于电容充放电模块充电电流I_C与放电电流I_D的比例关系，通道间采样脉冲信号的负边沿的时间差被放大，因此可以利用时钟信号控制下的计数器802，对放大过的电容充放电模块306输出的时间差脉冲信号，即V_C-INV的脉宽进行计数，并将结果送至计算单元806中，结合通过外部总线送入寄存器模块801中的理想时差脉宽计数数据，计算得出通道1在通道间时间关系修调模块311中的校正码字，并反馈到通道间时间关系修调模块311，完成一次通道1的校正操作。

步骤8：负边沿检测模块303-305、电容充放电模块307-309以及脉宽计算用数字模块310的工作状态同步骤1-7所述，这些部件按照类似的工作过程将完成通道2、3、4的校正操作。

步骤9：跳转至步骤1，重新开始下一轮的校正操作。

本实施例中以应用于4通道时间交织模数转换器为例，但本发明的时间失配校正电路还可以用于其他通道数的时间交织模数转换器，本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种适用于时间交织模数转换器的时间失配校正电路，所述时间交织模数转换器包括脉冲产生模块，所述脉冲产生模块用于产生所述时间交织模数转换器中m个数据通道的采样脉冲信号，m为正整数；

其特征在于，所述时间失配校正电路包括m个有效沿检测模块、m个电容充放电模块和脉宽计算用数字模块；

所述m个有效沿检测模块分别用于检测所述时间交织模数转换器中对应数据通道的采样脉冲信号，在检测到对应数据通道的采样脉冲信号的有效沿时产生一个脉冲信号；

第i个所述电容充放电模块的正输入端连接第i个所述有效沿检测模块的输出端，其负输入端连接第i+1个所述有效沿检测模块的输出端，i为正整数且i∈[1,n-1]；

第m个所述电容充放电模块的正输入端连接第m个所述有效沿检测模块的输出端，其负输入端连接第1个所述有效沿检测模块的输出端；

所述电容充放电模块包括第一SR锁存器、第二SR锁存器、第一传输门、第二传输门、第一电流源、第二电流源、边沿检测单元、低反转电压反相器和电容，

第一SR锁存器的S输入端作为所述电容充放电模块的正输入端，其R输入端连接第二SR锁存器的R输入端和边沿检测单元的输出端，其Q输出端和QB输出端分别连接第一传输门的两个控制端，在第一SR锁存器的Q输出端输出高电平时打开第一传输门；

第二SR锁存器的S输入端作为所述电容充放电模块的负输入端，其Q输出端和QB输出端连接第二传输门的两个控制端，在第二SR锁存器的Q输出端输出高电平时打开第二传输门；

第一电流源的流入端连接电源电压，其流出端连接第一传输门的一端；

第二电流源的流入端连接第二传输门的一端，其流出端接地；

低反转电压反相器的输入端连接第一传输门的另一端和第二传输门的另一端并通过电容后接地，其输出端连接边沿检测单元的输入端并作为所述电容充放电模块的输出端；

所述边沿检测单元用于在检测到所述低反转电压反相器的输出信号为所述数据通道的采样脉冲信号有效沿的反相沿时产生一个脉冲信号；

所述脉宽计算用数字模块包括m个计数器和一个计算单元，所述m个计数器分别对m个电容充放电模块输出信号的脉宽进行计数，并将计数结果送至所述计算单元中与理想时差脉宽计数数据进行比较得到所述时间交织模数转换器中m个数据通道各自的校正码字。

2.根据权利要求1所述的适用于时间交织模数转换器的时间失配校正电路，其特征在于，所述通道脉冲信号的有效沿为负边沿时，所述有效沿检测模块用于在检测到对应的所述通道的采样脉冲信号的负边沿时产生一个脉冲信号，所述边沿检测单元用于在检测到所述低反转电压反相器的输出信号的正边沿时产生一个脉冲信号；

所述有效沿检测模块包括第一反相器和或门，或门的第一输入端连接第一反相器的输入端并作为所述有效沿检测模块的输入端，其第二输入端连接第一反相器的输出端，其输出端作为所述有效沿检测模块的输出端；

所述边沿检测单元包括第二反相器和与门，与门的第一输入端连接第二反相器的输入端并作为所述边沿检测单元的输入端，其第二输入端连接第二反相器的输出端，其输出端作为所述边沿检测单元的输出端。