CN101271142A

CN101271142A - 互补金属氧化物半导体单片集成的峰值检测电路

Info

Publication number: CN101271142A
Application number: CN 200710064599
Authority: CN
Inventors: 杨海钢; 崔国平
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2007-03-21
Filing date: 2007-03-21
Publication date: 2008-09-24
Anticipated expiration: 2027-03-21
Also published as: CN101271142B

Abstract

本发明属于互补金属氧化物半导体技术领域，公开一种互补金属氧化物半导体单片集成的峰值检测电路，包括：峰值点寻找电路，用于在输入正弦波信号A的峰值点时刻产生一个上升沿信号；峰值点放电电路，用于在输入正弦波信号峰值点处产生一个放电波形信号E；数字逻辑，由数字分频信号G和数字波形信号F控制对外部时钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。本发明的电路只针对峰值点进行采样，简化了采样电路的要求。利用电压－时间转换(或电压到占空比转换)，本发明的电路分辨率受计数时钟频率控制，因此比普通的同等位数模数转换器分辨率高很多。本发明降低了体积功耗，以及满足传感器和电路集成的需要。

Description

互补金属氧化物半导体单片集成的峰值检测电路

技术领域

本发明属于互补金属氧化物半导体技术领域，具体地涉及互补金属氧化物半导体单片集成的峰值检测。

背景技术

峰值检测电路是模拟电路中的基本模块，广泛用于光接受器【1】(Ja-Won Sm，Sub Han，Sang-Gug Lee，Man-Seop Lee and Tae Whan Yoo，A1.25Gb/s High Sensitive Peak Detector in Optical Burst-ModeReceiver Using a0.18u.m CMOS Technology，Proceedings of 2003International Conferenceon Communication Technology，Volume 1，9-11April 2003，Page(s)：644-646)，硬盘驱动器的伺服机构【2】(Krhishnaswamy Nagaraj，Stephen H.Lewis，Robert W.Walden，AMedian Peak Detecting Analog Signal Processor for Hard Disk DriveServo，IEEE Journal of Solid-State Circuits，Volume 30 Issue 4，April1995，Page(s)：461-470)，通常正弦波峰值检测采用相关检测的方法【3】Ching-Tsai Pan，Maoh-Chin Jiang，A Quick Response PeakDetector for Variable Frequency Three-phase Sinusoidal Signals，IEEETransactions on Industrial Electronics，Volume 41，Issue 4，August.1994Page(s)：434-440；【4】Kuen-Der Wu and Hurng-Liahng Jou，AnOrthogonal Peak Detector for Multiphase，Sinusoidal Signals，IEEETransactions on Instrumentation and Measurement，Volume 49，Issue 6，December 2000 page(s)：1216-1223；【5】Chunrong Peng，XianxiangChen，CaoYe，Hu Tao，Guoping Cui，Qiang Bai，Shaofeng Chen，Shanhong Xia，Design and Testing of a Micromechanical ResonantElectrostatic Field Sensor.Journal of Micromechanics andMicroengineering 16(2006)page(s)：914-919，这些方法利用分立器件，通常使用乘法器与一个低通滤波器得到一个直流的峰值电压值，最终还是需要模数转换器来变为数字量。这样不仅电路结构复杂，而且分立器件搭成的电路对布线和器件的选择需要非常讲究以避免一些不期望产生的寄生参数和泄漏。

发明内容

为了解决现有技术电路结构复杂、寄生参数和泄漏的问题，本发明的目的是降低体积功耗，以及传感器和电路集成的需要，提出一种互补金属氧化物半导体(CMOS)单片集成的峰值检测电路。

为了实现所述的目的，本发明互补金属氧化物半导体单片集成的峰值检测电路的技术方案包括：

峰值点寻找电路1，用于在输入正弦波信号A的峰值点时刻产生一个上升沿信号；

峰值点放电电路2，用于在输入正弦波信号峰值点处产生一个放电波形信号E；

数字逻辑3，由数字分频信号G和数字波形信号F控制对外部时钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。

所述的峰值点寻找电路1包括：

积分器11，输入正弦信号A经过积分器11，并分成两路输出积分信号B；

低通滤波器12的输入端接收积分信号B，用于将正弦信号生成直流电平信号C；

第一比较器13的第一输入负端接收积分信号B，第一比较器13的第一输入正端接收直流电平信号C，用于将积分信号B与直流电平信号进行比较输出控制信号；

触发器D，用于将控制信号生成数字分频信号G，同时控制采样保持第一开关K1和第二开关K2，第一开关K1和第二开关K2分别受触发器D输出Q和输出Q的控制。

所述触发器D输出Q和输出Q为一对互补信号：

输出Q为高电平时第一开关K1导通，第二开关K2截至；

输出Q为低电平时第一开关K1截至，第二开关K2导通。

所述第一比较器13的输出发生跳变，是在输入正弦波信号A的峰值点的时刻出现。

所述峰值点放电电路2包括：

采样保持电路21，由触发器D输出Q和输出Q控制输入正弦波信号峰值点处产生一个放电波形模拟信号E；

第二比较器22，用于将E点处信号给第二输入负端，第二输入正端与直流电源VC连接，用于将波形模拟信号E生成数字波形信号F；

所述采样保持电路21包括：

第一开关K1，用于接通电容C0，使输入正弦波信号A对电容C0进行充电；

第二开关K2，用于将电容C0的电压对接通第一晶体T1、第二晶体管T2和第二比较器22放电。

本发明的电路只针对峰值点进行采样，简化了采样电路的要求。利用电压一时间转换(或电压到占空比转换)，本发明的电路分辨率受计数时钟频率控制，因此比普通的同等位数模数转换器分辨率高很多。本发明解决了现有技术电路结构复杂、寄生参数和泄漏的问题，本发明降低体积功耗，能够满足传感器和电路集成的需要。

附图说明

图1是本发明峰值检测电路整体框图。

图2是本发明的仿真结果图，示出了A，B，C，E各点波形；

图3是本发明的仿真结果图，示出了D，E，F各点波形；

图4是本发明的仿真结果图，示出了不同VC下，tx与输入正弦波信号幅度的关系；

图5是图1整体框图中的积分器电路图。

图6是图1整体框图中的滤波器电路图。

图7是图1整体框图中的比较器电路图。

图8是图1整体框图中的触发器电路图。

图9是图1中数字逻辑部分的电路图，是由D触发器级联构成的二进制异步计数器。任何可以满足在图1中G点信号发生跳变时计数，F点信号发生跳变时停止计数的数字电路都可以满足要求。

具体实施方式

下面将结合附图对本发明加以详细说明，应指出的是，所描述的实施例仅旨在便于对本发明的理解，而对其不起任何限定作用。

具体电路如图1峰值检测电路整体框图所示，电路分为三个部分：峰值点寻找电路1、峰值点放电电路2和数字逻辑3，其中：

一、选择峰值点寻找电路1的具体形式包括：积分器11、低通滤波器12、第一比较器13、触发器D，其中：

积分器11，输入正弦信号A经过积分器11，并分成两路输出积分信号B；积分器11可采用的具体形式如图5示出：包括第一电阻Rf、电容C、电阻R、电阻Rp、第一运算放大器，第一电阻Rf和电容C并接两端分别与第一运算放大器的输入负端和输出端积分信号B连接；电阻R的一端与电阻Rf、电容C和第一运算放大器的负端连接，电阻R的另一端与输入正弦信号A相连接；电阻Rf的一端接地，另一端与第一运算放大器正输入端连接，Rp＝R//R_f，表示电阻Rp大小为电阻R和R_f的并联之后的大小，电阻R₀与第一运算放大器、第一电阻Rf、电容C和输出端B连接在一起，电阻R₀是第一运算放大器的负载电阻。

低通滤波器12的输入端接收积分信号B，用于将正弦信号生成直流电平信号；低通滤波器12的直流电平，是在输入正弦波信号A的峰值点的时刻出现。低通滤波器12可采用的具体形式见图6所示包括：电阻R1、电阻R2、电阻R3、第二电阻R_f、第一电容C1、第二电容C2和第二运算放大器，第二运算放大器的输入负端分别与电阻R3和第二电阻R_f的一端连接，第二运算放大器的输出端C分别与第二电阻Rf和第一电容C1的一端连接；与电阻R2串连接，电阻R1一端与输入端积分信号B连接；第二运算放大器的输入正端与电阻R2和第二电容C2一段连接，电阻R3、第二电容C2一端与地端连接。

第一比较器13的第一输入负端接收积分信号B，第一比较器13的第一输入正端接收直流电平信号，用于将积分信号B与直流电平信号进行比较输出控制信号；第二比较器22与第一比较器结构相同，见图7比较器结构。晶体管M1-M6组成前置放大电路，晶体管M7-M11组成正反馈判决电路。晶体管M11完成电平提升的功能。晶体管M12-M19作为输出缓冲。

触发器D，用于将控制信号生成数字分频信号G。触发器D采用的具体形式见图8所示：采用经典的用传输门实现的主从型边沿触发器，当输入时钟信号CLK为高电平时，触发器D的逻辑值经过反向缓冲被送到节点A，传输门T₂和传输门T₃关断，节点C上保持着前一个时钟脉冲下降沿时锁存的数据，该数据被送到触发器D的输出端。当时钟信号CLK转换为低电平时，传输门T₁和传输门T₄关断，传输门T₂、传输门T₃导通，触发器D的数据传到C点，节点C上所存新数据，新数据通过反相器被送到触发器D的输出端。这样循环往复，构成了下降沿触发的触发器D。

二、选择峰值点放电电路2的具体形式包括：采样保持电路21和第二比较器22，其中：

采样保持电路21包括：第一开关K1、第二开关K2、电容C0、第一晶体管T1和第二晶体管T2，其中：

第一开关K1和第二开关K2的具体形式为受触发器D控制的触点。

电容C0选择为集成电路工艺所提供的电容。

第一晶体管T1和第二晶体管T2选择NMOS场效应晶体管，第一晶体管T1的栅极V1，第二晶体管T2的偏置电压V2。

第一开关K1，用于接通电容C0，使输入正弦波信号A对电容C0进行充电；第二开关K2，用于将电容C0的电压对第一晶体管T1、第二晶体管T2放电。

采样保持电路21，由触发器D的数字分频信号控制输入正弦波信号峰值点处用电容C0放电，产生一个放电波形模拟信号E；

第二比较器22，用于将E点处信号给第二输入负端，第二输入正端与直流电源连接，用于将波形模拟信号E生成数字波形信号F。

三、选择数字逻辑3的具体形式如图9所示：由D触发器级联构成的二进制异步计数器。

具体工作的时，峰值点寻找电路1的输入正弦信号经过其积分器11，与输入正弦信号本身的直流电平进行比较，该直流电平由低通滤波器12得到，峰值点出现在正弦波信号通过自己的直流电平时刻，此时第一比较器13输出控制信号，被触发器D分频后来控制采样保持电路21，同时用来启动数字逻辑3开始计数。

峰值点放电电路2的采样保持电路21采到的峰值信号通过由两个NMOS场效应晶体管构成的共源共栅电流镜放电，当电压低到某一特定值VC时，第二比较器22输出控制信号来停止计数，从开始计数到停止计数之间的时间间隔与输入正弦波信号的幅度值成线性关系，因此，通过计数值推算时间间隔，就可以求出幅度值。由图4，本发明的仿真结果图，示出了不同比较电平VC下，计数器计数时间tx与输入正弦波信号幅度的关系，从图4可以看出，只要计数时间足够精确(即计数器的时钟频率足够高)，就可以达到相当高的分辨率。对于500M的计数时钟，分辨率可以到0.01mV。计数器有多种实现方法，可以做成同步计数器，也可以做成异步计数器，如果不用计数器，G、F两点输出信号也可直接送到单片机或FPGA通过软件编程的方法实现计数功能。

图2是本发明的仿真结果图，其中：正弦波信号A的峰值点出现在正弦波信号A积分后的信号B通过其直流电平C的时刻。此时电容C0对第一晶体管T1和第二晶体管T2组成的电流镜放电，曲线A、B、C、E表示图1中A、B、C、E点的波形。

图3是本发明的仿真结果图，其中：在峰值点电容C0放电，开始计数，当放电到达某电平VC时，停止计数，数据保持一个周期多一点的时间。曲线D、E、F分别表示图1中D、E、F点的波形，F的占空比与计数器计数时间tx有关(占空比＝tx/2T，T为输入信号周期)。

图4，计数时间间隔与输入正弦信号幅度的关系。当幅度过大而比较电平VC太小时，会出现饱和，饱和值即为输入信号的周期。计数器计数时间tx的变化也反映了F点输出波形的占空比的变化。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1. 一种互补金属氧化物半导体单片集成的峰值检测电路，其特征在于，包括：

峰值点寻找电路(1)，用于在输入正弦波信号A的峰值点时刻产生一个上升沿信号；

峰值点放电电路(2)，用于在输入正弦波信号峰值点处产生一个放电波形信号E；

数字逻辑(3)，由数字分频信号G和数字波形信号F控制对外部时钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。

2. 根据权利要求1所述的峰值检测电路，其特征在于，所述的峰值点寻找电路(1)包括：

积分器(11)，输入正弦信号A经过积分器(11)，并分成两路输出积分信号B；

低通滤波器(12)的输入端接收积分信号B，用于将正弦信号生成直流电平信号C；

第一比较器(13)的第一输入负端接收积分信号B，第一比较器(13)的第一输入正端接收直流电平信号C，用于将积分信号B与直流电平信号进行比较输出控制信号；

触发器(D)，用于将控制信号生成数字分频信号G，同时控制采样保持第一开关()K1和第二开关(K2)，第一开关(K1)和第二开关(K2)分别受触发器(D)输出Q和输出Q的控制。

3. 根据权利要求2所述的峰值检测电路，其特征在于，所述触发器(D)输出Q和输出Q为一对互补信号：

输出Q为高电平时第一开关(K1)导通，第二开关(K2)截至；

输出Q为低电平时第一开关(K1)截至，第二开关(K2)导通。

所述第一比较器(13)的输出发生跳变，是在输入正弦波信号A的峰值点的时刻出现。

4. 根据权利要求1所述的峰值检测电路，其特征在于，所述峰值点放电电路(2)包括：

采样保持电路(21)，由触发器(D)输出Q和输出Q控制输入正弦波信号峰值点处产生一个放电波形模拟信号E；

第二比较器(22)，用于将E点处信号给第二输入负端，第二输入正端与直流电源(VC)连接，用于将波形模拟信号E生成数字波形信号F；

5. 根据权利要求4所述的峰值检测电路，其特征在于，所述采样保持电路(21)包括：

第一开关(K1)，用于接通电容(C0)，使输入正弦波信号A对电容(C0)进行充电；

第二开关(K2)，用于将电容(C0)的电压对接通第一晶体(T1)、第二晶体管(T2)和第二比较器(22)放电。