CN107346976A - 一种数模混合的时间数字转换电路 - Google Patents

一种数模混合的时间数字转换电路 Download PDF

Info

Publication number
CN107346976A
CN107346976A CN201710569635.7A CN201710569635A CN107346976A CN 107346976 A CN107346976 A CN 107346976A CN 201710569635 A CN201710569635 A CN 201710569635A CN 107346976 A CN107346976 A CN 107346976A
Authority
CN
China
Prior art keywords
signal
circuit
triangular
connects
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710569635.7A
Other languages
English (en)
Other versions
CN107346976B (zh
Inventor
甄少伟
刘增鑫
郑炯卫
王佳佳
贺雅娟
罗萍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710569635.7A priority Critical patent/CN107346976B/zh
Publication of CN107346976A publication Critical patent/CN107346976A/zh
Application granted granted Critical
Publication of CN107346976B publication Critical patent/CN107346976B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数模混合的时间数字转换电路，属于集成电路技术领域。包括三角波产生电路、粗计数部分和细计数部分，三角波产生电路产生三角波信号SAW并输入到粗计数部分和细计数部分；粗计数部分通过计数器来计数开始信号START与结束信号STOP之间的三角波周期个数，三角波信号SAW通过第一比较器、第二比较器以及SR锁存器，产生一个与三角波信号具有相同周期的周期信号Q_DEC，并将此周期信号Q_DEC输入到计数器的时钟信号输入端口，完成粗计数部分；细计数部分在结束信号STOP到来时，通过采样模块将三角波信号SAW的当前电压值采样保持并通过缓冲器模块快速读出得到细计数结果。本发明能够将时间数字转换电路的分辨率提高到亚门级，且有效的减小了整个芯片的面积。

Description

一种数模混合的时间数字转换电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种数模混合的时间数字转换电路的设计。
背景技术
在工程应用中，定时定位、雷达成像和激光测距一直都是热门的研究课题，而高精度的时间间隔测量技术是该研究课题中的核心部分，所以研究高精度的时间间隔测量技术有着重要的意义。一般而言，完成时间间隔测量的主要工程技术手段是设计出时间数字转换电路(Time-Digital Converter，TDC)，而传统的时间间隔测量器利用门单元延时量化传播时间，为了提高精度，实现亚门级分辨率的TDC变得尤为重要。
完成时间-数字转换，常见的方法主要包括TDC和TAC(TAC，Time AmplitudeConverter，时间幅度转换器)+ADC(ADC，Analog Digital Converter，模数转换器)的方案。TDC一般采用数字电路设计，通常为了在面积和精度之间折中，常见的做法是两步式TDC，即粗计数采用计数器，细计数采用延迟单元。两步式TDC是由粗细计数结合组成。然而，全数字TDC的细计数部分可以达到的最高分辨率是门单元延时，而且整体电路具有较大的面积。所以设计面积较小的亚门级分辨率TDC尤其重要。TDC需要有参考时钟，面积较大，而且会对片上高灵敏度的模拟前端有干扰。而TAC具有线性度较好的斜坡信号，时间间隔信号在斜坡信号上进行采样，通过采样信号的幅度表征需要测量的时间间隔。ADC将采样后的信号进行量化，实现时间-数字的转换。由于结构简单，TAC可以实现很高的集成度，而且其信号属于模拟电路，不会对片上高灵敏度的放大器有干扰。但受限于ADC的量化精度和噪声，其分辨率和测量范围需要进行折中。
两步式TDC最基本的思想是在开始信号START与结束信号STOP这段时间间距内借用一个外部参考时钟信号完成计数，原理如图1所示，工作时序如图2所示。
ΔT＝nTclk-ΔTstart+ΔTstop (1)
其中△T为待测时间间隔，Tclk为时钟周期，△Tstart和△Tstop为开始和结束的时间测量误差，n为△T内计数器的计数值。则时间到数字的转换误差为
ε＝ΔTstop-ΔTstart (2)
两步式TDC的工作原理即通过计数器粗计数Tclk的个数，采用延时单元来细计数测量转换误差部分的时间间隔。通过两步式TDC对时间间隔信号进行测量转换，可以实现大动态范围。
TAC工作原理如图3所示，工作时序如图4所示，当信号START到来时，开关S3、S0闭合，通过电流对电容CF的充电，产生斜波信号VREF，当信号STOP到来时，开关S1、S2闭合，将斜波信号VREF信号当前电压值采样输出，得到采样电压VSH，同时将VREF信号恢复初始电压值，由此可以实现精度较高的时间间隔测量。
为了兼顾高分辨率和大的动态范围，同时实现片上较小的干扰和较高的集成度，本发明提出了一种结合TDC和TAC优点的时间-数字转换器电路。本设计基于粗细两步式TDC设计，通过电流对电容充放电产生三角波信号，当STOP信号到来时，将当前电压采样输出，通过计数器粗计数信号START与信号STOP之间的三角波的周期个数，从而实现对START与STOP之间高精度的时间测量。
发明内容
本发明所要解决的，就是针对上述全数字两步式TDC分辨率低、面积大的问题，提出一种新型的数模混合的两步式时间数字转换电路，来实现高分辨率、大动态范围、小面积。
本发明的技术效果为：
一种数模混合的时间数字转换电路，包括三角波产生电路、粗计数部分和细计数部分，所述三角波产生电路用于产生三角波信号SAW；所述粗计数部分包括第一比较器、第二比较器、SR锁存器和计数器，所述第一比较器的同相输入端连接第一定值电压VL，其反向输入端连接所述三角波信号SAW，其输出端连接所述SR锁存器的S输入端；所述第二比较器的同相输入端连接所述三角波信号SAW，其反相输入端连接第二定值电压VH，其输出端连接所述SR锁存器的R输入端；所述SR锁存器的Q输出端输出周期信号Q_DEC并连接所述计数器的时钟信号输入端；所述计数器的控制端连接结束信号STOP，其输出端输出粗计数结果；所述细计数部分包括采样模块和缓冲器模块，所述采样模块的输入端连接所述三角波信号SAW，其控制端连接所述结束信号STOP，其输出端通过缓冲器模块后输出细计数结果；所述三角波产生电路包括连接所述SR锁存器QN输出端的第一控制端和连接开始信号START的第二控制端。
具体的，所述三角波产生电路包括第一电流源、第二电流源、第一开关电路、第二开关电路和第一电容，所述第一开关电路连接在第一电流源和第一电容之间，其控制端连接开始信号START；所述第二开关电路连接在第一电流源和第二电流源之间，其控制端连接所述SR锁存器的QN输出端。
具体的，所述采样模块包括源极跟随器、第二电容和第三开关电路，所述源极跟随器的栅极作为所述采样模块的输入端，其漏极接电源电压，其源极接地；所述第二电容一端接地，另一端作为所述采样模块的输出端并通过第三开关电路与源极跟随器的源极连接，所述第三开关电路的控制端连接结束信号STOP。
本发明的工作原理为：
本发明通过粗细计数结合的方式完成对时间的量化测量，三角波产生电路基于电流对电容充放电而产生三角波信号SAW，当开始信号START到来时，第一开关电路闭合，产生三角波信号SAW，其中当SR锁存器QN输出端的信号为高电平时，第一电容放电，当QN为低电平时，第一电容充电。
粗计数部分通过计数器来计数开始信号START与结束信号STOP之间的三角波周期个数。其中，第一比较器和第二比较器通过分别比较第一定值电压VL和第二定值电压VH与三角波信号SAW的电压，产生两个周期信号S_L和R_H输入到SR锁存器的S输入端和R输入端，其中第一定值电压VL与第二定值电压VH由外部电压源输入，第一定值电压VL大于三角波信号SAW电压最低值0.2mV，第二定值电压VH小于三角波信号SAW电压最高值0.2mV。SR锁存器的Q输出端产生一个与三角波信号SAW周期一致的周期信号Q_DEC。计数器通过结束信号STOP控制对周期信号Q_DEC计数，得到开始信号START和结束信号STOP之间的三角波周期个数；同时周期信号Q_DEC作为整体电路输出判断信号，来判断细计数部分得到的采样电压VSH是在第一电容的充电时间还是放电时间，当周期信号Q_DEC为高电平时，采样电压VSH处于电容充电阶段，当周期信号Q_DEC为低电平时，采样电压VSH处于电容放电阶段，以此来得到采样电压VSH相对应的正确的时间间隔。
细计数部分在结束信号STOP到来时，通过采样模块将三角波信号SAW的当前电压值采样保持并通过缓冲器模块快速读出得到细计数结果即采样电压VSH，得到的采样电压VSH通过片外的数模转换器来计算所对应的时间。
本发明的有益效果为：在保证测量动态范围不减小的同时将时间数字转换电路的分辨率提高到亚门级，同时由于使用模拟三角波产生电路来提高精度，相较于传统的延迟链TDC，可以有效的减小整个芯片的面积。
附图说明
图1是延时链TDC结构示意图；
图2是延时链TDC工作时序图；
图3是TAC结构示意图；
图4是TAC工作时序图；
图5是本发明提出的数模混合的时间数字转换电路的结构示意图；
图6是实施例中采样模块的一种实现电路图；
图7是本发明提出的数模混合的时间数字转换电路的时序示意图；
图8是对采样电压VSH步进500ps多次仿真数据处理图；
图9是对采样电压VSH步进500ps多次仿真数据处理DNL图；
图10是对采样电压VSH步进500ps多次仿真数据处理INL图；
图11是实施例中对粗计数结果值OUT[5:0]步进10ns多次仿真数据处理图。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
如图5所示为本发明提出的数模混合的时间数字转换电路的结构示意图，包括三角波产生电路、粗计数部分和细计数部分，所述三角波产生电路用于产生三角波信号SAW；所述粗计数部分包括第一比较器、第二比较器、SR锁存器和计数器，所述第一比较器的同相输入端连接第一定值电压VL，其反向输入端连接所述三角波信号SAW，其输出端连接所述SR锁存器的S输入端；所述第二比较器的同相输入端连接所述三角波信号SAW，其反相输入端连接第二定值电压VH，其输出端连接所述SR锁存器的R输入端；所述SR锁存器的Q输出端输出周期信号Q_DEC并连接所述计数器的时钟信号输入端；所述计数器的控制端连接结束信号STOP，其输出端输出粗计数结果；所述细计数部分包括采样模块和缓冲器模块，所述采样模块的输入端连接所述三角波信号SAW，其控制端连接所述结束信号STOP，其输出端通过缓冲器模块后输出细计数结果；所述三角波产生电路包括连接所述SR锁存器QN输出端的第一控制端和连接开始信号START的第二控制端。本实施例的时序图如图7所示。
本实施例通过粗细计数结合完成对时间的量化测量，当开始信号START到来时，三角波产生电路即时开始产生三角波信号SAW，并将三角波信号SAW输出到采样模块进行细计数，当结束信号STOP到来时，采样模块将三角波信号SAW当前的电压值采样并保持，同时通过缓冲器模块将此电压值高速输出，在片外将此电压值接入ADC，根据周期信号Q_DEC判断信号，判断细计数结果采样电压VSH处于电容充电或是放电阶段，将电压值转换为正确的时间间隔。另外将三角波信号SAW输出到第一比较器与第二比较器中进行粗计数，三角波信号SAW通过两个比较器以及SR锁存器，产生一个与三角波信号具有相同周期的周期信号Q_DEC，并将此周期信号Q_DEC输入到计数器的时钟信号输入端口，完成粗计数部分。
本实施例中的三角波产生电路包括第一电流源、第二电流源、第一开关电路、第二开关电路和第一电容，所述第一开关电路连接在第一电流源和第一电容之间，其控制端连接开始信号START；所述第二开关电路连接在第一电流源和第二电流源之间，其控制端连接所述SR锁存器的QN输出端。
本实施例中的采样模块的电路图如图6所示，包括源极跟随器、第二电容和第三开关电路，所述源极跟随器的栅极作为所述采样模块的输入端，其漏极接电源电压，其源极接地；所述第二电容一端接地，另一端作为所述采样模块的输出端并通过第三开关电路与源极跟随器的源极连接，所述第三开关电路的控制端连接结束信号STOP。
对采样电压VSH步进为500ps进行500次仿真数据处理结果如图8所示，可以看到，随着开始信号START与结束信号STOP之间时间间隔的增加，采样得到的模拟采样电压VSH线性变化，其DNL(微分非线性)如图9所示，DNL约为-1LSB(1LSB对应5mV)；其INL(积分非线性)如图10所示，INL约为0.9LSB(1LSB对应5mV)。
本实施例的粗计数结果为6位，即OUT[5:0]，对OUT[5:0]步进10ns进行600次仿真数据处理结果如图11所示，可以看到，随着开始信号START与结束信号STOP之间时间间隔的增加，每增加150ns，即产生一个完整的三角波电路，计数值加1，且具有很好的线性度。
经过实验，本实施例的分辨率达到500ps，动态范围在10us左右，实现了高分辨率、大动态范围。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种数模混合的时间数字转换电路，其特征在于，包括三角波产生电路、粗计数部分和细计数部分，所述三角波产生电路用于产生三角波信号(SAW)；
所述粗计数部分包括第一比较器、第二比较器、SR锁存器和计数器，所述第一比较器的同相输入端连接第一定值电压(VL)，其反向输入端连接所述三角波信号(SAW)，其输出端连接所述SR锁存器的S输入端；所述第二比较器的同相输入端连接所述三角波信号(SAW)，其反相输入端连接第二定值电压(VH)，其输出端连接所述SR锁存器的R输入端；所述SR锁存器的Q输出端输出周期信号(Q_DEC)并连接所述计数器的时钟信号输入端；所述计数器的控制端连接结束信号(STOP)，其输出端输出粗计数结果；
所述细计数部分包括采样模块和缓冲器模块，所述采样模块的输入端连接所述三角波信号(SAW)，其控制端连接所述结束信号(STOP)，其输出端通过缓冲器模块后输出细计数结果；
所述三角波产生电路包括连接所述SR锁存器QN输出端的第一控制端和连接开始信号(START)的第二控制端。
2.根据权利要求1所述的数模混合的时间数字转换电路，其特征在于，所述三角波产生电路包括第一电流源、第二电流源、第一开关电路、第二开关电路和第一电容，所述第一开关电路连接在第一电流源和第一电容之间，其控制端连接开始信号(START)；所述第二开关电路连接在第一电流源和第二电流源之间，其控制端连接所述SR锁存器的QN输出端。
3.根据权利要求1所述的数模混合的时间数字转换电路，其特征在于，所述采样模块包括源极跟随器、第二电容和第三开关电路，所述源极跟随器的栅极作为所述采样模块的输入端，其漏极接电源电压，其源极接地；所述第二电容一端接地，另一端作为所述采样模块的输出端并通过第三开关电路与源极跟随器的源极连接，所述第三开关电路的控制端连接结束信号(STOP)。
CN201710569635.7A 2017-07-13 2017-07-13 一种数模混合的时间数字转换电路 Expired - Fee Related CN107346976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710569635.7A CN107346976B (zh) 2017-07-13 2017-07-13 一种数模混合的时间数字转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710569635.7A CN107346976B (zh) 2017-07-13 2017-07-13 一种数模混合的时间数字转换电路

Publications (2)

Publication Number Publication Date
CN107346976A true CN107346976A (zh) 2017-11-14
CN107346976B CN107346976B (zh) 2020-03-17

Family

ID=60257778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710569635.7A Expired - Fee Related CN107346976B (zh) 2017-07-13 2017-07-13 一种数模混合的时间数字转换电路

Country Status (1)

Country Link
CN (1) CN107346976B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108445735A (zh) * 2018-04-09 2018-08-24 哈尔滨工业大学（威海） 一种采用延迟链结构的层次式tdc的校正方法
CN108549006A (zh) * 2018-03-30 2018-09-18 上海集成电路研发中心有限公司 自检错时间数字转化电路
CN110022155A (zh) * 2019-03-06 2019-07-16 东北大学 一种采样阈值随输入信号变化的异步过电平采样模数转换器
CN112162259A (zh) * 2020-09-15 2021-01-01 中国电子科技集团公司第四十四研究所 脉冲激光时间电压转换电路及其控制方法
CN113225082A (zh) * 2021-03-17 2021-08-06 中国科学院微电子研究所 基于时间的模数转换装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565992A (en) * 1981-12-02 1986-01-21 Tokyo Shibaura Denki Kabushiki Kaisha Analog to digital converter
CN103063917A (zh) * 2012-12-26 2013-04-24 北京遥测技术研究所 高精度相位和频率测量系统
CN103837243A (zh) * 2014-03-27 2014-06-04 卓捷创芯科技（深圳）有限公司 时间域集成温度传感器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565992A (en) * 1981-12-02 1986-01-21 Tokyo Shibaura Denki Kabushiki Kaisha Analog to digital converter
CN103063917A (zh) * 2012-12-26 2013-04-24 北京遥测技术研究所 高精度相位和频率测量系统
CN103837243A (zh) * 2014-03-27 2014-06-04 卓捷创芯科技（深圳）有限公司 时间域集成温度传感器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108549006A (zh) * 2018-03-30 2018-09-18 上海集成电路研发中心有限公司 自检错时间数字转化电路
CN108445735A (zh) * 2018-04-09 2018-08-24 哈尔滨工业大学（威海） 一种采用延迟链结构的层次式tdc的校正方法
CN110022155A (zh) * 2019-03-06 2019-07-16 东北大学 一种采样阈值随输入信号变化的异步过电平采样模数转换器
CN110022155B (zh) * 2019-03-06 2021-05-25 东北大学 一种采样阈值随输入信号变化的异步过电平采样模数转换器
CN112162259A (zh) * 2020-09-15 2021-01-01 中国电子科技集团公司第四十四研究所 脉冲激光时间电压转换电路及其控制方法
CN112162259B (zh) * 2020-09-15 2024-02-13 中国电子科技集团公司第四十四研究所 脉冲激光时间电压转换电路及其控制方法
CN113225082A (zh) * 2021-03-17 2021-08-06 中国科学院微电子研究所 基于时间的模数转换装置及方法

Also Published As

Publication number Publication date
CN107346976B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
CN107346976A (zh) 一种数模混合的时间数字转换电路
CN102539831B (zh) 一种捷联惯导系统中加速度计信号转换装置
CN104158545B (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
US20210391870A1 (en) High-speed digital logic circuit for sar_adc and sampling adjustment method
CN203377849U (zh) 高速失调补偿动态比较器
CN101629978B (zh) 一种实现占空比实时监测的方法和电路
CN109787633A (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN104253613A (zh) 一种sar adc的低压超低功耗高精度比较器
Naraghi et al. A 9b 14µw 0.06 mm 2 ppm adc in 90nm digital cmos
CN108445735B (zh) 一种采用延迟链结构的层次式tdc的校正方法
CN105811985B (zh) 二次量化的混合adc
CN103152053B (zh) 动态模数转换器
CN114157301A (zh) 双斜坡双沿向下计数模数转换装置及其转换方法
CN105245227A (zh) 用于图像传感器列级循环adc的数字校准方法
CN104539856A (zh) 用于图像传感器的基于tdc的高速列级adc
CN204272278U (zh) 用于图像传感器的基于tdc的高速列级adc
Lin et al. CMOS built-in test architecture for high-speed jitter measurement
CN106026982A (zh) 一种单稳态触发器
CN109768786A (zh) 时钟信号占空比调节电路及其调节方法
CN205622624U (zh) 一种基于忆阻器的模数转换电路
CN106027054B (zh) 一种逐次逼近型模数转换器及时序控制方法
CN205453666U (zh) 高性价比单积分型模数转换器
CN109889200A (zh) 一种基于频率量化器的电压信号转频率信号的电路
CN111835355B (zh) 一种基于tdc的高重复速率的时间间隔数字转换器
CN207427126U (zh) 一种提高模数转换器转换速度的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200317

CF01 Termination of patent right due to non-payment of annual fee