CN101917193A - 一种数字控制开关dc-dc变换器用模数转换器 - Google Patents

Abstract

本发明公开了一种数字控制开关DC-DC变换器用模数转换器，包括一个延迟线模数转换器(Delay-line ADC)和一个Flash模数转换器(FlashADC)。检测开关DC-DC变换器输出电压，将电压的大小转换为相应的数字码。本发明适用于高频数字控制开关DC-DC变换器的模数转换器，在变换器稳定工作时，延迟线模数转换器快速、准确地检测输出电压的微小变化，即使在开关频率较高时，仍有很好的响应；当输入电压或负载的改变引起变换器输出电压发生较大的变化时，Flash ADC可以在宽的范围内快速、准确地检测到电压的变化，能够满足开关DC-DC变换器系统快速响应的要求。

Description

一种数字控制开关DC-DC变换器用模数转换器

技术领域

本发明涉及一种模数转换器，具体涉及一种适用于数字控制开关DC-DC变换器的模数转换器。

背景技术

开关DC-DC变换器以其高效率、小体积、高可靠性和低成本等一系列优点，被广泛应用于便携式电子产品中。相对于发展较早、技术相对成熟的模拟控制技术，数字控制技术具有集成度高、可编程性强以及发明周期短等优势。可以实现更为复杂的控制策略，并且有利于电子产品的系统级低功耗设计，进而改善系统的整体特性。在便携式设备的数字处理芯片中，动态电压调整(DVS)技术迅速发展，对数字控制的开关DC-DC变换器的设计提出了一系列的挑战，其中，模数转换器(ADC)是数字控制开关DC-DC变换器的重要模块，要求ADC同时提供宽电压检测范围和快速响应能力，其延迟处理及量化误差等对整个系统的频率提高和稳定性有着重要的影响。因此，开发能够适应开关DC-DC变换器输出电压检测要求的低功耗ADC，对开关DC-DC变换器的数字化控制非常关键。

延迟线ADC具有结构简单、面积小及响应速度快等优点，在中心电压范围附近可实现高精度的模数转换功能，但是由于时钟偏斜、温度和工艺的影响，远离中心电压的区域会出现较大的非线性误差，限制了模数转换电压的范围。文献“High-frequenc digital PWMcontroller IC for DC-DC converters”(B.J.Patella，A.Prodic，A.Zirger. and D.Maksimovic，IEEE Trans.PowerElectron.，vol.18，no.1，Jan.2003)指出，中心电压为2.7V的四位延迟线ADC，最低有效位53mV，平均电压偏移量3.6mV，电流消耗10μA。

压控振荡器ADC的功耗和面积都较小，但是要通过计数才能得到数字码，延迟较大，同时，功耗和面积较大，不适用于高频数字控制开关DC-DC变换器。

发明内容

本发明的目的在于针对开关DC-DC变换器输出电压的特点，将延迟线ADC和FlashADC相结合，提供了一种既能在稳定工作的输出电压附近有高精度的电压检测，又能在宽范围内快速反馈输出电压变化的数字控制开关DC-DC变换器用模数转换器。

为达到上述目的，本发明采用的技术方案是：

一种数字控制开关DC-DC变换器用模数转换器，包括延迟线ADC和Flash ADC模块；所述延迟线ADC模块中，端口vdd与电源连接，vsense与待检测电压信号相连，test端口与激励信号相连，gnd端口接地，sample端口与采样信号连接，输出端口Q0至Q14与16-4编码器的输入端口vin0至vin14相连，编码器将Q0-Q14输出的数字码转换成8421码输出，该编码器端口out0-out3为所发明的模数转换器的输出端口out0-out3；所述FlashADC模块中，端口vin与待检测电压相连，端口vdd连接电源，端口gnd接地，输出端口Q0至Q14与16-4编码器输入端口vin0至vin14连接，编码器将Q0-Q14输出的数字码转换成8421码输出，此编码器的out0-out3为所发明的模数转换器的输出端口out4-out7。

所述延迟线ADC模块包括延迟线模块A、采样输出模块B和编码器模块C；所述延迟线模块A的vsense端接待检测电压，test端接方波激励信号，延迟模块的输出端接采样模块的电平转换电路interface；

所述采样输出模块B中，电平转换电路interface实现电平转换。D触发器模块实现对延迟线模块的输出采样，其中，clk端接采样时钟信号sample，D端接电平转换模块interface的输出端，输出Q端接编码器模块；

所述编码器模块C，实现16位到4位的数字码转换，输入为vin0-vin14，输出out0-out3。

所述Flash ADC模块包括15个比较器和1个16-4编码器，待检测电压vin与15个比较器的输入端Vin相连，输入端口vdd与电源电压vdd相连。15个参考电压通过电阻串联分压得到，分别与15个比较器的输入端Vref端相连。模数转换器检测开关DC-DC变换器的输出电压，并通过16-4编码器装置转换为8421数字码。对于每一个比较器，当Vin＞Vref时，输出为高电平，当Vin＜Vref时，输出为低电平。输入电压经过15个比较器，产生数字码，范围在000_0000_0000_0000-111_1111_1111_1111之间，共16种输出，分别代表16个小的电压区间。

本发明对数字控制开关DC-DC变换器的模数转换部分进行优化发明，改进了单一的延迟线ADC或FlashADC不能兼顾宽电压范围检测和高精度电压检测的缺点，能够同时适应开关DC-DC变换器在输出电压稳定时和输出电压有较大波动时的电压转换要求。同时兼顾了FlashADC的响应时间快和延迟线ADC的精度高等特点，能够适应数字控制开关DC-DC变换器对ADC速度、功耗、面积和精度的要求。

本发明适用于高频数字控制开关DC-DC变换器，在变换器稳定工作时，延迟线ADC快速、准确地检测输出电压的微小变化，即使在开关频率较高时，仍有很好的响应；当输入电压或负载的改变引起变换器输出电压发生较大的变化时，FlashADC可以在宽的范围内快速、准确地检测到电压的变化，能够满足开关DC-DC变换器系统快速响应的要求。模数转换器的电压测试转换波形如图6所示。

与现有技术相比，本发明的优势在于：既能够提供大范围的电压数字码的转换功能，又能够在开关DC-DC变换器稳定工作时提供小纹波的输出电压转换；在功能上既能够适应输出电压瞬态变化带来的影响，又能够适应稳定工作时的小范围调节。

附图说明

图1为高频数字控制开关DC-DC换器用模数转换器的整体结构；

图2为FlashADC模块结构图；

图3为FlashADC模块引脚图；

图4为延迟线ADC模块结构图；

图5为延迟线ADC模块引脚图；

图6为数字控制开关DC-DC变换器用模数转换器电压转换波形图。

具体实施方式

下面结合附图对本发明作进一步详细说明。

参见图1，本发明所述装置与开关DC-DC变换器的输出端相连，本发明包括一个延迟线ADC和一个Flash ADC。检测开关DC-DC变换器输出电压，将电压的大小转换为相应的数字码。

图1中，延迟线ADC中，端口vdd与电源vdd连接，vsense与待检测电压信号相连，test端口与激励信号相连，gnd端口接地，sample端口与采样信号连接，输出端口Q0至Q14与16-4编码器输入端口vin0至vin14相连，编码器将延迟线Q0-Q14输出的数字码译成8421码输出，编码器out0-out3为整个模数转换器的输出端口out0-out3。Flash ADC中，端口vin与待检测电压相连，端口vdd连接电源vdd，端口gnd接地，输出端口Q0至Q14与16-4编码器输入端口vin0至vin14连接，编码器将Flash ADC中Q0-Q14之间输出的数字码译成8421码输出，编码器out0-out3整个模数转换器的输出端口out4-out7。

待检测电压同时输入至延迟线ADC的vsense端和Flash ADC的vin端。延迟线ADC在一个电压区间内(如1.6V-2.0V)，将输入电压转换为4位数字码，送至输出端口out0-out3；Flash ADC将输入电压转换成4位的数字码，送至输出端口out4-out7。Flash ADC与延迟线ADC相结合，完成宽电压范围检测和快速动态小纹波响应的目的。

图2为Flash ADC内部电路连接示意图。Flash ADC模块包括15个比较器和1个16-4编码器，待检测电压vin与比较器输入端Vin相连，参考电压通过串联电阻分压得到，分别与比较器另一输入端Vref相连。每个比较器比较Vin与Vref，若Vin＞Vref时，输出为高电平；若Vin＜Vref时，输出为低电平。15个比较器输出16种高低电平的组合，代表16个电压区间。由于FlashADC中比较器传输延时小，待检测电压vin通过比较器和16-4编码器，能够快速的转换为数字码。单独的Flash ADC应用在开关DC-DC变换器的电压检测中，会遇到以下问题，即当开关DC-DC变换器需要更高的电压检测精度时，比较器的数量需成倍增加，因此，功耗和芯片面积成倍上升。同样精度的Flash ADC与延迟线ADC相比，延迟线ADC具有更低的功耗和面积，在低压、低功耗芯片设计中，单一的Flash模数转换器会限制功耗和面积的降低。

图3为Flash ADC模块引脚图，vdd端接电源，gnd端接地，vin接待检测电压，out0-out3为整个模数转换器的输出端口out4-out7

利用Flash ADC速度快的优点，将其与延迟线ADC相结合，两种ADC分别将开关DC-DC变换器待检测电压的转换为相应高位与低位数字码，弥补单一模数转换器设计中的缺陷。

图4为延迟线ADC内部结构图。延迟线ADC模块主要包括以下部分：延迟线模块、采样输出模块和编码器模块，如图4所示。A为延迟线模块，vsense端接将要转换的输入电压，test端接方波激励信号，延迟模块的输出端接采样模块的电平转换电路。B为采样输出模块：interface为电平转换电路，实现电平之间的转换；D触发器实现对延迟线模块的输出采样功能，clk端接采样时钟信号，D端接电平转换interface的输出，输出Q端接编码器模块。C区为编码器模块，实现16到4位数字码的转换，输入为vin0-vin14，输出为out0-out3。待检测电压输入至vsence端，控制延迟链中延迟单元的电源电压，延迟单元的单位延迟与vsence相关，延迟单元输出方波信号，通过电平转换interface，其电压达到能够被D触发器采样的电压范围，然后送至D触发器采样，得到相应的数字码。数字码送至编码器模块，输出8421码。

图5为延迟线ADC模块引脚图，vsense接待检测电压信号，sample接采样信号，test端接激励信号，vdd端接电源电压，gnd端接地，Q0-Q14端口接16-4编码器。编码器的out0-out3端口连接模数转换器的输出端口out4-out7。

图6为数字控制开关DC-DC变换器用模数转换器电压转换波形图。输入为0V-3.3V的正弦波电压信号，输出为用本发明转换得到的数字码再通过一个理想的数模转换器转换得到的波形。可以看出，模数转换器在0V-3.3V区间有正确的数字码输出，同时在1.65V-2.0625V附近有高精度的数字码输出，达到7位有效精度。对整体ADC电路进行功耗分析，Flash ADC的功耗为10mW，延迟线ADC的功耗为3.6mW，总功耗为13.6mW。比单纯的7位FlashADC的功耗降低了一个数量级。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (3)

1.一种数字控制开关DC-DC变换器用模数转换器，其特征在于：包括延迟线模数转换器和Flash模数转换器模块；所述模数转换器中的延迟线ADC模块中，vdd端口与电源连接，vsense端口与待检测电压信号相连，test端口与激励信号相连，gnd端口接地，sample端口与采样信号连接，输出端口Q0至Q14与16-4编码器的输入端口vin0至vin14相连，编码器模块将延迟线输出端口Q0-Q14之间输出的数字码译成8421码输出，编码器输出端口out0-out3作为所发明的模数转换器输出端口out0-out3；所述Flash ADC模块中，端口vin与待检测电压相连，端口vdd连接电源，端口gnd接地，输出端口Q0至Q14与16-4编码器的输入端口vin0至vin14连接，编码器将Flash ADC中Q0-Q14之间输出的数字码译成8421码输出，编码器输出端口out0-out3作为所发明的模数转换器的输出端口out4-out7。

2.如权利要求1所述一种数字控制开关DC-DC变换器用模数转换器，其特征在于：所述延迟线模数转换器包括延迟线模块、采样输出模块和编码器模块；所述延迟线模块中延迟链部分A，vsense端口接将要转换的输入电压，test端口接方波激励信号，延迟模块的输出端接电平转换电路interface；

所述采样输出模块为B，其中电平转换电路interface实现电平之间的转换，interface的电平输出端连接D触发器的D端；D触发器模块实现对延迟线模块的输出采样功能，clk端口接采样时钟信号sample，输出Q端口接编码器模块；

所述编码器模块C，实现16到4位数字码的转换，输入为vin0-vin14，输出为out0-out3。

3.如权利要求1所述一种数字控制开关DC-DC变换器用模数转换器，其特征在于：所述FlashADC模块包括15个比较器和16-4编码器，15个基准参考电压通过电阻串联分压得到，分别与比较器的输入端Vref端相连，待检测电压vin分别与15个比较器的输入端Vin连接；检测开关DC-DC变换器的输出电压，并通过16-4编码器转换为8421数字码。

Images