KR100724098B1 - 조셉슨 ｄａｃ를 이용한 아날로그 디지탈 변환장치 및 방법 - Google Patents

Abstract

본 발명은 조셉슨 접합 어레이(Josephson junction array)를 활용한 계측 물린 응용급의 정밀 AD 컨버터에 있어서, 조셉슨 DAC를 이용한 아날로그 디지탈 변환장치 및 방법에 관한 것으로,

아날로그 입력신호를 디지털 데이터로 변환하는 입력단 ADC와; 상기 입력단 ADC로 부터 디지탈 데이터를 입력하여 아날로그 데이터로 변환하는 조셉슨 DAC와; 상기 조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 추출하는 차동 ADC와; 상기 차동 ADC의 출력데이터와 입력단 ADC의 출력 데이터를 합산하여 그 결과를 출력하는 데이터 프로세서를 포함하여 구성함이 특징이며;

본 발명에 따르면 프로그래머블 어래이를 기존 반도체 플래쉬 ADC와 결합함으로써 기존의 반도에 측정기보다 훨씬 더 정확할 뿐만아니라, 구현된 성능이 사용 수명시간동안 거의 변하지 않는 고안정 조셉슨 ADC를 적은 시간과 비용으로 간편하게 실행할 수 있다.

조셉슨, DAC, 아날로그 디지탈 변환장치

Description

조셉슨 ＤＡＣ를 이용한 아날로그 디지탈 변환장치 및 방법{A Analogue-Digital Converter Using Josephson DAC and Method Thereof}

도 1은 종래 기술의 따른 아날로그 디지탈 변환장치 구성블록도.

도 2는 본 발명에 따른 아날로그 디지털 변환장치의 구성블록도.

도 3은 도 2의 실시예에 따른 본 발명의 작동과정을 나타낸 그래프.

* 도면의 주요부분에 대한 부호의 설명 *

10: 입력단 ADC

20: 조셉슨 DAC

30: 차동 ADC

40: 데이터 프로세서

50: 트리거 컨트롤러

60: 카운터

본 발명은 조셉슨 접합 어레이(Josephson junction array)를 활용한 계측 물 린 응용급의 정밀 AD 컨버터(이하 ADC라 칭한다)의 발명에 관한 것이다.

일반적으로 현재 산업용 시스템 및 제어기는 아날로그 회로에서 속도가 뛰어나고 값싼 CPU들이 보급됨에 따라 점진적으로 디지탈화 되어가는 추세이고, 대부분의 제어기는 디지탈 부분과 아날로그 부분을 공유하고 있다.

따라서 서로 다른 두 회로 방식간에 신호를 전달하기 위해 아날로그 디지탈 변환기와 디지탈 아날로그 변환기가 필요하다.

그리고 아날로그 디지탈 변환기는 계측, 제어분야에 이용되고 있으며, 마이크로 컴퓨터의 발달에 따라 이전에는 아날로그 부품들에 의해 처리되던 많은 부분들이 아날로그 디지탈 변환기를 이용해 아날로그 신호를 디지탈 신호로 바꾼후 처리하도록 바뀌어졌으며 이로인해 응용제품의 신뢰성 및 효율성이 높아지고 있다.

연속 근사 변환기는 가장 널리 사용되는 아날로그 디지탈 변환기 중의 하나로서, 디지탈 램프 아날로그 디지탈 변환기에 비해 회로상으로는 더욱 복잡하나 짧은 변환 시간을 가지며 아날로그 입력에 관계없이 고정된 변환 시간을 갖는다.

이하, 첨부된 도면을 참조하여 종래의 아날로그 디지탈 변환장치에 대하여 설명하면 다음과 같다.

도 1은 종래의 연속 근사 아날로그/디지탈 변환 장치의 구성 블록도이다.

도 1에 도시한 바와같이, n 비트의 분해능을 갖는 변환기의 경우에는 초기에 n 비트의 중간값(M)을 지정하고, 피드백 되어 입력되는 비교 신호를 기준으로 하여 n 비트의 최상위 비트값과 중간값(M)의 중간값(MM)들 또는 최하위 비트값과 중간값(M)의 중간값(ML)들을 연속 지정하는 연속 근사 레지스터부(1)와, 상기 연속 근 사 레지스터부(1)에서 지정되어 출력되는 디지탈 신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환부(2)와, 상기 디지탈 아날로그 변환부(2)에서 출력되는 아날로그 출력값(Vref)과 디지탈 변환을 하기 위하여 입력되는 아날로그 신호값(Vin)의 대소를 비교하여 상기 연속 근사 레지스터부(1)에 피드백(feedback)시키는 비교기(3)로 구성된다.

여기서, 종래의 아날로그/디지탈 변환 장치의 동작에 대하여 설명하면 다음과 같다.

아날로그 디지탈 변환기의 분해능을 8-비트로 가정하면, 먼저 연속 근사 레지스터부(1)에 8 비트의 중간값(M)인 10000000을 초기값으로 지정한 후, 디지탈 아날로그 변환부(2)에 입력하여 아날로그로 변환되어진 출력 신호값(Vref)를 얻는다.

그리고 상기 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)과 디지탈 변환을 하기 위하여 입력되는 아날로그 신호값(Vin)을 비교기(3)에서 그 값의 크기를 비교한다. 상기 비교기(3)의 비교 결과가 상기 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)과 입력되는 아날로그 신호값(Vin)이 같으면 변환 동작을 완료한다.

만약, 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)과 입력되는 아날로그 신호값(Vin)이 다른 경우, 이 결과를 연속 근사 레지스터(1)에 피드백 시킨다. 이때, 입력되는 아날로그 신호값(Vin)이 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)보다 큰 경우 10000000과 최상위 비트값의 중간값(MM)인 11000000을 상기 연속 근사 레지스터부(1)에서 다시 지정하여 상기 디지탈 아날로그 변환부(2)에 입력시켜 아날로그 신호값으로 변환한 후, 비교기(3)에서 그 값과 디지탈 변환을 하 기 위하여 입력되는 아날로그 신호값(Vin)을 비교하는 동작을 반복한다.

반대로 디지탈 변환을 하기 위하여 입력되는 아날로그 신호값(Vin)이 상기 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)보다 작은 경우에는 10000000과 최하위 비트값의 중간값(ML)인 01000000를 지정하여 상기 디지탈 아날로그 변환부(2)에 입력시켜 아날로그 신호값으로 변환한 후, 비교기(3)에서 그 값과 디지탈 변환을 하기 위하여 입력되는 아날로그 신호값(Vin)의 크기를 비교하는 동작을 반복한다.

이와같은 동작을 디지탈 변환을 하기 위하여 입력되는 아날로그 신호값(Vin)과 디지탈 아날로그 변환부(2)의 출력 신호값(Vref)이 같아질때까지 반복하여 계속한다.

또한, FLASH type의 플래쉬 아날로그 디지털 컨버터는 양자화갯수만큼의 비교기를 설치하여 한번에 변환을 하는 방법이다. 가령 8bit ADC라면 255개의 비교기를 설치하고 입력전압과 비교하여 출력된 H/L 신호를 다시 2진수로 디코드시켜 출력하는 컨버터이며, 한번에 변환을 하므로 변환속도는 가장 빠르고 현재 수Ghz 까지 나와 있다. 주로 계측기나 주파수가 높은 신호를 변환할 때 사용한다.

또한, 정밀 측정용 ADC에는 축차근사식 및 이중기울기식이 사용되고 있고, 고속측정에는 플래쉬(Flash) 방식이 사용되고 있으며, 고분해능용으로 시그마-델타 방식이 사용된다.

또한, 아직 연구단계이지만, 초전도 조셉슨 접합회로를 적용한 고감도 고분해능의 RSFQ(Rapid Single Flux Quantum) ADC가 제안되고 있다.

RSFQ ADC를 제외한 모든 반도체 ADC는 공통적으로 기준전압을 필요로 하며, 제너다이오드와 같은 반소체소자를 내부기준기로 사용하는데 그 정확도와 안정도가 전체 ADC의 성능을 크게 좌우한다.

그러나, 이러한 내부기준들은 자체잡음으로 인해 정확도의 한계를 가질뿐 아니라 온도와 압력 등 외부환경 및 사용시간에 따라 그 특성이 변화하므로 주기적 재교정을 통해 이러한 특성변화를 보정해주지 않으면 본래의 정확도를 얻을 수 없다.

RSFQ ADC의 경우 조셉슨 접합의 특성을 이용하므로 기준의 역할은 외부 클럭 주파수가 대신하므로 별도의 내부기준을 필요로 하지 않고 전술한 반도체 ADC의 문제는 발생하지 않는다.

그러나, 이 경우 계측물리 응용을 위해서는 십만 혹은 백만 개에 이르는 많은 수의 조셉슨 접합을 필요로 하는 까닭에 설계 및 제작이 용이하지 않고 임피던스가 매우 낮아 정밀계측을 위해 필요한 측정신호 직접입력방식을 사용하기가 어려워 정밀 계측용으로는 적합하지 않고 무선통신용이나 소프트웨어 레이더와 같은 특수 용도를 목표로 하고 있다.

본 발명은 프로그래머블 어래이를 반도체 플래쉬 ADC와 같은 기존의 ADC와 결합함으로써 기존의 ADC보다 훨씬 더 정확할 뿐만 아니라, 구현된 성능이 사용 수명시간동안 거의 변하지 않는 고안정 조셉슨 ADC를 적은 시간과 비용으로 간편하게 실행하고자 하는데 그 목적이 있다.

뿐만 아니라, 상용주파수(50Hz 또는 60Hz) 범위의 저주파 신호의 정밀측정에도 적용할 수 있도록 하고자 하는데 그 목적이 있다.

상기 목적을 달성하기 위한 수단으로,

본 발명은 아날로그 입력신호를 디지털 데이터로 변환하는 입력단 ADC와; 상기 입력단 ADC로 부터 디지탈 데이터를 입력하여 아날로그 데이터로 변환하는 조셉슨 DAC와; 상기 조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 추출하는 차동 ADC와; 상기 차동 ADC의 출력데이터와 입력단 ADC의 출력 데이터를 합산하여 그 결과를 출력하는 데이터 프로세서를 포함하여 구성함이 특징이다.

또한, 상기 입력단 ADC의 출력단과 차동 ADC 사이에 접속되어, 입력단 ADC 출력이 변화되는 시점을 미분기로 검출하고 그 시점으로부터 발생된 연속적인 펄스의 형태를 지니도록 제어하여 차동 ADC의 작동을 제어하는 트리거 컨트롤러를 더 부가하여 구성하는 것이 특징이다.

또한, 상기 입력단 ADC는 아날로그 데이터를 디지털 데이터로 한번에 변환하는 플래쉬 ADC인 것이 특징이다.

또한, 아날로그 입력신호를 디지털 데이터로 변환하는 단계와; 조셉슨 DAC를 이용하여 디지털 데이터를 아날로그 데이터로 변환하는 단계와; 조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 추출하는 단계와; 차동 ADC의 출력데이터와 입력단 ADC의 출력 데이터를 합산하여 그 결과를 출력하는 단계로 이루어짐이 특징이다.

또한, 입력단 ADC 출력을 인가받아 변화되는 시점을 미분기로 검출하고 그 시점으로부터 발생된 연속적인 펄스의 형태를 지니도록 제어하여 차동 ADC의 작동을 제어하는 단계를 더 포함하는 것이 특징이다.

본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의하여야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

먼저, 조셉슨 접합에 대해 간략하게 설명하면 다음과 같다.

조셉슨(Josephson) 접합은 두개의 초전도체 사이에 절연성 또는 금속성 장벽을 삽입한 구조로 되어 있는 것으로 두 초전도체 사이의 위상을 외부 바이어스 전류 또는 외부자장을 통해 제어할 수 있다.

이러한 조셉슨 접합 직렬 어레이에 마이크로파 전류를 가하면 마이크로파 주파수에 조셉슨 접합의 위상변화가 동기되어 자속의 변화율이 일정한 상태가 만들어 진다.

자속의 시간변화율에 비례하여 일정한 평균전압이 나타나며 따라서 주파수와 접합수에 의해 전압값을 정확히 결정할 수 있게 된다.

주파수는 매우 정밀하게 제어할 수 있으므로 이렇게 얻어진 조셉슨 표준전압은 현존하는 가장 정확한 전압표준을 제공한다.

긴 조셉슨 접합어레이를 접합수가 2의 배수가 되는 지점마다 외부에서 연결할 수 있는 바이어스 선을 붙인 소자를 프로그래머블 조셉슨 어레이라고 부른다.

이 소자는 각 구간의 바이어스를 온 또는 오프할때 각 구간의 전압출력이 정확히 조셉슨 전압과 접합수의 배수 또는 0이 되며, 각 구간의 전압이 합산된 전압을 전체 출력으로 제공한다.

따라서, 프로그래머블 조셉슨 어레이는 각 바이어스 구간이 바이너리 비트에 대응하는 DA 컨버터라고 볼 수 있으며, 출력전압의 절대정확도 덕분에 직류 및 저주파 전압표준 발생기로 응용되고 있다.

본 발명에서 달성하고자 하는 장치는 다단계 ADC에 속한다.

각 ADC 단계마다 DAC를 채용하여 디지털 출력 숫자의 마지막자리 이하의 오프셋(offset)을 다음 단계 ADC로 보내주는 것은 기존 반도체 ADC와 동일하다.

그러나, 본 발명에서는 다음 단계의 ADC 회로의 DAC로 프로그래머블 조셉슨 접합어레이로 구성된 조셉슨 DAC를 채용하고 조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 정밀 전압계 또는 고분해능의 차동 ADC로 측정함으로써 본 발명의 작동이 완결된다.

즉, 입력단에 기존 반도체 ADC를 사용함으로써 신속하게 미지 입력신호의 대강의 값을 1차 측정한다.

이때 발생된 측정결과의 바이너리 코드를 조셉슨 DAC에 넣어줌으로써 1차 측정값에 해당하는 정확한 기준전압을 발생시킨후 이를 다음단의 차동 ADC의 마이너스단에 공급하여 차동 ADC가 입력전압과 조셉슨 ADC 출력전압의 차이만을 작은 전압범위에서 고분해능으로 측정하게 해줄 뿐만 아니라 높은 정확도의 조셉슨 기준전압을 활용함으로써 입력단 ADC의 정확도에 관계없이 조셉슨 전압에 기초한 정확한 측정을 가능하게 한다.

도 2는 1단계로 구성한 본 발명의 구성회로의 예를 보여준다.

보다 높은 정밀도를 필요로 할 경우 입력단 ADC(10)와 조셉슨 DAC(20)의 갯수를 n개(n은 임의의 정수) 추가하면 된다.

이때 입력단 ADC(10)는 상온의 소자를 사용하고 액체헬륨 속에서 구동되는 조셉슨 DAC(20)와는 Cryprobe를 통해 연결하는 방법과 아예 액체헬륨 온도에서 동작하는 저온 ADC를 구현하여 이용하는 방법이 있다.

가장 손쉬운 방법은 상온의 반도체 플래쉬 ADC를 입력단 ADC로 이용하는 방식이다.

두방법에 각기 장단점이 있으므로 이를 고려하여 용도에 맞추어 구현할 수 있다.

도 2에서 조셉슨 DAC(20) 입력에 인가된 측정대상 전압은, 입력단 ADC(10) 및 차동 ADC(30)의 작동을 제어하는 트리거 컨트롤러(50)에 의해서 트리 거(Trigger)신호를 발생시킨다. 트리거 신호는 입력단 ADC(10) 출력이 변화되는 시점을 미분기로 검출하고 그 시점으로부터 발생된 연속적인 펄스의 형태를 지니도록 제어된다.

매 트리거 신호펄스마다 차동 ADC(30)가 작동하여 측정한 차전압을 출력하며, 측정된 차전압 데이터와 조셉슨 ADC(20)가 작동하여 측정한 차전압을 출력하며, 측정된 차전압 데이터와 조셉슨 ADC 입력데이터가 데이터 프로세서(40, Data Proc)로 동시전달된다.

데이터 프로세서(40)에서는 두 데이터의 weighting factor(가중요소)를 고려한 합산결과가 최종 측정 데이터로 출력된다.

한편, 연속 트리거 신호 펄스는 동시에 카운터(60)에 보내져 연속적인 측정시점들을 최종 측정 데이터와 함께 PC를 통해 기록할 수 있도록 한다.

트리거 컨트롤의 좀더 간단한 방법으로 입력단 ADC(10)와의 동기없이 차동 ADC(20)의 신호측정에는 편리한 방법이 될 수 있다.각기 장단점을 고려하여 용도에 따라 구현할 수 있다.

도 3은 본 발명의 작동원리를 각 부분의 작동과정을 통해보여주는 예시이다.

도 3의 위쪽 그래프는 가상의 입력신호와 그에 대한 입력단 ADC(10)의 작동예를 보여준다.

이 입력단 ADC(10)가 실제 구현시에는 훨씬 더 많은 비트수의 입력단 ADC(10)를 사용하나, 작동원리 설명을 위한 간단한 예시로 2-비트 플래쉬 ADC를 가정하여 설명한다.

입력전압이 0V 미만일때 -0.5이고, 0V에서 0.5V 사이일때 0이며, 0.5V에서 1V 사이일때 0.5V이고, 1V 이상일때 1의 측정결과를 출력하도록 설계되었다고 가정한다.

입력단 ADC(10) 내부의 입력 디바이더(divider)의 오차로 인해 실제로는 입력전압이 0.1V 미만일때 -0.5이고, 0.1V에서 0.4V 사이일때 0이며, 0.4V 에서 0.9V 사이일때 0.5이고, 0.9V 이상일때 1의 출력이 이루어진다고 다시 가정하며, 입력단 ADC 내부에서는 윗쪽 그래프의 계단 파형과 같은 ADC작동이 나타난다.

이러한 -0.5V, 0V, 0.5V, 1V의 4단계 출력이 조셉슨 DAC(20)에 인가되면 해당 입력에 대응하여 -0.5V, 0V, 0.5V, 1V의 출력이 정확히 발생된다(아래 그래프의 계단형 파형).

차동 ADC(30)는 이 정확한 조셉슨 DAC(20)의 출력전압을 기준으로 측정대상 전압의 차전압만을 측정하므로 도 2의 아래 그래프의 원으로 표시된 파형이 차동 ADC(30)의 출력이 되고, 데이터 프로세서(40)는 조셉슨 DAC(20)의 입력코드와 차동 ADC(30)의 출력코드를 합산하여 최종 출력 데이터를 만들어 낸다.

상술한 바와 같이 본 발명은 입력단에 기존 반도체 ADC를 사용하고 출력단에 조셉슨 DAC를 채용함으로써 두 소자의 장점을 고루 살릴 수 있다.

반도체 ADC의 기능과 성능면에서 다양한 소자가 생산되고 있고, 주변기술이 잘 발달되어 편리하게 측정장치를 구성할 수 있는 장점이 있는 반면, 어느 수준이 상의 높은 정확도 및 안정도를 달성하기가 어렵다는 단점이 있었으나, 본 발명은 절대 정확도 수준을 제공하는 조셉슨 DAC를 채용함으로서 이러한 한계와 단점을 획기적으로 보안하였다.

예컨대 직류전압측정에 응용할 경우 만일 미지 입력신호가 약 1V이고 입력단 ADC가 8비트일 경우 조셉슨 DAC와 미지 입력신호의 차전압은 3.91mV 이내가 되고 차전압 측정 ADC의 정확도가 0.01%라면 결국 1V에 대하여 약 4×10^-7의 높은 정확도로 측정이 가능하다.

만일 더 정확한 측정을 원할 경우 입력 입력단 ADC의 비트수를 필요한만큼 늘려주거나 차전압 측정 ADC를 더 정확한 것(예컨대 고정밀 디지털 멀티미터 등)으로 사용함으로써 직류측정에 적합한 높은 정확도를 쉽게 달성할 수 있다.

또한, 빠른 속도의 ADC를 쉽게 구할 수 있으므로 이를 채용하면 교류전압파형의 측정에도 응용할 수 있다.

일례로 플래쉬 ADC의 신호변환이후 차동 ADC에 의한 차전압 측정속도까지 소요시간이 0.1ms 정도라면 이를 활용하여 100Hz의 저주파 파형도 주기당 약 100개의 샘플링으로 정확히 측정할 수 있다.

만일 더 많은 수의 샘플링 또는 더 빠른 파형의 측정을 원한다면 보다 빠른 ADC를 사용하여 입력단 ADC의 신호변환이후 차동 ADC에 의한 차전압 측정속도까지 소요시간을 단축하면 된다.

따라서, 본 발명은 직류 및 저주파 파형을 정밀 측정함에 있어서 작업을 간 편하고 신속하게 할 수 있도록 해 줄뿐만 아니라, 정확하고 신뢰성 있는 데이터를 얻도록 해 줄 것이다.

비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능할 것이다. 따라서, 첨부된 청구의 범위는 본 발명의 진정한 범위내에 속하는 그러한 수정 및 변형을 포함할 것이라고 여겨진다.

Claims (6)

1. 아날로그 입력신호를 디지털 데이터로 변환하는 입력단 ADC와;

   상기 입력단 ADC로 부터 디지탈 데이터를 입력하여 아날로그 데이터로 변환하는 조셉슨 DAC와;

   상기 조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 추출하는 차동 ADC와;

   상기 차동 ADC의 출력데이터와 입력단 ADC의 출력 데이터를 합산하여 그 결과를 출력하는 데이터 프로세서를 포함하여 구성함을 특징으로 하는 조셉슨 DAC를 이용한 아날로그 디지탈 변환장치.
2. 제 1 항에 있어서,

   상기 입력단 ADC의 출력단과 차동 ADC 사이에 접속되어, 입력단 ADC 출력이 변화되는 시점을 미분기로 검출하고 그 시점으로부터 발생된 연속적인 펄스의 형태를 지니도록 제어하여 차동 ADC의 작동을 제어하는 트리거 컨트롤러를 더 부가하여 구성하는 것을 특징으로 하는 조셉슨 DAC를 이용한 아날로그 디지탈 변환장치.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 입력단 ADC는 아날로그 데이터를 디지털 데이터로 한번에 변환하는 플래쉬 ADC인 것을 특징으로 하는 조셉슨 DAC를 이용한 아날로그 디지탈 변환장치.
4. 아날로그 입력신호를 디지털 데이터로 변환하는 단계와;

   조셉슨 DAC를 이용하여 디지털 데이터를 아날로그 데이터로 변환하는 단계와;

   조셉슨 DAC의 기준출력전압과 미지 입력신호와의 차전압을 추출하는 단계와;

   차동 ADC의 출력데이터와 입력단 ADC의 출력 데이터를 합산하여 그 결과를 출력하는 단계로 이루어짐을 특징으로 하는 조셉슨 ADC를 이용한 아날로그 디지탈 변환방법.
5. 제 4 항에 있어서,

   입력단 ADC 출력을 인가받아 변화되는 시점을 미분기로 검출하고 그 시점으로부터 발생된 연속적인 펄스의 형태를 지니도록 제어하여 차동 ADC의 작동을 제어하는 단계를 더 포함하는 것을 특징으로 하는 조셉슨 ADC를 이용한 아날로그 디지탈 변환방법.
6. 제 4 항 또는 제 5 항에 있어서,

   상기 입력단 ADC는 아날로그 데이터를 디지털 데이터로 한번에 변환하는 플래쉬 ADC인 것을 특징으로 하는 조셉슨 DAC를 이용한 아날로그 디지탈 변환방법.

Images