CN210183317U - 特定范围高精度逐次逼近型8位模数转换电路 - Google Patents
特定范围高精度逐次逼近型8位模数转换电路 Download PDFInfo
- Publication number
- CN210183317U CN210183317U CN201920765349.2U CN201920765349U CN210183317U CN 210183317 U CN210183317 U CN 210183317U CN 201920765349 U CN201920765349 U CN 201920765349U CN 210183317 U CN210183317 U CN 210183317U
- Authority
- CN
- China
- Prior art keywords
- resistor
- bit
- input end
- successive approximation
- approximation type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型涉及一种特定范围高精度逐次逼近型8位模数转换电路，包括取样模块、第一电阻R1、第一反馈电阻Rf1、运算放大器OPA、第二反馈电阻Rf2、比较器CMP、8位数模转换器、加法器、输出寄存器、低功耗8位逐次逼近型模块SAR、第二电阻R2、第三电阻R3、选择开关S、时钟源模块、控制单元；本实用新型能够将特定范围内的输入信号，经过信号处理，提高该范围内输入信号的分辨率，又不降低模数转换的速度，以达到改善整个系统的控制精度的目的。
Description
技术领域
本实用新型涉及集成电路测试领域，特别是一种特定范围高精度逐次逼近型8位模数转换电路。
背景技术
随着大规模集成电路的发展，数字信号处理技术的应用范围也随之迅速扩大。然而，自然存在的物理量基本上都是一些模拟量，要进行数字处理就必须通过A/D(模数)及D/A(数模)转换器这一过渡的桥梁。在A/D转换器中，其分辨率是非常关键的，它取决于输入信号的范围，转换后的位数。目前的A/D转换器都只能对输入的信号的整个范围进行转化。例如一个400V输出电压的稳压电源，当采用8位的A/D转换器转换输出电压，则其输出电压的分辨率只有1.5625V，其分辨率较低，在控制精度要求较高的场合，该分辨率显然不够。虽然可以采用提高转换位数的方法来提高A/D转换器分辨率，但是价格和转换速度则是一个需要考虑的问题。实际控制中遇到的大多数情况是，对特定范围内的参考信号的A/D转换精度要求较高，而该范围外的A/D转换精度要求则相对较低。如上述的400V输出电压的稳压电源，如果仅对390V至410V这一电压范围进行转换，同样采用8位A/D转换器，此时，其输出电压的分辨率高达0.078125V，对于400V的输出电压，其分辨率非常之高，在大多数情况下，该分辨率足以满足控制精度的要求。参照目前对整个信号输入范围转换的A/D转换器，该分辨率相当于12.5位的A/D转换器的分辨率。同时上述的转换，对于390V以下和410V以上的电压，则仍然可采用8位A/D转换器，因为在该电压范围内，稳压电源的输出电压只是过渡过程而已，转换的分辨率要求不高。因此，设计一种对输入信号的特定范围进行A/D转换的装置，利用较低的转换位数达到较高的检测精度，对模数转换装置的发展，具有重要的理论指导意义和实际的工程使用价值。
发明内容
有鉴于此，本实用新型的目的是提供一种特定范围高精度逐次逼近型8位模数转换电路，能够将特定范围内的输入信号，经过信号处理后，提高该范围内输入信号的分辨率，又不降低模数转换的速度。
本实用新型采用以下方案实现：一种特定范围高精度逐次逼近型8位模数转换电路，包括取样模块、第一电阻R1、第一反馈电阻Rf1、运算放大器OPA、第二反馈电阻Rf2、比较器CMP、8位数模转换器、加法器、输出寄存器、低功耗8位逐次逼近型模块SAR、第二电阻R2、第三电阻R3、选择开关S、时钟源模块、控制单元；所述选择开关S包括一个固定端以及两个活动端；
所述取样模块的输入端连接输入信号，所述取样模块的输出端连接第一电阻R1的一端，第一电阻R1的另一端分别连接第一反馈电阻Rf1的一端、运算放大器OPA的正输入端，第一反馈电阻Rf1的另一端接地，运算放大器OPA的负输入端分别连接第二反馈电阻Rf2的一端、选择开关S的固定端，运算放大器OPA的输出端与第二反馈电阻Rf2的另一端相连并连接至比较器CMP的正输入端；所述选择开关S的其中一个活动端经第二电阻R2连接至第一基准电压Vref1，另一个活动端经第三电阻R3接地，所述选择开关S与控制单元相连并受其控制，所述的低功耗8位逐次逼近型模块SAR的输入端连接至控制单元的输出端，所述低功耗8位逐次逼近型模块SAR的输出端分别连接至输出寄存器的输入端、8位数模转换器的第一输入端，输出寄存器的输出端为信号输出端，8位数模转换器的第二输入端连接至第二基准电压Vref2，8位数模转换器的输出端连接加法器的第一输入端，加法器的第二输入端输入半个步长的误差，加法器的输出端连接比较器CMP的负输入端，比较器CMP的输出端连接控制单元的第一输入端，控制单元的第二个输入端与时钟源模块相连，控制单元的第三个输入端连接至启动信号。
进一步地，所述控制单元为单片机。
进一步地，所述第一R1的阻值等于第二R2的阻值，所述第一反馈电阻Rf1的阻值等于第二反馈电阻Rf2的阻值。
与现有技术相比，本实用新型具有以下有益效果：
本实用新型能够将特定范围内的输入信号，经过信号处理，提高该范围内输入信号的分辨率，又不降低模数转换的速度，以达到改善整个系统的控制精度的目的。
附图说明
图1为本实用新型实施例的电路原理图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
本实施例提供了如图1所示，本实施例提供了一种特定范围高精度逐次逼近型8位模数转换电路，包括取样模块、第一电阻R1、第一反馈电阻Rf1、运算放大器OPA、第二反馈电阻Rf2、比较器CMP、8位数模转换器、加法器、输出寄存器、低功耗8位逐次逼近型模块SAR、第二电阻R2、第三电阻R3、选择开关S、时钟源模块、控制单元；所述选择开关S包括一个固定端以及两个活动端；
所述取样模块的输入端连接输入信号，所述取样模块的输出端连接第一电阻R1的一端，第一电阻R1的另一端分别连接第一反馈电阻Rf1的一端、运算放大器OPA的正输入端，第一反馈电阻Rf1的另一端接地，运算放大器OPA的负输入端分别连接第二反馈电阻Rf2的一端、选择开关S的固定端，运算放大器OPA的输出端与第二反馈电阻Rf2的另一端相连并连接至比较器CMP的正输入端；所述选择开关S的其中一个活动端经第二电阻R2连接至第一基准电压Vref1，另一个活动端经第三电阻R3接地，所述选择开关S与控制单元相连并受其控制，所述的低功耗8位逐次逼近型模块SAR的输入端连接至控制单元的输出端，所述低功耗8位逐次逼近型模块SAR的输出端分别连接至输出寄存器的输入端、8位数模转换器的第一输入端，输出寄存器的输出端为信号输出端，8位数模转换器的第二输入端连接至第二基准电压Vref2，8位数模转换器的输出端连接加法器的第一输入端，加法器的第二输入端输入半个步长的误差，加法器的输出端连接比较器CMP的负输入端，比较器CMP的输出端连接控制单元的第一输入端，控制单元的第二个输入端与时钟源模块相连，控制单元的第三个输入端连接至启动信号。
在本实施例中，所述控制单元为单片机。
在本实施例中，所述第一R1的阻值等于第二R2的阻值，所述第一反馈电阻Rf1的阻值等于第二反馈电阻Rf2的阻值，所述第三R3的阻值等于Rf1*Rf2/R1。
较佳的，本实施例还提供一种基于特定范围高精度逐次逼近型8位模数转换电路的控制方法：
当控制单元不输出控制信号S时，所述选择开关S的活动端通过第三电阻R3接地，运算放大器OPA的输出信号Vo与输入信号Vi相同，此时8位数模转换器的分辨率为：
当控制单元输出控制信号S时，所述选择开关S的活动端通过第二电阻R2连接至基准电压Vref1，运算放大器OPA的输出信号为：
此时，8位数模转换器的分辨率为：
特别的，本实施例的控制方法，当控制单元不输出控制信号S时，所述选择开关S的活动端也可以通过第二电阻R2连接至基准电压Vref1，运算放大器OPA的输出信号为：
此时，8位数模转换器的分辨率为：
当控制单元输出控制信号S时，所述选择开关S的活动端通过第三电阻R3接地，运算放大器OPA的输出信号Vo与输入信号Vi相同，此时8位数模转换器的分辨率为：
较佳的，本实施例的具体实施方案如下：如一个常用的输入信号为0V～5V的，8位模数转换器，0V～5V的输入信号对应电源输出电压范围为0V～400V。Vref1电压为4.75V，对应的输出电压为380V。Vref2电压为5V，对应的输出电压为400V。Rf1＝Rf2＝20R1＝20R2，R3＝400R1。当输入的转换信号为3.75V，对应输出电压为300V时。由于3.75V<4.75V。控制单元不输出控制信号，选择开关S的活动端通过第三电阻R3接地，此时运算放大器OPA的输出信号Vo与输入信号Vi相同，即3.75V，特定范围高精度逐次逼近型8位模数转换装置输出的数字信号为0C0H，该模式数模转换器的分辨率为：1.5625V。当控制单元检测到输入信号Vi进入特定范围后，如输入的转换信号对应电压为4.85V，对应输出电压为388V时，由于4.85V>4.75V，控制单元输出控制信号，选择开关S的活动端通过第二电阻R2连接至基准电压Vref1，运算放大器OPA的输出信号为20*0.1＝2V，特定范围高精度逐次逼近型8位模数转换装置输出的数字信号为066H，该模式数模转换器的分辨率为：0.078125V。
所以特定范围高精度逐次逼近型8位模数转换装置在0V～380V的范围内，分辨率为1.5625V，仍然为8位的模数转换装置。但是在380V～400V的范围内，分辨率为0.078125V，相当于12.5位的模数转换装置，而且转换速度保持不变。由此可见，本发明的特定范围模数转换器在特定的信号范围的，提高了信号的分辨率，又不降低模数转换的速度，达到改善系统的控制精度的目的。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
Claims (3)
1.一种特定范围高精度逐次逼近型8位模数转换电路，其特征在于：包括取样模块、第一电阻R1、第一反馈电阻Rf1、运算放大器OPA、第二反馈电阻Rf2、比较器CMP、8位数模转换器、加法器、输出寄存器、低功耗8位逐次逼近型模块SAR、第二电阻R2、第三电阻R3、选择开关S、时钟源模块、控制单元；所述选择开关S包括一个固定端以及两个活动端；
所述取样模块的输入端连接输入信号，所述取样模块的输出端连接第一电阻R1的一端，第一电阻R1的另一端分别连接第一反馈电阻Rf1的一端、运算放大器OPA的正输入端，第一反馈电阻Rf1的另一端接地，运算放大器OPA的负输入端分别连接第二反馈电阻Rf2的一端、选择开关S的固定端，运算放大器OPA的输出端与第二反馈电阻Rf2的另一端相连并连接至比较器CMP的正输入端；所述选择开关S的其中一个活动端经第二电阻R2连接至第一基准电压Vref1，另一个活动端经第三电阻R3接地，所述选择开关S与控制单元相连并受其控制，所述的低功耗8位逐次逼近型模块SAR的输入端连接至控制单元的输出端，所述低功耗8位逐次逼近型模块SAR的输出端分别连接至输出寄存器的输入端、8位数模转换器的第一输入端，输出寄存器的输出端为信号输出端，8位数模转换器的第二输入端连接至第二基准电压Vref2，8位数模转换器的输出端连接加法器的第一输入端，加法器的第二输入端输入半个步长的误差，加法器的输出端连接比较器CMP的负输入端，比较器CMP的输出端连接控制单元的第一输入端，控制单元的第二个输入端与时钟源模块相连，控制单元的第三个输入端连接至启动信号。
2.根据权利要求1所述的特定范围高精度逐次逼近型8位模数转换电路，其特征在于：所述控制单元为单片机。
3.根据权利要求1所述的特定范围高精度逐次逼近型8位模数转换电路，其特征在于：所述第一电阻R1的阻值等于第二电阻R2的阻值，所述第一反馈电阻Rf1的阻值等于第二反馈电阻Rf2的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920765349.2U CN210183317U (zh) | 2019-05-24 | 2019-05-24 | 特定范围高精度逐次逼近型8位模数转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920765349.2U CN210183317U (zh) | 2019-05-24 | 2019-05-24 | 特定范围高精度逐次逼近型8位模数转换电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210183317U true CN210183317U (zh) | 2020-03-24 |
Family
ID=69834725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920765349.2U Expired - Fee Related CN210183317U (zh) | 2019-05-24 | 2019-05-24 | 特定范围高精度逐次逼近型8位模数转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210183317U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110166053A (zh) * | 2019-05-24 | 2019-08-23 | 莆田学院 | 特定范围高精度逐次逼近型8位模数转换装置 |
-
2019
- 2019-05-24 CN CN201920765349.2U patent/CN210183317U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110166053A (zh) * | 2019-05-24 | 2019-08-23 | 莆田学院 | 特定范围高精度逐次逼近型8位模数转换装置 |
| CN110166053B (zh) * | 2019-05-24 | 2024-02-09 | 莆田学院 | 高精度逐次逼近型8位模数转换装置及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI434517B (zh) | 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器 | |
| CN105049049B (zh) | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 | |
| CN103618550B (zh) | 电容阵列型的逐次逼近模数转换器及控制方法 | |
| CN109787633A (zh) | 带斩波稳定的适用于混合型adc结构的σδadc | |
| CN100546195C (zh) | 一种改进的电压定标数模转换器 | |
| CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
| US6850180B2 (en) | Asynchronous self-timed analog-to-digital converter | |
| CN104092466A (zh) | 一种流水线逐次逼近模数转换器 | |
| CN210183317U (zh) | 特定范围高精度逐次逼近型8位模数转换电路 | |
| CN105071811B (zh) | 一种提高逐次逼近模数转换器dnl/inl的位循环方法 | |
| CN216625715U (zh) | 浮空型动态锁存比较器和逐次逼近型模数转换器 | |
| CN109309498B (zh) | 一种基于温度计码的电流舵型数模转换器 | |
| CN110166053B (zh) | 高精度逐次逼近型8位模数转换装置及其控制方法 | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
| CN110138386A (zh) | 一种比较器失调漂移后台校正电路和方法 | |
| Jun et al. | IC Design of 2Ms/s 10-bit SAR ADC with Low Power | |
| CN201138796Y (zh) | 一种改进的电压定标数模转换器 | |
| CN111181564B (zh) | 一种sar型adc的增益误差的校准装置及其校准方法 | |
| EP3696983A1 (en) | Analog to digital converter | |
| CN110299918A (zh) | 分割电容镜像搜索的模数转换器校准方法 | |
| Hong et al. | An energy-efficient SAR ADC with a partial-monotonic capacitor switching technique | |
| Liu et al. | A fully differential SAR/single-slope ADC for CMOS imager sensor | |
| Shahed et al. | Design of a 10 Bit Low Power Split Capacitor Array SAR ADC | |
| CN217063704U (zh) | 一种小型化低功耗c-r混合sar-adc电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200324 Termination date: 20210524 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |