CN108649957B - 带校准型归一化桥接电容转换电路 - Google Patents
带校准型归一化桥接电容转换电路 Download PDFInfo
- Publication number
- CN108649957B CN108649957B CN201810450924.XA CN201810450924A CN108649957B CN 108649957 B CN108649957 B CN 108649957B CN 201810450924 A CN201810450924 A CN 201810450924A CN 108649957 B CN108649957 B CN 108649957B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- bit
- array
- unit
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
带校准型归一化桥接电容转换电路,包括桥接电容和由数据位电容构成的低N位电容阵列、高M位电容阵列,所有数据位电容的电容值均为单位电容值的整数倍,其倍数与其数据位权重值相对应,所述低N位电容阵列仅由N个低位电容构成,每个低位电容对应一个数据位;所述桥接电容的电容值为1个单位电容值;桥接电容和数据位电容均由X个独立的单位电容组成,X为自然数,取值由该电容所在位置确定,每个单位电容的电容值为1个单位电容值;高M位电容阵列中,每个电容都与一个修调阵列配对连接,N‑X≤10。本发明保证整个电荷重分布电容阵列均为单位电容,同时在高X位均增加电容修调阵列,保证最终成品电路精度达到12位及以上精度要求。
Description
技术领域
本发明涉及集成电路,特别涉及12位以上高精度、低功耗A/D转换器类电路。
背景技术
SAR型ADC为目前主流高精度A/D转换器的经典设计方案,其核心单元为高精度DAC内核、比较器、数字逻辑等单元。其静态功耗主要集中在DAC内核和比较器单元,为降低静态功耗,其DAC内核多采用电容重分布阵列完成,其转换精确度主要由内部DAC内核单元决定。
由上可知,电容重分布式SAR型ADC为目前主流的低功耗、高精度A/D转换器设计方案,且内部电容重分布阵列为影响整体ADC转换线性度的核心单元。针对N位SAR型ADC而言,经典电容重分布阵列如图1所示。
由图1可知,当转换位数为12位时,其电容阵列共需单位电容个数为1+20+21+22+23+···+211=4096个,此时版图面积过大,几乎不能实现,故在针对12位以上精度低功耗SAR型A/D转换器,其电容重分布阵列多采用分段电容阵列进行设计,针对N+M位SAR型ADC,其经典电容重分布阵列如图2所示。
由图2可知,除桥接电容C外,其余电容均为单位电容,该结构虽可有效节约版图面积,但因桥接电容同单位电容存在严格的非整数比例关系,故而该结构的电容阵列,对电容相对精度有较高的要求。
通常工艺厂商在制造电容阵列时,若所有电容均为单位电容,每个电容自身大小以及周边环境均完全一致,所得电容阵列匹配性较高(天然匹配度可高于0.1%,匹配精度大约等效于10位);但若电容阵列中存在大小不一致的非单位电容,则因单个电容自身大小以及周边环境均不一致,所得成品中电容阵列匹配性较差(天然匹配精度可低于20%)。
综上所述,图2所示的分段式电容阵列,虽可有效降低电容使用个数,但由于引入的桥接电容同阵列中其余单位电容大小不一致,故通常在工艺厂成品制作完成后,该桥接电容失配较大,且单位电容的天然匹配精度在10位左右,对于12位及以上精度ADC,必须优化图2所示结构,否则无法满足12位及上精度的应用要求。
发明内容
本发明需要解决的技术问题是,提供一种电容转换电路,在工艺厂商仅能保证10位匹配精度的条件下,能够达到12位以上的转换精度要求。
本发明解决所述技术问题采用的技术方案是,带校准型归一化桥接电容转换电路,包括桥接电容和由数据位电容构成的低N位电容阵列、高M位电容阵列,所有数据位电容的电容值均为单位电容值的整数倍,其倍数与其数据位权重值相对应,N和M皆为自然数,其特征在于,
所述低N位电容阵列仅由N个低位电容构成,每个低位电容对应一个数据位;所述桥接电容的电容值为1个单位电容值;桥接电容和数据位电容均由X个独立的单位电容组成,X为自然数,取值由该电容所在位置确定,每个单位电容的电容值为1个单位电容值;
高M位电容阵列中,每个电容都与一个修调阵列配对连接,N-X≤10。
进一步的,所述修调阵列包括R个并列设置的修调支路、一输入线、一GND接入线和一输出线,输入线接最高位转换权重单元的输入端,输出线接最高位转换权重单元的输出端;
每个修调支路包括一个二选一选择器和一个电容,二选一选择器的输出端通过该支路中的电容连接到输出线,二选一选择器的两个输入端分别连接输入线和GND接入线,二选一选择器的控制端与一个控制模块连接;
第R个修调支路的电容的电容值为1/2R-1倍单位电容值,R为非零正整数。
本发明的有益效果是,在主体仍采用图2所示的N+M位分段式电容阵列的基础上,优化低N位电容阵列结构,使桥接电容完全由单位电容组成,保证整个电荷重分布电容阵列均为单位电容,同时在高X位均增加电容修调阵列,保证最终成品电路精度达到12位及以上精度要求。
附图说明
图1为经典电容重分布阵列示意图。
图2为N+M位SAR型ADC经典电容重分布阵列示意图。
图3为12位SAR型ADC经典电容重分布阵列示意图。
图4为4+8位SAR型ADC经典电容重分布阵列示意图。
图5为4+8位电容重分布阵列归一化桥接电容设计方案示意图。
图6为第X位电容修调阵列示意图。
图7为高两位带修调电容型4+8位分段式电容阵列示意图。
具体实施方式
本发明在图2的结构中,重新配置电容重分布阵列,使桥接电容C刚好等于单位电容,同时在高X位(N+M-X≤10)增加电容修调阵列。
该电容阵列分为电荷重分布阵列和X个独立的电容修调阵列;
电荷重分布阵列主体仍采用图2所示N+M位分段式桥接电容结构;
低N位电容阵列中,去掉接GND固定电位的单个单位电容,保留BIT(1)~BIT(N)的所有电容;
高M位电容阵列主体同图2保持一致,但在高X位(N+M-X≤10)增加X个独立的电容修调阵列;
桥接电容C由一个或多个单位电容组成;
电荷重分布式电容阵列中,所有电容均为单位电容。
本发明提供一种带校准型归一化桥接电容转换电路,包括桥接电容和由数据位电容构成的低N位电容阵列、高M位电容阵列,所有数据位电容的电容值均为单位电容值的整数倍,其倍数与其数据位权重值相对应,N和M皆为自然数,其特征在于。
所述低N位电容阵列仅由N个低位电容构成,每个低位电容对应一个数据位;所述桥接电容的电容值为1个单位电容值;桥接电容和数据位电容均由X个独立的单位电容组成,X为自然数,取值由该电容所在位置确定,每个单位电容的电容值为1个单位电容值;
高M位电容阵列中,每个电容都与一个修调阵列配对连接,N-X≤10。
所述修调阵列包括R个并列设置的修调支路、一输入线、一GND接入线和一输出线,输入线接最高位转换权重单元的输入端(图7中的BIT(X)端),输出线接最高位转换权重单元的输出端(图7中的COMP_IN端);;
每个修调支路包括一个二选一选择器和一个电容,二选一选择器的输出端通过该支路中的电容连接到输出线,二选一选择器的两个输入端分别连接输入线和GND接入线,二选一选择器的控制端与一个控制模块连接;
第R个修调支路的电容的电容值为1/2R-1倍单位电容值,R为非零正整数。
为方便叙述,未加特殊说明时,本发明中后续内容均以12位ADC为例,图1所示经典电容分布阵列如图3所示。
由图1和图3可知,若BIT(1)为最低有效位,BIT(12)为最高有效位,则BIT(N)位的权重电容个数为2N-1个,低N位的电容阵列的等效电容(1+20+21+···+2N-1)等于第N+1位的权重电容(2N个)。
若分段电容采用4+8位的形式实现,其经典电容重分布阵列如图4所示。
由图4可知,低4位电容阵列由1+20+21+22+23=16个单位电容并联而成,低4位等效电容同桥接电容C串联后等效电容为(16*16/15)/(16+16/15)=1。
由上可知,图4中分段式电容阵列,低4位电容阵列经桥接电容后,其整体等效电容大小等于第5位权重电容大小,其值均为1,该情况同图3一致。
由图3和图4的原理图可知,其低N位电容阵列中,均包含1个接固定GND电平的单位电容,该电容在整个完整转换周期内,始终未进行任何电平切换。同时BIT(1)~BIT(N)的并联等效电容与BIT(N+1)位权重电容比值均为(2N-1)/2N。
在满足上述条件的前提下,针对4+8位分段式电容重分布阵列,本发明中分段式电容重分布阵列中电荷重分布电容阵列设计方案如图5所示。
由图5可知,低4位电容阵列的并联等效电容为15个,同桥联电容串联后等效电容为(15*1)/(15+1)=15/16,该等效电容同BIT(5)的权重电容比值为15/16=(24-1)/24。
综上可知,图5所示电容阵列单元,所有BIT(1)~BIT(N)的并联等效电容与BIT(N+1)位权重电容比值均满足(2N-1)/2N条件要求。
由此可得出如下结论:
图5所示4+8位电容重分布阵列中的电荷重分布电容阵列设计方案,大量减少了单位电容的使用个数,同时保证阵列中所有电容均为单位电容。
因工艺厂商所提供的电容天然匹配精度大约为10位,为满足12位精度要求,在高两位均增加电容修调阵列,其电容修调阵列如图6所示:
图6所示为电容修调阵列电路图,图中FUSE单元为熔丝控制单元,S为二选1开关,电容1表示单位电容。其正常工作时,组合逻辑关系为,当FUSE熔丝导通时,二选一开关输出端同GND导通,即GND同BIT(X)短路;FUSE熔丝熔断后,二选一开关输出端同COMP_IN导通,即COMP_IN同BIT(X)短路。
将图6所示修调单元,引入图5的高两位后,其等效电路图如图7所示:
图7所示电容阵列,主体同图5基本一致,但在BIT(11)和BIT(12)均增加如图5所示的电容修调阵列,设BIT(1)为最低有效位,该位权重为1LSB,设BIT(N)为中间有效位,该位权重为2N-1LSB,设BIT(12)为最高有效位,该位权重为2048LSB。结合图6和图7可知:
FUSE_1控制的权重为16LSB,FUSE_2控制的权重为8LSB,FUSE_3控制的权重为4LSB,FUSE_4控制的权重为2LSB,FUSE_5和FUSE_6控制的权重均为1LSB。
综上所述:图7所示电容阵列由1个电荷重分布阵列和2个电容修调阵列组成,其中电荷重分布阵列中全部采用单位电容,保证成品电路可达到工艺厂商保证的最大匹配精度,再通过2个电容修调阵列进行更高精度校准,最终保证成品电路满足12位及以上精度的要求。
仿真验证
根据理论计算公式,针对N为SAR型ADC而言,若SNR值已知,则该ADC的有效精度=(SNR-1.76)/6.02。
由SAR型ADC和基础模拟理论可知,针对权重失配而言,若出现相同大小的权重失配,则最高有效位通常为影响最大的权重位,故仿真验证时,仅对最高有效位出现权重失配的情况进行仿真验证即可。
为验证本发明中修调电容阵列性能,将图7所示单元替某SAR型12位ADC电路的内部DAC内核后,分别仿真理想状态、最高位BIT(12)位权重失配后、最高位BIT(12)位权重失配校准后的ADC整体SNR性能,并对比仿真结果。
将图7中的电荷重分布阵列的BIT(1)~BIT(12)均按图5进行权重设置,所有单位电容(包含桥接电容)均采用12μm*12μm的单位电容进行替换,修调电容阵列的所有FUSE单元均为导通状态。在5V电源、25℃条件下,仿真ADC的整体性能,其SNR仿真结果为:74.7dB(仿真结果I)。
将图7中的电荷重分布阵列的BIT(1)~BIT(11)均按图5进行权重设置,BIT(12)位权重电容设置为127.5个单位电容。所有单位电容(包含桥接电容)均采用12μm*12μm的单位电容进行替换,修调电容阵列的所有FUSE单元均为导通状态。在5V电源、25℃条件下,仿真ADC的整体性能,其SNR仿真结果为:58.1dB(仿真结果II)。
将图7中的电荷重分布阵列的BIT(1)~BIT(11)均按图5进行权重设置,BIT(12)位权重电容设置为127.5个单位电容。所有单位电容(包含桥接电容)均采用12μm*12μm的单位电容进行替换,除BIT(12)位修调电容阵列的FUSE_1位断路状态外,其余所有FUSE单元均为导通状态。在5V电源、25℃条件下,仿真ADC的整体性能,其SNR仿真结果为:74.7dB(仿真结果III)。
对比仿真结果I和仿真结果II,可知,若BIT(12)位的权重电容出现明显失配,将会直接降低SNR值,即转换精度大幅下降。
对比仿真结果II和仿真结果III,可知,通过修调电容阵列,可将失配后的电荷重分布阵列重新校准为理想状态,即修调电容阵列可有效校准权重失调后的电荷重分布阵列,且校准后同理想电荷重分布阵列的SNR值几乎相等,均具有12位以上有效转换线性精度,满足应用要求。
结论
本发明中,部分内容以低位分段为4位为例,此时桥接电容个数为1个,同时可延伸至低位包含N位的情况,若第N+1位电容个数为1时,则桥接电容个数均为1。此时低N位等效电容为2N-1个,同桥接电容1串联后,等效电容为((2N-1)*1)/((2N-1)+1)=(2N-1)/2N,因此该等效电容同第N+1位权重电容比值仍为(2N-1)/2N,满足转换的高线性度要求。
本发明中,部分内容的电容修调阵列以包含6个修调电容为例,同时可延伸至L个修调电容的情况,且L个电容之间大小并无固定关系,可根据实际情况设置。
本发明中,部分内容以BIT(12)和BIT(11)位引入电容修调阵列为例,同时可延伸至高X位均接入电容阵列为例,且每位所接入电容阵列可不相同。
本发明中,部分内容以12位ADC为例,同时可延伸至任意位数的ADC单元。
综上所述:本发明中的带校准型归一化电容重分布阵列设计方案将电容阵列中的桥接电容完全由单位电容替换,使整个电荷重分布电容阵列均由单位电容组成,保证成品电路可达到工艺厂商提供的最大匹配精度,同时在高位增加修调电容阵列,通过电容修调阵列进行更高精度线性度校准,最终保证成品电路满足12位及以上精度要求。
Claims (1)
1.带校准型归一化桥接电容转换电路,包括桥接电容和由数据位电容构成的低N位电容阵列、高M位电容阵列,所有数据位电容的电容值均为单位电容值的整数倍,其倍数与其数据位权重值相对应,N和M皆为自然数,其特征在于:
所述低N位电容阵列仅由N个低位电容构成,每个低位电容对应一个数据位;所述桥接电容的电容值为1个单位电容值;桥接电容和数据位电容均由X个独立的单位电容组成,X为自然数,取值由该电容所在位置确定,每个单位电容的电容值为1个单位电容值;
高M位电容阵列中,每个电容都与一个修调阵列配对连接,N-X≤10;
所述修调阵列包括R个并列设置的修调支路、一输入线、一GND接入线和一输出线,输入线接最高位转换权重单元的输入端,输出线接最高位转换权重单元的输出端;
每个修调支路包括一个二选一选择器和一个电容,二选一选择器的输出端通过该支路中的电容连接到输出线,二选一选择器的两个输入端分别连接输入线和GND接入线,二选一选择器的控制端与一个控制模块连接;
第R个修调支路的电容的电容值为1/2R-1倍单位电容值,R为非零正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810450924.XA CN108649957B (zh) | 2018-05-11 | 2018-05-11 | 带校准型归一化桥接电容转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810450924.XA CN108649957B (zh) | 2018-05-11 | 2018-05-11 | 带校准型归一化桥接电容转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108649957A CN108649957A (zh) | 2018-10-12 |
CN108649957B true CN108649957B (zh) | 2022-04-15 |
Family
ID=63754775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810450924.XA Active CN108649957B (zh) | 2018-05-11 | 2018-05-11 | 带校准型归一化桥接电容转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108649957B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109672445B (zh) * | 2018-12-22 | 2023-06-27 | 成都华微科技有限公司 | R-2r电阻网络低面积高线性度开关阵列 |
CN109586725B (zh) * | 2018-12-22 | 2023-04-28 | 成都华微科技有限公司 | 超高精度r-2r电阻网络开关阵列 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2916724Y (zh) * | 2006-04-27 | 2007-06-27 | 苏州市华芯微电子有限公司 | 高精度电压基准校正电路 |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
CN103152046A (zh) * | 2012-12-27 | 2013-06-12 | 中国航空工业集团公司第六三一研究所 | 基于电荷补偿的sar 结构adc 修调方法及修调电路 |
CN103178855A (zh) * | 2013-03-26 | 2013-06-26 | 天津大学 | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 |
US8547270B1 (en) * | 2011-09-16 | 2013-10-01 | Maxim Integrated Products, Inc. | Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters |
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN104079298A (zh) * | 2014-06-24 | 2014-10-01 | 复旦大学 | 自校准桥接电容结构的逐次逼近型模数转换器 |
CN205406097U (zh) * | 2016-02-23 | 2016-07-27 | 中国科学院半导体研究所 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
CN107346975A (zh) * | 2017-06-23 | 2017-11-14 | 西安微电子技术研究所 | 一种sar型adc的高精度校准装置 |
CN107994894A (zh) * | 2017-11-23 | 2018-05-04 | 成都华微电子科技有限公司 | 多晶熔丝预修调电路 |
-
2018
- 2018-05-11 CN CN201810450924.XA patent/CN108649957B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2916724Y (zh) * | 2006-04-27 | 2007-06-27 | 苏州市华芯微电子有限公司 | 高精度电压基准校正电路 |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
US8547270B1 (en) * | 2011-09-16 | 2013-10-01 | Maxim Integrated Products, Inc. | Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters |
CN103152046A (zh) * | 2012-12-27 | 2013-06-12 | 中国航空工业集团公司第六三一研究所 | 基于电荷补偿的sar 结构adc 修调方法及修调电路 |
CN103178855A (zh) * | 2013-03-26 | 2013-06-26 | 天津大学 | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 |
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN104079298A (zh) * | 2014-06-24 | 2014-10-01 | 复旦大学 | 自校准桥接电容结构的逐次逼近型模数转换器 |
CN205406097U (zh) * | 2016-02-23 | 2016-07-27 | 中国科学院半导体研究所 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
CN107346975A (zh) * | 2017-06-23 | 2017-11-14 | 西安微电子技术研究所 | 一种sar型adc的高精度校准装置 |
CN107994894A (zh) * | 2017-11-23 | 2018-05-04 | 成都华微电子科技有限公司 | 多晶熔丝预修调电路 |
Non-Patent Citations (3)
Title |
---|
16位逐次逼近A/D转换器熔丝误差修调技术;万辉等;《微电子学》;20110620(第03期);133-138 * |
A 10-bit 110 MHz SAR ADC with asynchronous trimming in 65-nm CMOS;Daiguo Xu等;《Journal of Semiconductors》;20170415(第04期);1247-1251 * |
基于ADC的温度自适应修调电路的设计;应建华等;《微电子学》;20090620(第03期);335-339 * |
Also Published As
Publication number | Publication date |
---|---|
CN108649957A (zh) | 2018-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106797220B (zh) | Dac电容阵列及模数转换器、降低模数转换器功耗的方法 | |
CN103684459B (zh) | 连续渐进式模拟数字转换器及模拟数字转换方法 | |
CN102045067B (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
CN106899299B (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
CN107565969B (zh) | 电容阵列、逐次逼近型模数转换器以及电容阵列板 | |
CN104660264B (zh) | 具有带冗余位的非二进制电容阵列的模数转换器及芯片 | |
CN104917527A (zh) | 应用于单端sar adc的电容失配校准电路及其校准方法 | |
CN108649957B (zh) | 带校准型归一化桥接电容转换电路 | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
CN107996019A (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN108649949B (zh) | 高精度转换器 | |
CN112583409B (zh) | 一种应用于逐次逼近型模数转换器及其三电平开关方法 | |
US20140232576A1 (en) | Method and apparatus for calibrating digital background through capacitor division and swapping for reducing capacitor mismatch effect of analog-to-digital converter | |
CN113839672A (zh) | 一种利用冗余电容模拟域自校准逐次逼近模数转换器 | |
CN108155909B (zh) | 一种电容分段结构逐次逼近型模数转换器 | |
CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
CN115099182A (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
CN112953535A (zh) | 分段结构模数转换器增益误差校准装置及方法 | |
CN114401006A (zh) | 一种逐次逼近型adc的电容校准方法 | |
CN109802675A (zh) | 一种sar adc高精度电容阵列校正方法 | |
CN106209106A (zh) | 一种提高混合电阻电容型模数转换器动态性能的位循环方法 | |
CN112332847A (zh) | 一种应用于逐次逼近型模数转换器的两电平开关方法 | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
CN104467847A (zh) | 冗余自适应电荷再分布模数转换器的校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041 Applicant after: Chengdu Hua Microelectronics Technology Co.,Ltd. Address before: 610000 22 / F, building 1, No. 1800, middle section of Yizhou Avenue, hi tech Zone, Chengdu City, Sichuan Province Applicant before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |