CN205406097U - 可编程控制多晶熔丝电路及包含该电路的集成电路 - Google Patents
可编程控制多晶熔丝电路及包含该电路的集成电路 Download PDFInfo
- Publication number
- CN205406097U CN205406097U CN201620135943.XU CN201620135943U CN205406097U CN 205406097 U CN205406097 U CN 205406097U CN 201620135943 U CN201620135943 U CN 201620135943U CN 205406097 U CN205406097 U CN 205406097U
- Authority
- CN
- China
- Prior art keywords
- fuse
- circuit
- connects
- mux
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 3
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种可编程控制多晶熔丝电路，包括：熔丝单元，包含多晶熔丝，是能对所述多晶熔丝进行烧录的电路单元；伪熔丝单元，是不实际烧录所述多晶熔丝，但能读取所述多晶熔丝状态的电路单元；第一多路选择器，一路输入接外部编程指令端口，另一路输入连接控制选择信号，一路输出接熔丝单元，另一路输出接伪熔丝单元；第二多路选择器，一路输入为两股，分别接熔丝单元和伪熔丝单元，另一路输入接控制选择信号，输出则接输出端口。本电路较传统熔丝电路提出了硬件可模拟烧录的电路和实现方案，给实际芯片在线模拟烧录提供了可操作的具体电路，为在线排除工艺生产带来的误差进行模拟烧录，保证最终烧录能够为每颗芯片量身定做烧录方案提供了机会。
Description
技术领域
本实用新型涉及集成电路领域，进一步涉及一种可编程控制多晶熔丝电路及包含该电路的集成电路和芯片。
背景技术
在芯片制造过程中，受工艺的偏差、电路的失配以及生产批次不同等影响，生产芯片的参数与设计值存在较大的偏差。这会给高精度模拟集成电路的设计带来很大的影响。因此在设计此类芯片时，会在电路中加入修调结构，以便对后续测试中不符合设计的芯片进行参数调整。
现阶段常用的修调方式主要分为激光熔断和电流熔断两种，其中激光熔断方式是利用激光将电路中的多晶熔断，这种方式较为直接，但只能在封装之前进行修调且成本较高。因而也就排除了对封装工序以后尤其是在老化试验过程中发现的有存储器单元进行修复的可能性。
另外一种是电流熔断多晶，但是传统的方法是在多晶熔丝两端放置探针和电流通路的压焊点(PAD)，如果需要调整的位置很多就造成了面积浪费，无形中增加了制造的成本。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种可编程控制多晶熔丝电路及含该电路的集成电路，以克服现有技术中存在的多晶熔丝电路的问题。
为达到上述目的，本实用新型提供一种可编程控制多晶熔丝电路，其包括：
熔丝单元，包含多晶熔丝，是能对所述多晶熔丝进行烧录的电路单元；
伪熔丝单元，是不实际烧录所述多晶熔丝，但能读取所述多晶熔丝状态的电路单元；
第一多路选择器，一路输入接外部编程指令端口，另一路输入接控制选择信号，一路输出接熔丝单元，另一路输出接伪熔丝单元；所述第一多路选择器根据所述控制选择信号来选择哪一路输出导通；
第二多路选择器，一路输入为两股，分别接熔丝单元和伪熔丝单元，另一路输入控制选择信号，输出则接输出端口，所述第二多路选择器根据所述控制选择信号来选择哪一路输入导通。
根据本实用新型的一种具体实施方案，所述熔丝单元包含多晶熔丝，多晶熔丝一端与电源连接，另一端连接熔丝控制电路，所述另一端还连接至反相器输入端，所述反相器输出端连接第二多路选择器和第一多路选择器；
所述熔丝控制电路由NMOS电平稳定器和NMOS晶体管缓冲器并联。
根据本实用新型的一种具体实施方案，所述伪熔丝单元包括寄存器，所述寄存器的输出端连接第一多路选择器，输出端连接第二多路选择器。
根据本实用新型的一种具体实施方案，所述NMOS电平稳定器的栅极与偏置电压连接。
根据本实用新型的一种具体实施方案，所述反相器为一非门，所述非门的输入端与多晶熔丝相连，所述非门的输出端连接至第一多路选择器和第二多路选择器。
根据本实用新型的一种具体实施方案，所述熔丝单元进一步包括PMOS管，其源极接电源，漏极接NMOS电平稳定器的漏极和多晶熔丝。
根据本实用新型的一种具体实施方案，所述外部编程指令端口和控制选择信号通过一或非门连接至NMOS晶体管缓冲器的栅极。
本实用新型还提供一种集成电路，所述集成电路包括以上任意一种方案所述的可编程控制多晶熔丝电路。
通过以上技术方案，本实用新型的可编程控制多晶熔丝电路和集成电路的有益效果在于：
(1)通过熔丝控制电路中设置外部编程指令端口和寄存器状态读取端口，使该电路同时具备预烧和状态读取功能，解决传统熔丝电路操作复杂，占用芯片面积的问题；
(2)通过设置两个多路选择器，可以在外部电路和内部寄存器之间进行选择；
(3)通过本电路的具体构造，提出了硬件可模拟烧录的电路和实现方案，给实际芯片在线模拟烧录提供了可操作的具体电路，为在线排除工艺生产带来的误差进行模拟烧录，保证最终烧录能够为每颗芯片量身定做烧录方案提供了机会。
附图说明
图1是本实用新型的实施例1的熔丝控制电路中的控制信号选择原理图；
图2是本实用新型的实施例1单个可编程控制多晶熔丝电路的电路图；
图3是本实用新型的实施例1多个可编程控制多晶熔丝电路的电路图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型作进一步的详细说明。
实施例1
图1中，101为多路选择器，一端输入接IN，一端接控制选择信号C，输出一端接102熔丝单元，另一端接伪熔丝单元103，104为多路选择器，输入两端接熔丝单元和伪熔丝单元输出，另一端输入接控制选择信号C，输出为OUT。
图2中，X1为或非门，输入一端为ENP，另一端接DFF1，D触发器的输出Q端；X1输出接M1NMOS管的栅极，源极接地，漏极接M2NMOS管的漏极，M2栅极接Vbias，源极接地，R1为熔丝，一端接电源，另一端接M2漏极，M3PMOS管源极接电源，栅极接Ven，漏极接M2的漏极。X2反相器输入接M3漏极，输出接MUX1多路选择器的A0端和MUX2多路选择器的A0端，MUX1的A1端接A1，S端接控制选择信号S0，输出为Z，接到DFF1的输入D端，DFF1的CLK端接CLK，RST端接RST，输出Q端接MUX2多路选择器的A1端，MUX2的S端接控制选择信号S1，输出为Z。
图3中，FUSE1输入端为ENP，Vbias，Ven，CLK，RST，S0，S1，A1接FUSEn的Q端，输出Q端接FUSE2的输入A1端，FUSE2输入端为ENP，Vbias，Ven，CLK，RST，S0，S1，输出Q端接下一级FUSE的A1端，FUSEn的输入为ENP，Vbias，Ven，CLK，RST，S0，S1，输出端Q接FUSE1的A1端，输入A1接上一级的Q端。
这一结构主要包括多晶熔丝、数据存储、熔丝控制电路。该电路的编程指令和状态读取的端口可采取复用的结构。图2为单个可编程控制多晶熔丝结构，熔断信号是通过ENP和寄存器的状态共同作用。两个选通开关中S0控制存入数据或者存入熔丝状态，S1控制正常熔丝输出或者进行模拟烧录测试。
本实施例电路的工作原理如下：
模拟烧录过程时，ENP为逻辑1，M1始终不开启，MUX1和MUX2通过控制选择信号，选择A1路，那么Z的输出为A1数据，整个过程并不会真正熔断熔丝，构成伪熔丝回路。
实际烧录过程时，ENP为逻辑0，MUX1选择A0路，上电后则为上拉电阻，所以MUX1的A0为0，则X1输出为逻辑1，M1开启，M2通过Vbias产生大电流，熔断R1，MUX2通过控制选择信号S1，选择A0路，输出到Z，构成熔丝回路。
Q端可读取烧录状态。
如将图2所述电路作为一个单元，则可以通过图3方式级联多级单元，实现多位修调。
以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种可编程控制多晶熔丝电路，其特征在于包括：
熔丝单元，包含多晶熔丝，所述熔丝单元是能对所述多晶熔丝进行烧录的电路单元；
伪熔丝单元，是不实际烧录所述多晶熔丝，但能读取所述多晶熔丝状态的电路单元；
第一多路选择器，一路输入接外部编程指令端口，另一路输入接控制选择信号，一路输出接熔丝单元，另一路输出接伪熔丝单元；所述第一多路选择器根据所述控制选择信号来选择所述第一多路选择器的哪一路输出导通；
第二多路选择器，一路输入为两股，分别接熔丝单元和伪熔丝单元，另一路输入控制选择信号，输出则接输出端口，所述第二多路选择器根据所述控制选择信号来选择所述第二多路选择器的哪一路输入导通。
2.根据权利要求1所述的可编程控制多晶熔丝电路，其特征在于，
所述多晶熔丝一端与电源连接，另一端连接熔丝控制电路，所述另一端还连接至反相器输入端，所述反相器输出端连接第二多路选择器和第一多路选择器；
所述熔丝控制电路由NMOS电平稳定器和NMOS晶体管缓冲器并联。
3.根据权利要求1所述的可编程控制多晶熔丝电路，其特征在于，所述伪熔丝单元包括寄存器，所述寄存器的输出端连接第一多路选择器，输出端连接第二多路选择器，所述寄存器读取熔丝的烧录状态。
4.根据权利要求2所述的可编程控制多晶熔丝电路，其特征在于，所述NMOS电平稳定器的栅极与偏置电压连接。
5.根据权利要求2所述的可编程控制多晶熔丝电路，其特征在于，所述反相器为一非门，所述非门的输入端与多晶熔丝相连，所述非门的输出端连接至第一多路选择器和第二多路选择器。
6.根据权利要求2所述的可编程控制多晶熔丝电路，其特征在于，所述熔丝单元进一步包括PMOS管，其源极接电源，漏极接NMOS电平稳定器的漏极和多晶熔丝。
7.根据权利要求2所述的可编程控制多晶熔丝电路，其特征在于，所述外部编程指令端口和控制选择信号通过一或非门连接至NMOS晶体管缓冲器的栅极。
8.一种集成电路，其特征在于，所述集成电路包括如权利要求1-7任意一项所述的可编程控制多晶熔丝电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620135943.XU CN205406097U (zh) | 2016-02-23 | 2016-02-23 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620135943.XU CN205406097U (zh) | 2016-02-23 | 2016-02-23 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205406097U true CN205406097U (zh) | 2016-07-27 |
Family
ID=56445708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620135943.XU Withdrawn - After Issue CN205406097U (zh) | 2016-02-23 | 2016-02-23 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205406097U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575436A (zh) * | 2016-02-23 | 2016-05-11 | 中国科学院半导体研究所 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
| CN107169219A (zh) * | 2017-05-26 | 2017-09-15 | 北京伽略电子股份有限公司 | 一种高灵活度的熔丝修调电路及其使用方法 |
| CN107871528A (zh) * | 2016-09-26 | 2018-04-03 | 爱思开海力士有限公司 | 启动控制电路及包括其的半导体装置 |
| CN108649957A (zh) * | 2018-05-11 | 2018-10-12 | 成都华微电子科技有限公司 | 带校准型归一化桥接电容转换电路 |
-
2016
- 2016-02-23 CN CN201620135943.XU patent/CN205406097U/zh not_active Withdrawn - After Issue
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575436A (zh) * | 2016-02-23 | 2016-05-11 | 中国科学院半导体研究所 | 可编程控制多晶熔丝电路及包含该电路的集成电路 |
| CN107871528A (zh) * | 2016-09-26 | 2018-04-03 | 爱思开海力士有限公司 | 启动控制电路及包括其的半导体装置 |
| CN107169219A (zh) * | 2017-05-26 | 2017-09-15 | 北京伽略电子股份有限公司 | 一种高灵活度的熔丝修调电路及其使用方法 |
| CN108649957A (zh) * | 2018-05-11 | 2018-10-12 | 成都华微电子科技有限公司 | 带校准型归一化桥接电容转换电路 |
| CN108649957B (zh) * | 2018-05-11 | 2022-04-15 | 成都华微电子科技股份有限公司 | 带校准型归一化桥接电容转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205406097U (zh) | 可编程控制多晶熔丝电路及包含该电路的集成电路 | |
| CN105575436A (zh) | 可编程控制多晶熔丝电路及包含该电路的集成电路 | |
| US7254079B2 (en) | Electrical fuse circuit | |
| JP4799052B2 (ja) | マスクプログラマブルロジックデバイスのスイッチ方法 | |
| CN107169219A (zh) | 一种高灵活度的熔丝修调电路及其使用方法 | |
| GB2296583B (en) | Defective cell repairing circuits and methods | |
| CN102017008B (zh) | 可编程数字逻辑单元的本地校准 | |
| CN108766493A (zh) | 一种应用于sram的可调节wlud读写辅助电路 | |
| CN107743035B (zh) | 一种芯片修调电路及修调方法 | |
| CN105336373B (zh) | Efuse模块及其熔断电流的校准系统和校准方法 | |
| CN103631738A (zh) | 一种片外配置和回读fpga装置 | |
| CN101262729B (zh) | 一种发光二极管恒流驱动电路 | |
| JP2012143000A (ja) | プログラマブル・ゲートアレイ部を備えたマスクプログラマブル論理装置 | |
| US7092306B2 (en) | Semiconductor device capable of adjusting operation timing using antifuse | |
| US8040164B2 (en) | Circuits and methods for programming integrated circuit input and output impedances | |
| CN102982845B (zh) | 一种电子可编程熔丝电路 | |
| US7284168B2 (en) | Method and system for testing RAM redundant integrated circuits | |
| CN113810039B (zh) | 一种熔丝修调控制电路 | |
| CN103700405A (zh) | 可模拟熔断的熔丝电路 | |
| CN102779555A (zh) | 用于校准模拟集成电路的方法和装置 | |
| JPS59124098A (ja) | 半導体メモリの冗長デコ−ダ | |
| CN106528459A (zh) | 一种基于fpga的mcu仿真器的io转换方法及系统 | |
| CN104409100A (zh) | 用于反熔丝的编程烧录电路 | |
| CN205883185U (zh) | 一种可编程控制熔断电路 | |
| CN202976857U (zh) | 一种电子可编程熔丝电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20160727 Effective date of abandoning: 20230623 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20160727 Effective date of abandoning: 20230623 |