CN103631738A

CN103631738A - 一种片外配置和回读fpga装置

Info

Publication number: CN103631738A
Application number: CN201310355799.1A
Authority: CN
Inventors: 蔡刚; 杨海钢; 舒毅; 贾海涛; 方钊; 支天; 李天文; 李悦; 丁健; 秋小强
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2013-08-15
Filing date: 2013-08-15
Publication date: 2014-03-12
Anticipated expiration: 2033-08-15
Also published as: CN103631738B

Abstract

本发明提出一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操作；片外连接通道，其用于与所述片外配置控制器连接，且控制所述两种模式的切换；所述片外配置控制器用于在片外配置回读模式下对所述FPGA芯片进行配置和回读操作。本发明提出的上述方案增强了FPGA配置和回读的灵活性；可有效提高FPGA单粒子翻转评估的准确度；可对配置控制器设计进行有效验证；可对FPGA中的块存储器(BRAM)和配置存储器(CRAM)进行直接读写，从而提高测试效率。

Description

一种片外配置和回读FPGA装置

技术领域

本发明涉及集成电路设计领域，尤其涉及一种片外配置和回读FPGA装置及其在FPGA单粒子翻转检测、配置控制器设计验证及FPGA测试等领域中的应用。

背景技术

随着超大规模集成电路技术的发展，基于SRAM型的现场可编程门阵列(Field Programmable Gate Array，FPGA)依靠其优越的接口性能、丰富的逻辑和IP资源以及灵活方便的现场可编程能力，在航天工程中得到越来越广泛的应用，已成为关键的核心器件。

然而随着制造工艺的提高，星载处理平台中的FPGA对单粒子效应的敏感性越来越强，很容易发生单粒子翻转而引发系统故障。因此，在选用宇航用FPGA前必须对其抗单粒子翻转的能力进行有效评估。SRAM型FPGA通常包含配置存储器(CRAM：Configurable Random Access Memory)和块存储器(BRAM：Block Random Access Memory)等不同的单粒子敏感模块，需要分别对这些不同模块的抗单粒子翻转能力进行评估。目前在单粒子辐照试验中主要通过“配置-辐照-回读-比对”的方法统计出CRAM和BRAM的翻转数量，从而计算出其翻转截面及在轨翻转率。

专利申请号：200910043425.X，“现场可编程逻辑门阵列中单粒子翻转的检测方法及装置”中利用FPGA芯片内部的配置控制器，通过标准FPGA监控接口(如SelectMAP或JTAG接口)，利用“配置-辐照-回读-比对”的方法实现了对CRAM的检测。但在辐照试验过程中，整个FPGA芯片都处于辐照环境中，FPGA芯片内部配置控制器中的状态机也会发生翻转而导致配置或回读操作的错误，形成所谓的单粒子功能中断(SingleEvent Functional Interrupt，SEFI)，使测出的翻转数与实际的翻转数不符，从而影响了试验结果的准确性。

在FPGA通用芯片的设计过程中，配置控制器的设计验证也是目前存在的一大难题。利用SPICE网表进行仿真验证在时间上的开销太大。利用Verilog模型进行仿真需要建立虚拟的BRAM和CRAM模型，不能很好模拟BRAM和CRAM接口的真实电学特性，存在潜在风险。

此外，FPGA芯片中的BRAM和CRAM，尤其是CRAM的测试需要通过配置控制器进行配置和回读等操作来实现，影响了BRAM和CRAM的测试效率。

发明内容

为解决现有技术存在的上述问题，本发明提供了一种片外配置和回读FPGA装置，并将该装置应用于FPGA单粒子翻转评估试验、配置控制器设计验证以及FPGA中BRAM和CRAM的测试。

本发明提出的片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：

片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操作；

片外连接通道，其用于与所述片外配置控制器连接，且控制所述两种模式的切换；

所述片外配置控制器用于在片外配置回读模式下对所述FPGA芯片进行配置和回读操作。

本发明的片内配置控制器为一复杂的状态机，通过读写控制电路对FPGA内的BRAM和CRAM按照一定的码流协议进行读写控制，主要用于实现FPGA片内的配置和回读操作。当片内配置控制器用于实现片内配置时，会将码流写入CRAM和BRAM，从而实现用户电路的功能。当片内配置控制器用于实现片内回读时，会将CRAM和BRAM中存储的值读出来，从而实现对配置码流的校验。

本发明的读写控制电路为一译码数据通路，用于对BRAM和CRAM的地址进行译码并实现BRAM、CRAM和选择器的连接，用于对BRAM和CRAM的地址进行译码并实现BRAM、CRAM和选择器的连接。

本发明的BRAM为FPGA中的块存储器，主要为用户提供片上的存储资源。BRAM的接口通过读写控制电路和选择器与片内配置控制器和复用IO相连。

本发明的CRAM为FPGA中的配置存储器，通过给配置存储器写入不同的值，FPGA就可实现不同的电路功能。CRAM通过读写控制电路和选择器与片内配置控制器和复用IO相连。

本发明的选择器为一公知的数字逻辑电路，用于控制FPGA中读写控制电路的连接方式。当采用片内配置回读模式时，将读写控制电路与片内配置控制器连接起来。当采用片外配置回读模式时，将读写控制电路与复用IO连接起来。

本发明的专用控制IO为FPGA中的专用IO，与相关选择器的选择端相连，用于控制FPGA片内和片外配置回读模式的切换。

本发明的复用IO为对FPGA中用户IO的复用改造，既可用于用户的使用也可用于片外配置回读的接口。复用IO通过对应的选择器实现与读写控制电路的连接。

本发明的专用配置回读IO为FPGA中的专用IO，为FPGA的片内配置和回读提供专用的接口。这些专用配置回读IO与公知的FPGA配置回读端口相同，直接与片内配置控制器相连，在此不再赘述。

本发明的片外配置控制器为FPGA器件的一个附加器件，通过其它的可编程器件或者ASIC在FPGA芯片外实现的配置控制器。该片外配置控制器与片内配置控制器在功能和接口方面完全相同。

本发明提供的片外配置和回读FPGA装置可应用于FPGA单粒子翻转评估试验之中。利用可编程器件或ASIC芯片实现片外配置控制器的功能。由于片外配置控制器处于辐照区外，从而消除了片内配置控制器由于发生单粒子功能中断(SEFI)而造成BRAM和CRAM翻转检测的错误。

本发明提供的片外配置和回读FPGA装置可实现对配置控制器的功能验证。将该装置提供的专用控制IO和复用IO提供的接口与可编程器件或ASIC芯片相连便可搭建配置控制器设计验证平台。通过将配置控制器代码烧写至可编程器件即可实现对配置控制器设计代码的原型验证。通过设计配置控制器试验ASIC芯片即可实现对配置控制器设计的真实验证。

本发明提供的片外配置和回读FPGA装置可实现对FPGA内部BRAM和CRAM的直接测试。将该装置提供的专用控制IO和复用IO提供的接口与测试设备(例如ATE)相连即可搭建FPGA BRAM和CRAM测试平台。将外加测试信号直接施加至FPGA中的BRAM和CRAM上并直接读出相应的测试信号可提高测试效率。

本发明的效果是：

其一是可将FPGA片内配置控制器移植到FPGA芯片外部，通过复用IO提供的接口实现从FPGA芯片外部对配置和回读操作进行控制，增强了FPGA芯片配置和回读的灵活性。

其二是将该装置应用于FPGA的单粒子翻转检测，可避免片内配置控制器由于辐照引起功能中断而带来的BRAM和CRAM的单粒子翻转检测错误。

其三是利用该装置可搭建配置控制器的设计验证平台。设计人员可在设计初期和末期利用该平台对配置控制器进行有效验证。

其四是利用该装置提供的专用控制IO和复用IO可实现对FPGA中BRAM和CRAM的直接读写操作，将该装置与ATE等自动测试设备相连来对BRAM和CRAM进行直接测试可提高测试的效率。

附图说明

图1为本发明中片外配置和回读FPGA装置结构示意图。

图2为将本发明中片外配置和回读FPGA装置应用于FPGA单粒子翻转评估试验中的结构示意图。

图3为利用本发明中片外配置和回读FPGA装置验证配置控制器设计的结构示意图。

图4为利用本发明中片外配置和回读FPGA装置直接测试BRAM和CRAM的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图1示出了本发明提出的片外配置和回读FPGA装置的结构示意图。如图1所示，该装置包括：片外配置控制器110和FPGA芯片111；所述片外配置控制器110用于实现对所述FPGA芯片111的片外配置和回读操作。

所述FPGA芯片111包括：

片内配置控制器101，其用于实现FPGA片内配置和回读操作；

读写控制电路102，用于对BRAM和CRAM的地址进行译码并实现BRAM、CRAM和选择器的连接；

至少一个BRAM103，其为FPGA中的块存储器，为用户提供片上的存储资源；

至少一个CRAM104，其为FPGA中的配置存储器，通过给配置存储器写入不同的值，FPGA可实现不同的电路功能；

第一选择器105，用于控制FPGA中读写控制电路的连接方式；其用于在片内配置回读模式时，选择连接读写控制电路与片内配置控制器；

第二选择器106，其用于控制FPGA中读写控制电路的连接方式；其用于在片外配置模式时，连接读写控制电路与复用IO；

专用控制IO107，其为控制FPGA片内和片外配置回读模式切换的专用接口；

复用IO108，其为用于片外配置回读模式时第二选择器与片外配置控制器的接口，其也可提供给用户使用；

专用配置回读IO109，其是为FPGA片内配置和回读提供的专用接口；

其中，片内配置控制器101为一复杂的状态机，它按照一定的码流协议并通过读写控制电路102对FPGA内的所述至少一个BRAM103和CRAM104进行读写控制，主要用于实现FPGA片内的配置和回读操作。当片内配置控制器用于实现片内配置时，会将码流写入CRAM和BRAM，从而实现用户电路的功能。当片内配置控制器用于实现片内回读时，会将CRAM和BRAM中存储的值读出来，从而实现对配置码流的校验。

读写控制电路102为一译码数据通路，用于对所述至少一个BRAM103和CRAM104的地址进行译码并实现BRAM103、CRAM104和第一选择器105、第二选择器106的连接。

所述BRAM103为FPGA中的块存储器，主要为用户提供片上的存储资源。所述BRAM103的接口通过读写控制电路102和第一选择器105与片内配置控制器101相连，其通过读写控制电路102和第二选择器106与复用IO108相连。

所述至少一个CRAM104为FPGA中的配置存储器，通过给配置存储器写入不同的值，FPGA可实现不同的电路功能。所述CRAM104的接口通过读写控制电路102和第一选择器105与片内配置控制器101相连，其通过读写控制电路102和第二选择器106与复用IO108相连。

所述第一选择器105和第二选择器106为公知的数字逻辑电路，用于控制FPGA中读写控制电路102的连接方式。专用控制IO107为FPGA的专用IO，与所述第一选择器105、第二选择器106的选择端相连，用于控制FPGA片内和片外配置回读模式的切换。复用IO108为FPGA的复用IO，既可提供给用户使用也可用于片外配置回读中第二选择器106与片外配置控制器110的接口。专用配置回读IO109为FPGA中的专用IO，为FPGA的片内配置和回读提供专用的接口。所述专用配置回读IO109与公知的FPGA配置回读端口相同，直接与片内配置控制器101相连。

本发明公开的上述片外配置和回读FPGA装置具有两种配置回读模式：片内配置回读模式和片外配置回读模式。当采用片内配置回读模式时，第一选择器105将读写控制电路102与片内配置控制器101连接起来。当采用片外配置回读模式时，选择器106将读写控制电路102与复用IO108连接起来。

所述片外配置控制器110为FPGA芯片111的一个附加器件，为通过其它可编程器件或者ASIC芯片在FPGA芯片外实现的配置控制器。片外配置控制器110与片内配置控制器101在功能和接口方面完全相同。

图2示出了将本发明提出的所述片外配置和回读FPGA装置应用于FPGA单粒子翻转评估试验中的结构示意图。如图2所示，片内配置控制器201，即为图1中的片内配置控制器101，其主要用于实现FPGA的片内配置和回读的操作。CRAM202即图1中的CRAM104，为FPGA中的配置存储器。BRAM203即为图1中的BRAM103，为FPGA中的块存储器。第一片内配置连接通道204为片内配置控制器201与CRAM202之间的连接，当采用片外配置回读模式时，片内配置控制器不对CRAM进行控制，对应图1中的第一选择器105将片内配置控制器101与读写控制电路102断开。第二片内配置连接通道205为片内配置控制器201与BRAM203之间的连接，当采用片外配置回读的模式时，片内配置控制器201不对BRAM203进行控制。对应图1中的第二选择器106将片内配置控制器101与读写控制电路102断开。第二片外配置连接通道206为片外配置控制器209与CRAM202之间的连接，对应图1中的读写控制电路102、第二选择器106和复用IO108。第二片外配置连接通道207为片外配置控制器209与BRAM203之间的连接，对应图1中的读写控制电路102、第二选择器106和复用IO108。FPGA芯片208为实现片内配置控制器的FPGA器件，对应图1中的FPGA芯片111。片外控制器209为实现配置控制器功能的其它芯片，可以为其它可编程器件也可为专用的ASIC芯片。

在对FPGA进行单粒子翻转评估试验中，将FPGA芯片208置于辐照环境之中，如果采用片内配置控制器201，由于片内配置控制器本身处于辐照环境之中会发生SEFI而影响到CRAM和BRAM单粒子翻转的检测结果。而采用片外配置控制器后，由于片外配置控制器209可以处于辐照环境之外而不会发生SEFI，从而不会影响到CRAM和BRAM的单粒子翻转检测结果。

图3示出了利用本发明中片外配置和回读FPGA装置设计验证配置控制器的结构示意图。如图3所示，片外配置和回读FPGA装置304为已研制成功的片外配置回读FPGA器件，通过片外配置回读接口303与待验证配置控制器305通信。片外配置回读接口303包含301和302两个部分，301为专用控制IO，对应图1中的专用控制IO107，用于控制片外和片内配置回读模式的切换。302对应图1中的复用IO108，为与片外配置控制器通信的复用IO。305为待验证的配置控制器，在设计的初始阶段可以通过将配置控制器代码烧写进可编程逻辑器件来实现，在设计的完成阶段可通过将配置控制器做成专用的ASIC芯片来实现。通过搭建这样一个验证平台可有效实现对配置控制器设计的验证。

本发明提供的FPGA片外配置和回读装置可实现对FPGA内部BRAM和CRAM的直接测试。将该装置提供的专用控制IO和复用IO提供的接口与测试设备(例如ATE)相连即可搭建FPGA BRAM和CRAM测试平台。将外加测试信号直接施加至FPGA中的BRAM和CRAM上并直接读出相应的测试信号可提高测试效率。

图4示出了利用本发明提出的片外配置和回读FPGA装置直接测试BRAM和CRAM的结构示意图。如图4所示，401为专用的FPGA片内配置回读IO，对应图l的109。402为FPGA片外配置回读接口，对应图1中的107和108。403为ATE等测试设备，用于生成测试激励并采集响应信号。由于避免了采用“配置——回读——比对”的传统测试方式，通过对BRAM和CRAM进行直接读写控制可有效提高BRAM和CRAM的测试效率。

本发明提供的片外配置和回读接口可实现对FPGA中的BRAM和CRAM的直接读写控制，从而提高了BRAM和CRAM的测试效率。利用本发明提供的FPGA片外配置回读装置，设计者在设计初期可将可编程器件与已按片外配置回读方法成功实现的FPGA器件连接起来搭建验证平台，实现对配置控制器设计代码的原型验证。设计者也可对流片后的试验用配置控制器ASIC芯片进行验证，通过将试验用配置控制器ASIC芯片与已按片外配置回读方法成功实现的FPGA连接起来进行联调以验证配置控制器设计的正确性。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：

2.如权利要求1所述的FPGA装置，其特征在于，所述FPGA芯片还包括读写控制电路、CRAM和BRAM，所述读写控制电路是所述片内配置控制器、片外配置控制器与CRAM、BRAM的连接通道。

3.如权利要求2所述的FPGA装置，其特征在于，所述FPGA芯片还包括选择器，其用于在片内配置回读模式下，将所述读写控制电路与所述片内配控制器接通，在片外配置模式下，将所述读写控制电路与所述片外配置控制器接通。

4.如权利要求1-3任一项所述的FPGA装置，其特征在于，所述片外配置控制器为所述FPGA的一个附加器件，其通过可编程器件或者ASIC在FPGA芯片外实现。

5.如权利要求1-3任一项所述的FPGA装置，其特征在于，所述片外连接通道包括专用控制接口和复用接口；所述专用控制接口用于控制在所述两种模式下切换，所述复用接口用于为片外配置控制器或用户提供接口。

6.如权利要求1-3任一项所述的FPGA装置，其特征在于，其可应用于FPGA单粒子翻转评估试验之中。

7.如权利要求6所述的FPGA装置，其特征在于，在所述FPGA单粒子翻转评估试验中，所述片外配置控制器处于辐照区外，以消除片内配置控制器由于发生单粒子功能中断而造成BRAM和CRAM翻转检测的错误。

8.如权利要求1-3任一项所述的FPGA装置，其特征在于，其可用于对配置控制器的功能进行验证。

9.如权利要求1-3任一项所述的FPGA装置，其特征在于，其可用于对FPGA芯片内部BRAM和CRAM的直接测试。