CN105629811B - 支持多种测试功能复用的输入输出接口电路及其生成方法 - Google Patents

支持多种测试功能复用的输入输出接口电路及其生成方法 Download PDF

Info

Publication number
CN105629811B
CN105629811B CN201410597197.1A CN201410597197A CN105629811B CN 105629811 B CN105629811 B CN 105629811B CN 201410597197 A CN201410597197 A CN 201410597197A CN 105629811 B CN105629811 B CN 105629811B
Authority
CN
China
Prior art keywords
input
signal
output
test
selecting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410597197.1A
Other languages
English (en)
Other versions
CN105629811A (zh
Inventor
李大伟
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN201410597197.1A priority Critical patent/CN105629811B/zh
Publication of CN105629811A publication Critical patent/CN105629811A/zh
Application granted granted Critical
Publication of CN105629811B publication Critical patent/CN105629811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种支持多种测试功能复用的输入输出接口电路及其生成方法，所述电路包括：第二功能复用选择单元和测试功能复用电路；测试功能复用电路包括：输出使能复用选择单元、输出数据复用选择单元和输入数据复用选择单元；输出使能复用选择单元通过选择信号选择输出相应的输出使能测试信号，第二功能复用选择单元通过输出使能选通信号选择输出输出使能测试信号或者输出使能信号；输出数据复用选择单元通过选择信号选择输出相应的测试输出信号，第二功能复用选择单元通过输出数据选通信号选择输出测试输出信号或者输出信号；当第二功能复用选择单元选择输入测试输入信号时，输入数据复用选择单元通过选择信号选择所述测试输入信号输入的路径。

Description

支持多种测试功能复用的输入输出接口电路及其生成方法
技术领域
本发明涉及微电子领域中的集成电路设计技术领域，特别是一种支持多种测试功能复用的输入输出接口电路及其生成方法。
背景技术
现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。
FPGA芯片的一个比较重要的指标就是用户输入输出(IO)的数目，在IO总数目固定的情况下，能够提供的用户IO数目越多越好。因为FPGA芯片中存在很多的电路模块需要测试，也就需要将其测试的接口拉到IO上，这样一来，如果是直接使用专用的测试IO就会导致用户IO数目减少。
此外，随着芯片内部需要测试的电路模块数目不断增加，对测试复用IO的需求也越来越多，这样会导致对封装有很大的约束，因为大部分测试IO都需要在各种封装中能够封装出来，当有小封装(封装出来的IO数目很少)需求时，会导致必要的测试IO不能全部封装出来。
发明内容
本发明提供了一种支持多种测试功能复用的输入输出接口电路及其生成方法，能够实现用户IO与测试IO的高效复用。
本发明实施例提供了一种支持多种测试功能复用的输入输出接口电路，包括：边界扫描单元、第二功能复用选择单元和测试功能复用电路；
所述测试功能复用电路包括：输出使能复用选择单元、输出数据复用选择单元和输入数据复用选择单元；
所述输出使能复用选择单元，通过选择信号选择输出相应的输出使能测试信号，所述第二功能复用选择单元通过输出使能选通信号选择输出所述输出使能测试信号或者输出使能信号；
所述输出数据复用选择单元，通过选择信号选择输出相应的测试输出信号，所述第二功能复用选择单元通过输出数据选通信号选择输出所述测试输出信号或者输出信号；
所述第二功能复用选择单元通过输入数据选通信号选择是否输入测试输入信号；当选择输入所述测试输入信号时，所述输入数据复用选择单元通过选择信号选择输入的所述测试输入信号。
优选的，所述输出使能复用选择单元包括：一个与门和至少两个或门；所述第二功能复用选择单元包括：二选一选通器；
每个所述或门的第一输入端接入一路输出使能测试信号，第二输入端接入相应的选择信号的反相信号；
全部所述或门的输出端连接至所述与门的输入端；
所述与门的输出端连接所述二选一选通器的第一输入端，所述二选一选通器的第二输入端接入所述输出使能信号，通过所述二选一选通器的选通信号输入端接入所述选通信号选择输出。
优选的，所述输出数据复用选择单元包括：一个或门和至少两个与门；所述第二功能复用选择单元包括：二选一选通器；
每个所述与门的第一输入端接入一路测试输出信号，第二输入端接入相应的选择信号；
全部所述与门的输出端连接至所述或门的输入端；
所述或门的输出端连接所述二选一选通器的第一输入端，所述二选一选通器的第二输入端接入所述输出信号，通过所述二选一选通器的选通信号输入端接入所述选通信号选择输出。
优选的，所述输入数据复用选择单元包括：至少二个二选一选通器；所述第二功能复用选择单元包括：一个与门；
所述与门的第一输入端接入所述输入信号，第二输出端接入所述输入数据选通信号，通过输入数据选通信号选择是否输入测试输入信号；
每个二选一选通器的第一输入端连接所述与门的输出，第二输入端连接外部输入的所述测试输入信号，通过所述二选一选通器的选通信号输入端接入的所述选择信号选择输出。
进一步优选的，所述选择信号由所述FPGA内部的控制器产生。
第二方面，本发明实施例提供了一种如上述第一方面所述的支持多种测试功能复用的输入输出接口电路中，测试功能复用电路的生成方法，所述方法包括：
建立测试接口列表；所述测试接口列表包括：测试接口编号或测试接口名称、所述测试接口在不同测试功能下的测试接口线名称，以及对应的信号方向属性；
使用脚本读入所述测试接口列表；
根据所述测试接口列表生成所述测试功能复用电路。
本发明提供的支持多种测试功能复用的输入输出接口电路及其生成方法，通过在IO接口电路中增加测试功能复用电路和第二功能复用选择单元，非常方便顶层的集成，实现了用户IO与测试IO的高效复用，大大节省了FPGA芯片外部IO接口的数量。
附图说明
图1为本发明实施例提供的支持多种测试功能复用的输入输出接口电路的电路图；
图2为本发明实施例提供的测试功能复用电路的示意图；
图3为本发明实施例提供的支持多种测试功能复用的输入输出接口电路的生成方法流程图；
图4为本发明实施例提供的测试接口列表的示意图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明实施例提供的一种FPGA的支持多种测试功能复用的输入输出接口电路。如图1所示，所述电路包括:边界扫描单元10、第二功能复用选择单元20和测试功能复用电路30。
边界扫描单元10与FPGA接口的模拟电路40相连接，通过PAD 41输入/输出信号。边界扫描单元10通常都是遵循IEEE的标准来实现的。
第二功能复用选择单元20用以实现IO端口测试功能的复用。
在一个例子中，输出使能选通信号teds_sel、输出数据选通信号txds_sel和输入数据选通信号rxds_sel分别为1时，选择第二功能(测试功能)的路径，否则就选择用户功能(正常使用FPGA时的输入输出)的路径。因此，可见对于用户功能来说，各路IO的延时仅仅增加了一个选通器或一个门级电路的影响。
测试功能复用电路30包括：输出使能复用选择单元31、输出数据复用选择单元32和输入数据复用选择单元33。
输出使能复用选择单元31，通过选择信号(en0、en1)选择输出相应的输出使能测试信号dmux_teds，用以第二功能复用选择单元20通过输出使能选通信号teds_sel选择输出输出使能测试信号dmux_teds或者输出使能信号ted_in。
具体的，输出使能复用选择单元31可以由一个与门311和至少两个或门(在本例中以两个或门312和313)来实现；与输出使能复用选择单元31相连接的第二功能复用选择单元20可以由二选一选通器21来实现；其中，或门312的第一输入端接入第一输出使能测试信号fun_oen0，第二输入端接入选择信号en0的反相信号；或门313的第一输入端接入第一输出使能测试信号fun_oen1，第二输入端接入选择信号en1的反相信号；或门312和或门313的输出端连接至与门311的输入端；与门311的输出端连接二选一选通器21的第一输入端，其第二输入端接入所述输出使能信号ted_in，通过输出使能选通信号teds_sel选择输出。
输出数据复用选择单元32，通过选择信号(en0、en1)选择输出相应的测试输出信号dmux_txds，第二功能复用选择单元20通过输出数据选通信号txds_sel选择输出测试输出信号dmux_txds或者输出信号ted_in。
具体的，输出数据复用选择单元32可以由一个或门321和至少两个与门(在本例中以两个与门322和323)来实现；与输出数据复用选择单元32相连接的第二功能复用选择单元20可以由二选一选通器22来实现。其中，与门322的第一输入端接入第一测试输出信号fun_out0,第二输入端接入选择信号en0；与门323的第二输入端接入第二测试输出信号fun_out1,第二输入端接入选择信号en1；与门322和与门323的输出端连接至或门321的输入端；或门321的输出端连接二选一选通器22的第一输入端，其第二输入端接入输出信号ted_in，通过选通信号输入端接入的输出数据选通信号txds_sel选择输出。
第二功能复用选择单元20通过输入数据选通信号rxds_sel选择是否输入测试输入信号dmux_rxds；当选择向输入数据复用选择单元33输入测试输入信号dmux_rxds时，输入数据复用选择单元33通过选择信号(en0、en1)选择测试输入信号dmux_rxds输入的路径。
具体的，输入数据复用选择单元33可以由至少二个二选一选通器(在本例中以两个二选一选通器331、332)来实现；与输入数据复用选择单元33相连接的第二功能复用选择单元20可以由与门23来实现。其中，与门23的第一输入端接入输入信号rxd_out，第二输入端接入所述输入数据选通信号rxds_sel，通过输入数据选通信号rxds_sel选择是否输入测试输入信号dmux_rxds。
二选一选通器331和332各自的第一输入端分别连接所述与门23输出的测试输入信号dmux_rxds。然后，再通过二选一选通器331和332的选择信号en0和en1选择测试输入信号dmux_rxds输入的路径具体是通过二选一选通器331还是通过二选一选通器332。
需要说明的是，二选一选通器331和332的第二输入端分别连接测试初始信号init，该信号通过测试初始值控制单元333产生。设置一个初始值，是因为不同的测试接口对初始值的要求不一样，单独增加一个init的端口即可通过某种途径(比如寄存器)控制该测试接口输入的初值值，该初始值需要是当前IO处于用户功能时的值。也就是说，该初始值的设置应该保证用户功能时，测试接口的信号为无效值，如常用的可测性设计(Design forTest，DFT)测试接口中一般会有低有效的输入测试信号，此时需要设置初始值init为高无效。
虽然在上述实施例中，仅以支持两种测试功能复用的情况为例进行了说明，但是本领域技术人员均可知，在本发明实施例的基础上，可以扩展到多种测试功能复用的情况。
例如，如图2所示。图2中给出了本发明的输入输出接口电路中，能够支持8种测试功能复用的测试功能复用电路的示意图。
其中，选择信号en0至en7可以由FPGA内部的控制器产生，或者是由外部控制器控制集成在FPGA内部的测试模式选择模块(图中未示出)产生。具体可以是由联合测试工作组(Joint Test Action Group，JTEG)接口，根据用户需求，由测试机台输入。
相应的，本发明也提供的输入输出接口电路也可适用于其它数量的测试功能复用。
本发明提供的支持多种测试功能复用的输入输出接口电路，通过在IO接口电路中增加测试功能复用电路和第二功能复用选择单元，非常方便顶层的集成，实现了用户IO与测试IO的高效复用，大大节省了FPGA芯片外部IO接口的数量。
在实际应用中，因为不同的芯片测试功能也不一样，如果每个芯片都重新写上述接口电路中的模块，会非常浪费人力和时间，因此本发明还相应的提供了一种上述实施例所述的支持多种测试功能复用的输入输出接口电路中测试功能复用电路的生成方法，能够使用脚本自动实现测试功能复用。具体如图3所示，包括如下步骤：
步骤310，建立测试接口列表；
具体的，所述测试接口列表可以包括：测试接口编号或测试接口名称、所述测试接口在不同测试功能下的测试接口线名称，以及对应的信号方向属性。
在如图4所示的例子中的测试接口列表，按顺序列出每种测试模式下，各个测试IO连接的测试信号以及测试信号的方向，在本例中一共用到了2个测试IO，每个IO有4种可选的测试功能。
步骤320，使用脚本读入所述测试接口列表；
具体的，使用脚本读入所有测试接口列表，并记录每个IO不同的测试模式下的测试接口线，然后打印出verilog代码，即针对每个测试IO分别例化各个子模块。
步骤330，根据所述测试接口列表生成所述测试功能复用电路。
本发明实施例提供的支持多种测试功能复用的输入输出接口电路的生成方法，能够使用脚本自动实现测试功能复用。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种FPGA的支持多种测试功能复用的输入输出接口电路，其特征在于，所述电路包括:边界扫描单元、第二功能复用选择单元和测试功能复用电路；
所述测试功能复用电路包括：输出使能复用选择单元、输出数据复用选择单元和输入数据复用选择单元；
所述输出使能复用选择单元，通过选择信号选择输出相应的输出使能测试信号，所述第二功能复用选择单元通过输出使能选通信号选择输出所述输出使能测试信号或者输出使能信号；
所述输出数据复用选择单元，通过选择信号选择输出相应的测试输出信号，所述第二功能复用选择单元通过输出数据选通信号选择输出所述测试输出信号或者输出信号；
所述第二功能复用选择单元通过输入数据选通信号选择是否输入测试输入信号；当选择输入所述测试输入信号时，所述输入数据复用选择单元通过选择信号选择所述测试输入信号输入的路径。
2.根据权利要求1所述的电路，其特征在于，所述输出使能复用选择单元包括：一个与门和至少两个或门；所述第二功能复用选择单元包括：二选一选通器；
每个所述或门的第一输入端接入一路的第一输出使能测试信号，第二输入端接入相应的选择信号的反相信号；
全部所述或门的输出端连接至所述与门的输入端；
所述与门的输出端连接所述二选一选通器的第一输入端，所述二选一选通器的第二输入端接入所述输出使能信号，通过所述二选一选通器的选通信号输入端接入所述输出使能选通信号选择输出。
3.根据权利要求1所述的电路，其特征在于，所述输出数据复用选择单元包括：一个或门和至少两个与门；所述第二功能复用选择单元包括：二选一选通器；
每个所述与门的第一输入端接入一路的第一测试输出信号，第二输入端接入相应的选择信号；
全部所述与门的输出端连接至所述或门的输入端；
所述或门的输出端连接所述二选一选通器的第一输入端，所述二选一选通器的第二输入端接入所述输出信号，通过所述二选一选通器的选通信号输入端接入所述输出数据选通信号选择输出。
4.根据权利要求1所述的电路，其特征在于，所述输入数据复用选择单元包括：至少二个二选一选通器；所述第二功能复用选择单元包括：一个与门；
所述与门的第一输入端接入输入信号，第二输出端接入所述输入数据选通信号，通过输入数据选通信号选择是否输入测试输入信号；
每个二选一选通器的第一输入端连接所述与门输出的测试输入信号，第二输入端连接外部输入的测试初始信号，通过所述二选一选通器的选通信号输入端接入的所述选择信号选择所述测试输入信号输入的路径。
5.根据权利要求1-4任一所述的电路，其特征在于，所述选择信号由所述FPGA内部的控制器产生。
6.一种如权利要求1所述的FPGA的支持多种测试功能复用的输入输出接口电路中测试功能复用电路的生成方法，其特征在于，所述方法包括：
建立测试接口列表；所述测试接口列表包括：测试接口编号或测试接口名称、所述测试接口在不同测试功能下的测试接口线名称，以及对应的信号方向属性；
使用脚本读入所述测试接口列表；
根据所述测试接口列表生成所述测试功能复用电路。
CN201410597197.1A 2014-10-30 2014-10-30 支持多种测试功能复用的输入输出接口电路及其生成方法 Active CN105629811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410597197.1A CN105629811B (zh) 2014-10-30 2014-10-30 支持多种测试功能复用的输入输出接口电路及其生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410597197.1A CN105629811B (zh) 2014-10-30 2014-10-30 支持多种测试功能复用的输入输出接口电路及其生成方法

Publications (2)

Publication Number Publication Date
CN105629811A CN105629811A (zh) 2016-06-01
CN105629811B true CN105629811B (zh) 2018-01-09

Family

ID=56044877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410597197.1A Active CN105629811B (zh) 2014-10-30 2014-10-30 支持多种测试功能复用的输入输出接口电路及其生成方法

Country Status (1)

Country Link
CN (1) CN105629811B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126470B (zh) 2016-06-30 2021-09-17 唯捷创芯(天津)电子技术股份有限公司 一种实现芯片重用的可变信号流向控制方法及通信终端
CN106873462A (zh) * 2017-03-16 2017-06-20 青岛海尔空调电子有限公司 端口复用的电器控制芯片、电路及端口复用处理的方法
CN107301144A (zh) * 2017-06-22 2017-10-27 湖南国科微电子股份有限公司 一种jtag接口复用方法及装置
CN108508812B (zh) * 2018-05-15 2024-04-09 广东嘉腾机器人自动化有限公司 一种agv控制器io端口复用配置系统及其方法
CN116243147B (zh) * 2023-05-09 2023-08-18 武汉芯必达微电子有限公司 基于pad功能矩阵的集成控制芯片外设自测试方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356107B1 (en) * 1998-05-21 2002-03-12 Lattice Semiconductor Corporation Method and structure dynamic in-system programming
CN1519573A (zh) * 2002-12-30 2004-08-11 ���ǵ�����ʽ���� 包括扫描测试电路的集成电路器件及其测试方法
CN101551439A (zh) * 2009-02-24 2009-10-07 北京时代民芯科技有限公司 一种fpga输入输出模块的内建自测试方法
CN103631738A (zh) * 2013-08-15 2014-03-12 中国科学院电子学研究所 一种片外配置和回读fpga装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356107B1 (en) * 1998-05-21 2002-03-12 Lattice Semiconductor Corporation Method and structure dynamic in-system programming
CN1519573A (zh) * 2002-12-30 2004-08-11 ���ǵ�����ʽ���� 包括扫描测试电路的集成电路器件及其测试方法
CN101551439A (zh) * 2009-02-24 2009-10-07 北京时代民芯科技有限公司 一种fpga输入输出模块的内建自测试方法
CN103631738A (zh) * 2013-08-15 2014-03-12 中国科学院电子学研究所 一种片外配置和回读fpga装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA中可编程输入输出缓冲器的设计;贾艳敏;《中国优秀硕士学位论文全文数据库(电子期刊)信息科技辑》;20131215(第S2期);全文 *

Also Published As

Publication number Publication date
CN105629811A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105629811B (zh) 支持多种测试功能复用的输入输出接口电路及其生成方法
US7779319B1 (en) Input-output device testing including delay tests
CN1190255A (zh) 集成电路的测试方法与装置
US20130185607A1 (en) Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain
JP2013092517A (ja) スキャン・チェーン用動的クロック領域バイパス
CN112595966A (zh) 一种基于IEEE标准Chiplet电路测试方法
Huang et al. Pulse-vanishing test for interposers wires in 2.5-D IC
CN1757193B (zh) 高速串行接收器的自动眼形图老化测试技术
CN115656769A (zh) Fpga多芯片的并行测试方法、装置和计算机设备
CN109801666A (zh) 一种混合电路中存储器芯片的测试装置
Kong et al. An efficient March (5N) FSM-based memory built-in self test (MBIST) architecture
US7441164B2 (en) Memory bypass with support for path delay test
CN104899123B (zh) 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
Li et al. An efficient 3D-IC on-chip test framework to embed TSV testing in memory BIST
CN111460529B (zh) 硬件木马检测与定位方法及系统
Cheng et al. Efficient neighborhood pattern-sensitive fault test algorithms for semiconductor memories
CN107943644A (zh) 一种用于基于local bus总线的设计的功能验证平台的搭建方法
JPS6291873A (ja) ドライバ順序付け回路及びそれを有する集積回路チップ
CN105760558A (zh) Fpga芯片中多输入查找表的布局方法
CN210270062U (zh) 数字量产测试机
US7134058B2 (en) Memory circuit scan arrangement
Husin et al. Built in self test for RAM Using VHDL
US20110148429A1 (en) DC Testing Integrated Circuits
CN109994144A (zh) 一种sram输出路径时序测试电路及测试方法
CN103778967B (zh) 边界扫描测试接口电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20180601

Granted publication date: 20180109

PD01 Discharge of preservation of patent
PD01 Discharge of preservation of patent

Date of cancellation: 20210601

Granted publication date: 20180109