CN104899123B - 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 - Google Patents
一种主板上dimm插槽的地址设置信号的连接测试装置与方法 Download PDFInfo
- Publication number
- CN104899123B CN104899123B CN201510201574.XA CN201510201574A CN104899123B CN 104899123 B CN104899123 B CN 104899123B CN 201510201574 A CN201510201574 A CN 201510201574A CN 104899123 B CN104899123 B CN 104899123B
- Authority
- CN
- China
- Prior art keywords
- address setting
- setting signal
- dimm socket
- dimm
- jtag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种主板上DIMM插槽的地址设置信号的连接测试装置和方法，该装置包括：多路选择器、JTAG器件、AD转换器和分压电路；其中，JTAG器件的IO端子内部具有上拉电阻，在JTAG输入信号控制下工作于边界扫描模式，JTAG器件的一个IO端子通过输出到多路选择器的选通信号S控制DIMM插槽的地址设置信号与JTAG器件的另一个IO端子或分压电路连接，分压电路的输出经AD转换器由JTAG器件控制读取。通过本发明提供的上述装置与方法，适应了DIMM插槽的地址设置信号在主板内部接有上拉电阻、下拉电阻、直接接电源或直接接地等多种情况下开路或短路连接的检测要求，简化了测试电路的结构和程序，降低了测试成本。
Description
技术领域
本发明涉及计算机主板检测技术领域，尤其涉及一种主板上双列直插式内存模块(以下简称DIMM)插槽的地址设置信号的连接测试装置与方法。
背景技术
计算机主板上搭载有多种电子芯片，例如南桥、北桥芯片、内存、内存控制器等，各种芯片的引脚非常密集，引脚之间的连接情况非常复杂。因而对计算机主板上信号连接检测也常常繁重而复杂，其中包括对计算机主板上DIMM插槽地址设置信号(简称SA信号)开路或短路情况的检测。主板DIMM插槽上信号的检测，业内大多数都通过设计或者购买DIMM测试板(不同厂商命名会有不同，有的称作DIMM扫描板，以下统称为“DIMM测试板”)，该DIMM测试板提供双向输入输出引脚(简称IO引脚)，插接到DIMM插槽，与主板CPU以及主板信号构成连接测试线路，使用DIMM测试板的边界扫描电路(简称BScan)控制完成检测。
主板DIMM插槽上的地址设置信号(简称SA信号)通常有多个信号，例如，一种DIMM芯片SPDE2PROM插槽上的SA信号，共有3个信号：SA0、SA1、SA2。它们在主板上的常见连接情况有以下几种：接上拉电阻，接下拉电阻，直接接电源(Vcc)，直接接地(GND)。对于主板DIMM插槽上SA信号的连接测试，现有技术的DIMM测试板线路上只是将边界扫描电路器件(以下简称“JTAG器件”)的IO引脚与DIMM插槽上的SA信号连接，通过使JTAG器件工作在边界扫描模式下，利用JTAG器件的IO引脚内部支持上拉或下拉，通过设置IO引脚的不同模式完成对SA信号的连接测试。这种检测方式，由于JTAG器件芯片内部结构比较特殊，价格昂贵，而且DIMM插槽待检测的引脚很多，而市场上具有这种内部结构的芯片比较少，如果其不具备这种工作方式，则不能真正覆盖SA信号各场景的检测。
另一方面，市场上常见的CPLD或FPGA芯片的IO端子，在边界扫描模式下仅支持内部上拉方式的输入输出，且内部上拉无法去除。此外，针对SA信号的连接测试，主板SA信号所接的上、下拉电阻值也会因主板不同而有不同，外面增加下拉电阻，电阻值很难选择，也会带来问题。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种主板上DIMM插槽的地址设置信号的连接测试装置，连接测试装置包括：多路选择器、JTAG器件、AD转换器和分压电路；其中，JTAG器件的IO端子内部具有上拉电阻，在JTAG输入信号控制下工作于边界扫描模式，JTAG器件的一个IO端子通过输出到多路选择器的选通信号S控制主板上DIMM插槽的地址设置信号与JTAG器件的另一个IO端子或分压电路连接，分压电路的输出经AD转换器由JTAG器件控制读取。-
本发明还提供一种主板上DIMM插槽的地址设置信号的连接测试方法，该方法包括以下步骤：
根据主板上DIMM插槽上地址设置信号的内部连接方式，计算出连接测试装置上AD转换器芯片预期读取到的电压值；
设置JTAG输入信号，使连接测试装置和其他IO都工作于边界扫描模式下，由JTAG输入信号控制连接测试装置和其他IO的各个引脚的状态；
在检测DIMM插槽的地址设置信号短路的情况下，控制多路选择器，使DIMM插槽的地址设置信号连接到连接测试装置的JTAG器件的IO端子，使用互连测试算法对该地址设置信号与DIMM插槽上的其他IO信号进行互连测试，根据互连测试结果判断DIMM插槽的地址设置信号是否短路；
在检测DIMM插槽的地址设置信号开路的情况下，如果DIMM插槽上的地址设置信号在主板内部被下拉或者接地，则连接测试装置的JTAG器件的一个IO端子通过输出到多路选择器的选通信号S控制DIMM插槽的地址设置信号与JTAG器件的另一个IO端子连接，如果JTAG器件读取DIMM插槽上的地址设置信号的状态不是高电平，则判断DIMM插槽上的地址设置信号出现开路故障；如果DIMM插槽的地址设置信号在主板内部被上拉或者接电源，则JTAG器件的一个IO端子通过输出到多路选择器的一个选通信号S控制DIMM插槽的地址设置信号与分压电路连接；JTAG器件通过AD转换器读取分压电路的分压值，如果读到的电压为0V，则判断此DIMM插槽的地址设置信号出现开路故障。
通过本发明提供的检测DIMM插槽的地址设置信号开路或短路的装置与方法，适应了DIMM插槽的地址设置信号在主板内部接有上拉电阻、下拉电阻、直接接电源或直接接地等多种情况下开路或短路连接的检测要求，简化了测试电路的结构和程序，降低了测试成本。
附图说明
参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其他目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1示出根据本发明的一个实施例提供的主板上DIMM插槽地址设置信号的连接测试装置的框图；
图2示出根据本发明的一个实施例提供的检测DIMM插槽地址设置信号的连接测试装置的更具体的电路图；
图3示出根据本发明的一个实施例提供的检测DIMM插槽地址设置信号短路的方法的流程图；
图4示出根据本发明的一个实施例提供的检测DIMM插槽地址设置信号开路的方法的流程图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其他附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
图1示出根据本发明的一个实施例提供的主板上DIMM插槽的地址设置信号(简称“SA信号”)的连接测试装置的框图。该连接测试装置包括多路选择器、JTAG器件、AD转换器和分压电路。JTAG器件由复杂可编程逻辑器件(简称“CPLD”)或现场可编程门阵列(以下简称“FPGA”)组成，其IO端子默认内部都有上拉电阻，其中一个IO端子被控制输出选通信号S。检测时JTAG器件根据计算机主板上的JTAG输入信号输出选通信号S，控制DIMM插槽的SA信号与JTAG器件的IO端子或分压电路连接，分压电路的分压结果经AD转换器由JTAG器件控制读取。
JTAG输入信号根据调查获得的计算机主板上DIMM插槽的地址设置信号内部连接上拉电阻、下拉电阻、直接接地或直接接Vcc的情况，由检测程序输出到JTAG器件。
图2示出根据本发明的一个实施例提供的主板上DIMM插槽的地址设置信号的连接测试装置的更具体的电路图。在一个实施例中，当选通信号S＝“0(低电平)”时，DIMM插槽的SA信号接通B1，当选通信号S＝“1(高电平)”时，DIMM插槽的SA信号接通分压电路的端子。在一个优选的实施例中，分压电路由两个电阻器R1和R2组成，电阻器R1和R2的连接点的电压被AD转换器采样转换。例如，当DIMM插槽的SA信号在内部接地或接Vcc时，可根据R1和R2的阻值预估计算AD转换器应读取的分压值。AD转换器转换开始的控制指令可以通过JTAG器件的两个IO端子模拟I2C信号提供。也可以通过计算机主板上其他主控芯片(例如，CPU)模拟I2C信号提供。
在一个实施例中，DIMM插槽包括多个SA信号的情况与图1的结构相类似，例如，DIMM插槽包括SA0，SA1，SA2三个SA信号，它们分别通过三个多路选择器与JTAG器件的IO端子或分压电路的连接，选通可以仅通过一个输出选通信号S控制；在另一个实施例中，DIMM插槽的三个SA信号可以分别通过三个多路选择器和三个输出选通信号S0、S1、S2与JTAG器件的IO端子或分压电路的连接。
以下说明根据本发明的装置检测DIMM插槽地址设置信号开路或短路的方法。
图3示出根据本发明的一个实施例提供的检测主板上DIMM插槽地址设置信号短路的方法的流程图。
首先，根据主板上DIMM插槽的SA信号的内部连接方式，计算出连接测试装置的AD转换器芯片预期读取到的电压值。例如，当分压电路由两个电阻器R1和R2组成，电阻器R1和R2的连接点处的电压被AD转换器采样转换时，如果SA信号在主板内部被接地，则显然分压电路输出的分压值是0V，预期读到的电压值应为0。如果SA信号在主板内部被接Vcc，则显然分压电路输出的分压值是AD转换器预期读出的电压也应与其对应。
其次，设置JTAG输入信号，使连接测试装置和其他IO都工作于边界扫描模式下，由JTAG输入信号控制连接测试装置和其他IO的各个引脚的状态，例如，输入/输出/高阻/连接地/连接Vcc。
接下来，先控制多路选择器，使DIMM插槽的SA信号连接到连接测试装置的JTAG器件的IO端子。使用互连测试算法对该SA信号与DIMM插槽上其他IO信号进行互连测试，其中SA信号由JTAG器件的IO端子输出驱动，如果该SA信号与DIMM插槽上其他的IO信号存在短路，则将会在互连测试结果中表现出来。
这里进行互连测试的互连测试算法可以采用多种算法，包括：快速算法，例如，二进制计数算法CSA(Counting Shift Algorithm)，改良计数算法MCSA(Modified CountingShift Algorithm)，计数补偿算法(也称作Wagner算法)以及Wu Tung Cheng的三种算法；完备算法，例如，走步1算法，走步0算法，以及同时具备W-O和W-A对角独立性的算法等。
图4示出根据本发明的一个实施例提供的检测主板上DIMM插槽的地址设置信号开路的方法的流程图。
首先，根据主板上DIMM插槽上SA信号的内部连接方式，计算出DIMM测试装置的AD转换器芯片预期读取到的电压值。例如，当分压电路由两个电阻器R1和R2组成，电阻器R1和R2的连接点处的电压被AD转换器采样转换时，如果SA信号在内部被接地，则显然分压电路输出的分压值是0V，预期读到的电压值应为0。如果SA信号在内部被接Vcc，则显然分压电路输出的分压值是AD转换器预期读出的电压也应与其对应。
其次，设置JTAG输入信号，使连接测试装置和其他IO都工作于边界扫描模式下，由JTAG输入信号控制连接测试装置和其他IO的各个引脚的状态，例如，输入/输出/高阻/连接地/连接Vcc。
接下来，根据SA在主板上的连接，分两种情况。第一种情况是：如果DIMM插槽上的SA信号在主板内部被下拉或者接GND，则JTAG器件通过选通信号S控制SA信号连接到连接测试装置的JTAG器件的IO端子，此时如果JTAG器件读取SA信号的状态不是高电平，则判断DIMM插槽上的此SA信号出现开路故障；第二种情况是：如果DIMM插槽上SA信号在主板内部被上拉或者接Vcc，则连接测试装置的JTAG器件通过选通信号S控制SA信号连接到分压电路，JTAG器件再通过AD转换器读取分压电路的分压值，如果读到的电压为0V(通常将转换结果读取值为0～100mV的结果都认为是0V)，则判断DIMM插槽上的此SA信号出现开路故障。
使用检测DIMM插槽的地址设置信号开路或短路的上述装置与方法，适应了DIMM插槽的地址设置信号在主板内部接有上拉电阻、下拉电阻、直接接电源或直接接地等多种情况下开路或短路连接的检测要求，简化了测试电路的结构和程序，降低了测试成本。
当然，本发明的检测DIMM插槽的地址设置信号开路或短路的装置和方法，不仅仅适用于检测DIMM插槽的地址设置信号开路或短路，在适当改造的情况下，对于检测计算机主板上其他芯片部件的信号开路或短路同样适用。它们都落入本发明的精神实质的保护范围内。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种主板上DIMM插槽的地址设置信号的连接测试装置，其特征在于，所述连接测试装置包括：
多路选择器、JTAG器件、AD转换器和分压电路；其中，所述JTAG器件的IO端子内部具有上拉电阻，在JTAG输入信号控制下工作于边界扫描模式，所述JTAG器件的一个IO端子通过输出到所述多路选择器的选通信号S控制DIMM插槽的地址设置信号与所述JTAG器件的另一个IO端子或分压电路连接，所述分压电路的输出经所述AD转换器由所述JTAG器件控制读取；
其中，在检测所述DIMM插槽的地址设置信号开路时，如果所述DIMM插槽上的地址设置信号在DIMM内部被下拉或者接地，则所述JTAG器件的一个IO端子通过输出到所述多路选择器的选通信号S控制所述DIMM插槽的地址设置信号与所述JTAG器件的另一个IO端子连接，如果DIMM插槽的地址设置信号在所述DIMM内部被上拉或者接电源，则所述JTAG器件的一个IO端子通过输出到所述多路选择器的一个选通信号S控制所述DIMM插槽的地址设置信号与所述分压电路连接。
2.根据权利要求1中所述的装置，其特征在于，在检测所述DIMM插槽地址设置信号短路时，使所述DIMM插槽的地址设置信号连接到所述JTAG器件的IO端子，使用互连测试算法对该地址设置信号与DIMM插槽上其他IO信号进行互连测试。
3.根据权利要求2所述的装置，其特征在于，对该地址设置信号与DIMM插槽上其他IO信号进行互连测试的互连测试算法选自包括以下算法的组中的任意一种：二进制计数算法CSA(Counting ShiftAlgorithm)，改良计数算法MCSA(Modified Counting ShiftAlgorithm)，计数补偿算法(也称作Wagner算法)，Wu Tung Cheng的三种算法，走步1算法，走步0算法，和同时具备W-O和W-A对角独立性的算法。
4.根据权利要求1-3任一项所述的装置，其特征在于，所述分压电路包括两个电阻器，所述两个电阻器连接点处的电压被所述AD转换器采样转换。
5.根据权利要求1-3中任一项所述的装置，其特征在于，
所述JTAG器件由CPLD或FPGA组成。
6.一种基于权利要求1-5中任一项所述的连接测试装置的主板上DIMM插槽的地址设置信号的连接测试方法，其特征在于，所述连接测试方法包括以下步骤：
根据主板上DIMM插槽的地址设置信号的内部连接方式，计算出连接测试装置的AD转换器芯片预期读取到的电压值；
设置JTAG信号，使连接测试装置和其他IO都工作于边界扫描模式下，由JTAG输入信号控制连接测试装置和其他IO的各个引脚的状态；
在检测所述DIMM插槽的地址设置信号短路的情况下，控制多路选择器，使DIMM插槽的地址设置信号连接到JTAG器件的IO端子，使用互连测试算法对该地址设置信号与DIMM插槽上其他IO信号进行互连测试，根据互连测试结果判断所述DIMM插槽的地址设置信号是否短路；
在检测所述DIMM插槽的地址设置信号开路的情况下，如果所述DIMM插槽上的地址设置信号在主板内部被下拉或者接地，则所述JTAG器件的一个IO端子通过输出到所述多路选择器的选通信号S控制所述DIMM插槽的地址设置信号与所述JTAG器件的另一个IO端子连接，如果所述JTAG器件读取所述DIMM插槽上的地址设置信号的状态不是高电平，则判断所述DIMM插槽上的地址设置信号出现开路故障；如果DIMM插槽的地址设置信号在主板内部被上拉或者接电源，则所述JTAG器件的一个IO端子通过输出到所述多路选择器的一个选通信号S控制所述DIMM插槽的地址设置信号与所述分压电路连接；所述JTAG器件通过所述AD转换器读取所述分压电路的分压值，如果读到的电压为0V，则判断此DIMM插槽的地址设置信号出现开路故障。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510201574.XA CN104899123B (zh) | 2015-04-24 | 2015-04-24 | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510201574.XA CN104899123B (zh) | 2015-04-24 | 2015-04-24 | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104899123A CN104899123A (zh) | 2015-09-09 |
| CN104899123B true CN104899123B (zh) | 2017-06-06 |
Family
ID=54031799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510201574.XA Active CN104899123B (zh) | 2015-04-24 | 2015-04-24 | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104899123B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106918726A (zh) * | 2015-12-24 | 2017-07-04 | 英业达科技有限公司 | 适用于串行ata连接器的测试电路板 |
| CN105573950B (zh) * | 2015-12-25 | 2018-06-01 | 山东海量信息技术研究院 | 一种基于门电路芯片设定vr芯片地址的方法 |
| CN109495176A (zh) * | 2017-09-13 | 2019-03-19 | 凌云天博光电科技股份有限公司 | 一种机框中插槽的设置方法和系统 |
| CN109495164A (zh) * | 2017-09-13 | 2019-03-19 | 凌云天博光电科技股份有限公司 | 一种槽位号识别方法和装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL120927A (en) * | 1995-06-07 | 2000-06-01 | Samsung Electronics Co Ltd | Method and apparatus for testing a megacell in an ASIC using JTAG |
| US5852617A (en) * | 1995-12-08 | 1998-12-22 | Samsung Electronics Co., Ltd. | Jtag testing of buses using plug-in cards with Jtag logic mounted thereon |
| CN1315050C (zh) * | 2004-07-06 | 2007-05-09 | 天津百维软件科技有限公司 | 一种检测PC Card接口数据线和地址线的方法 |
| CN102142911A (zh) * | 2010-08-31 | 2011-08-03 | 华为技术有限公司 | 通信设备和通信测试方法 |
| TWI453442B (zh) * | 2012-10-18 | 2014-09-21 | Inventec Corp | 基於邊界掃描的晶片連接測試系統及其方法 |
-
2015
- 2015-04-24 CN CN201510201574.XA patent/CN104899123B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104899123A (zh) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7856581B1 (en) | Methods and apparatuses for external test methodology and initialization of input-output circuits | |
| CN104899123B (zh) | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 | |
| JP4406648B2 (ja) | ＳｏＣのための再設定可能なファブリック | |
| CN100367045C (zh) | 基于二分法的电路连线导通测试方法 | |
| US10234497B2 (en) | Electronic component state determination | |
| US20040068675A1 (en) | Circuit board having boundary scan self-testing function | |
| CN111104278B (zh) | Sas连接器导通检测系统及其方法 | |
| KR100574119B1 (ko) | 전자 회로와, 제 1 및 제 2 전자 회로간의 상호접속부들을 테스트하는 방법 | |
| US6170078B1 (en) | Fault simulation using dynamically alterable behavioral models | |
| CN105629811B (zh) | 支持多种测试功能复用的输入输出接口电路及其生成方法 | |
| CN111239593A (zh) | 具有嵌入式测试仪的测试系统 | |
| CN207764782U (zh) | 快捷外设互联标准插槽的检测系统 | |
| KR100362070B1 (ko) | 풀링저항기가제공된접속부들을테스트하기위한장치 | |
| US11662383B2 (en) | High-speed functional protocol based test and debug | |
| CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| US20070113136A1 (en) | Detection rate calculation method of test pattern, recording medium, and detection rate calculation apparatus of test pattern | |
| US7443180B2 (en) | On-chip probing apparatus | |
| TW201710694A (zh) | 一種主板上ｄｉｍｍ插槽的位址設置信號的連接測試裝置與方法 | |
| US7614022B1 (en) | Testing for bridge faults in the interconnect of programmable integrated circuits | |
| CN107908912A (zh) | 一种自动检查线路电源与地连接的方法 | |
| Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
| Weikun et al. | Testing FPGA devices on an automatic test equipment | |
| Suenaga et al. | DFT for supply current testing to detect open defects at interconnects in 3D ICs | |
| US20210013648A1 (en) | Device under test board with offset connection to host board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |