CN1519573A - 包括扫描测试电路的集成电路器件及其测试方法 - Google Patents

包括扫描测试电路的集成电路器件及其测试方法 Download PDF

Info

Publication number
CN1519573A
CN1519573A CNA2003101232794A CN200310123279A CN1519573A CN 1519573 A CN1519573 A CN 1519573A CN A2003101232794 A CNA2003101232794 A CN A2003101232794A CN 200310123279 A CN200310123279 A CN 200310123279A CN 1519573 A CN1519573 A CN 1519573A
Authority
CN
China
Prior art keywords
core
port
data
input
core block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101232794A
Other languages
English (en)
Other versions
CN1519573B (zh
Inventor
֣ʤ��
郑胜在
金容天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1519573A publication Critical patent/CN1519573A/zh
Application granted granted Critical
Publication of CN1519573B publication Critical patent/CN1519573B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种包括具有多个输出端口、多个输入端口和向量输入端的核心块的集成电路器件。核心块响应来自输入端口的输出数据，产生核心内部数据。核心块配置为在扫描测试期间输出核心内部数据，并响应核心内部数据或来自向量输入端的测试向量串行输入数据，为每个输出端口有选择地产生核心输出数据。输入侧子逻辑电路单元配置为适用于动态仿真测试，并耦接到核心块的输入端口。输入侧子逻辑电路单元响应输入到第一子逻辑电路单元的数据，为多个输入端口产生子数据。核心块和第一子逻辑电路单元之间的多路复用器(MUX)单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入。还提供了测试集成电路器件的方法。

Description

包括扫描测试电路的集成电路器件及其测试方法
技术领域
本发明涉及集成电路器件，特别涉及包括测试电路的集成电路器件及其测试方法。本申请要求享受2002年12月30日提交的韩国专利申请2002-87246的优先权，通过引用将其内容全部合并于此。
背景技术
集成电路(半导体)存储器，如动态随机存取存储器(DRAM)和/或专用集成电路(ASIC)，在装箱运到客户手中之前，通常都要进行测试。这些器件的产生首先要经过设计过程，随后是基于此设计制造，然后在制造过程中和/或制造过程结束后测试器件。装箱之前的这些测试操作可包括集成电路芯片测试和/或封装测试。测试过程可包括各种测试模式下器件的各个宏模块(macro block)的测试。宏模块可以是可编程知识产权(IP，intellectual property)核心(core)，这种IP核心的例子包括微控制器(micro controller unit，MCU)、数字信号处理器(DSP)和/或其它用于特定功能的核心。
测试可编程IP核心的方法可分为两类。一种类型的测试是传统动态仿真测试方法，其故障覆盖率(fault coverage)可通过使用诸如可从Cadence软件公司得到的VerifaultTM的故障仿真软件来操作函数向量(functional vector)而得到提高。第二种类型的测试是串行测试方法，如全面扫描测试方法，其使用集成电路器件中包括的扫描测试电路。
传统动态仿真测试方法的一个优点在于，由于器件中不需要扫描测试电路，更小尺寸的芯片可以用于该器件。但是，动态仿真测试方法的故障覆盖率通常低于串行测试方法。另外，如果可编程IP核心使用传统动态仿真测试方法测试，就需要可用于包括可编程IP核心的任何集成电路器件的公用测试向量，而不是仅用于特定集成电路器件的测试向量。由于不同集成电路器件通常都用不同方法产生输入/输出(IO)地址、存储器分配图(memorymap)、键盘(pad)，和/或外设接口，定义公用测试向量会很困难，并受到在特定集成电路器件上使用公用测试向量测试到的条件的限制。因此，可编程IP核心一般都被配置成包括用于执行全面扫描测试方法的扫描测试电路。
如果包括可编程IP核心的集成电路器件设计成支持对器件进行的全面扫描测试方法，则可以使用包括在可编程IP核心中的扫描测试电路对其进行测试。如果包括可编程IP核心的集成电路器件设计为不支持对器件的全面扫描测试，器件仍可应用传统动态仿真测试方法进行测试，而不需要使用IP核心的扫描测试电路。
如果包括可编程IP核心的集成电路器件作为一个整体，没有设计成适用于一般通用的全面扫描测试，而是仅仅可编程IP核心或除可编程IP核心之外的元件被设计成适用于全面扫描测试，则可编程IP核心的所有输入和输出信号通常都必须输出到集成电路器件的外接引脚上。但是，这样的信号路由可能会很困难，因为可编程IP核心的输入输出信号数可能大于器件的外接引脚数。在这样的设计下，链状扫描测试电路可能需要加到可编程IP核心的输入输出端。将测试向量依次装载到链状扫描测试电路，或在链状扫描测试电路依次捕获输出到输出端的信号。
图1是传统集成电路器件的方框图。如图1所示，具有传统扫描测试电路的集成电路器件通常包括第一子逻辑电路单元110、核心块130和第二子逻辑电路单元150。第一子逻辑电路单元110接收并处理输入数据MDI，核心块130接收并处理从第一子逻辑电路单元110输出的数据SL1至SLN。第二子逻辑电路单元150接收并处理从核心块130输出的数据CD1至CDN，并输出数据MDO。
图2表示当图1中的第一和第二子逻辑电路110和150设计为适用于扫描测试方法时，核心块130周围的外部扫描测试电路(未在图1中画出)中包括的每个端口的例子。如图2所示，如果第一和第二子逻辑电路单元110和150，而非核心块130，设计成适用于全面扫描测试方法，则在核心块130输出和输入端附近，扫描测试电路的每个端口通常都需要两个多路复用器(MUX)213和217及一个触发器(flip-flop)215。通过使用串行输出数据TDO，两个多路复用器213和217及触发器215可以进行操作以确定核心块130以及第一和第二子逻辑电路单元110和150正常操作的可观测性(observability)。其也可以进行操作以通过使用响应串行输入数据TDI而输入到核心块130或第二子逻辑电路单元150的数据SD，来确定对核心块130的可控制性。触发器215与系统时钟信号SCLK同步操作。
对于图2中的电路，如果核心块130的输入和输出端口数是每个100，则共需要400个多路复用器和200个触发器。根据是否进行扫描测试，来激活或去激活(deactivate)MUX控制信号TM。也根据是否将用作串行测试向量的串行输入数据TDI输入到扫描测试电路，或是否将第一子逻辑电路单元110或核心块130的输出输入到扫描测试电路，来激活或去激活MUX控制信号TM。
图3表示当仅核心块130设计为适用于扫描测试方法时，核心块130输入端附近的扫描测试电路中包括的每个端口的例子。如图3所示，如果仅仅核心块130设计为适用于全面扫描测试，通常只要求扫描测试电路通过使用响应串行输入数据TDI输出到核心块130的数据S1D来确定核心块130的可控制性。这样，在核心块130输入端附近，扫描测试电路的每个端口通常都需要一个MUX 315和一个触发器313。触发器313与系统时钟信号SCLK同步操作。因此，如果输入和输出端口数是每个100，则当采用图3所示的电路时就需要100个MUX和100个触发器。
图4表示当仅核心块130设计为适用于扫描测试方法时，核心块130输出端附近的扫描测试电路中包括的每个端口的另一个例子。图4与图3类似。但是，对于图4中的电路，要求扫描测试电路通过使用串行输出信号TDO来确定核心块130正常操作的可观察性。因此，在核心块130的输出端，扫描测试电路的每个端口需要一个MUX 413和一个触发器415。触发器415与系统时钟信号SCLK同步操作，对每个端口的输出数据S2D都被输入到第二子逻辑电路单元150。如果输入端口数是100，与输出端口数相同，使用图4中的电路需要100个MUX和100个触发器。
如上讨论，如果集成电路器件作为一个整体，并不设计为适用于全面扫描测试方法，则该器件就只能用传统动态仿真测试方法进行测试。如果仅仅可编程IP核心被设计为适用于扫描测试方法，或仅其它元件而非核心块设计为适用于扫描测试方法，可以为可编程IP核心周围的每个输入或输出端口提供扫描测试电路。
还如上所述，创建可用于包括可编程IP核心的任何器件的公用测试向量，而不是设计用于包括可编程IP核心的特定集成电路器件的测试向量，来补偿较低的故障覆盖率是很困难的。另外，由于需要为可编程IP核心周围的每个输入端口和/或输出端口提供扫描测试电路，所以除了如数据总线和地址总线等公用部件外，集成电路器件必须包括扫描测试电路的成百上千个MUX和触发器。结果，集成电路器件的尺寸令人失望地增大。
发明内容
在本发明的一些实施例中，集成电路器件包括配置为用于动态仿真测试并具有多个相关输出端口的核心块。核心块响应输入到核心块的多个输入端口的多个输出端口的输出数据，产生多个端口的核心输出数据。输入侧子逻辑电路单元配置为用于动态仿真测试，并与核心块的输入端口耦接。输入侧子逻辑电路单元响应第一子逻辑电路单元的数据输入，为多个输入端口产生子数据。核心块和第一子逻辑电路单元之间的多路复用器(MUX)单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块输入端口的输入。
在本发明的其它实施例中，集成电路器件还包括输出侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的多个输出端口耦接。输出侧子逻辑电路单元响应来自核心块的核心输出数据，输出最终的输出数据。MUX单元可以包括多个多路复用器，其中一些分别与核心块的一些输入端口相关联。
在本发明的其它实施例中，集成电路器件包括核心块，该核心块具有多个输出端口、多个输入端口以及向量输入端(vector input terminal)。核心块响应来自输入端口的输出数据，产生核心内部数据。核心块配置为在扫描测试期间输出核心内部数据，并响应核心内部数据或来自向量输入端的测试向量串行输入数据，有选择地为输出端口产生核心输出数据。输入侧子逻辑电路单元配置为用于动态仿真测试，并与核心块的输入端口耦接。输入侧子逻辑电路单元响应输入到第一子逻辑电路单元的数据，为多个输入端口产生子数据。核心块和第一子逻辑电路单元之间的多路复用器(MUX)单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入。
在本发明其它实施例中，集成电路器件还包括输出侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的多个输出端口耦接。输出侧子逻辑电路单元响应来自核心块的核心输出数据，输出最终的数据。核心块可以包括：第一核心逻辑电路单元，产生核心内部数据；扫描测试电路单元，与第一核心逻辑电路单元和向量输入端耦接，配置为在扫描测试期间输出核心内部数据，并响应核心内部数据或测试向量串行输入数据，有选择地输出与一些输出端口相关联的数据。核心块还可以包括第二核心逻辑电路单元，与扫描测试电路耦接，响应从扫描测试电路单元接收的与一些输出端口相关联的输出数据，产生核心输出数据。核心块可具有向量输出端，扫描测试电路单元可配置为在扫描测试期间，串行的向向量输出端输出核心内部数据。
在本发明其它实施例中，扫描测试电路单元对每个输出端口包括多个多路复用器和至少一个触发器。扫描测试电路单元可对每个输出端口包括两个多路复用器和一个触发器。
在本发明其它实施例中，扫描测试电路单元对每个输出端口包括至少一个多路复用器和至少一个触发器。扫描测试电路单元对每个输出端口可包括一个多路复用器和一个触发器组成。
在本发明的其它实施例中，测试集成电路器件(其中多个相关的将要被测试的宏模块配置为用于动态仿真测试)的方法包括在宏模块的第一字逻辑电路单元，响应从宏模块外部输入到第一子逻辑电路单元的数据，产生子数据，以输入给宏模块的核心块的多个输入端口。核心块的多个输出端口的子数据和/或输出数据提供给核心块与第一子逻辑电路单元之间耦接的多路复用器(MUX)单元，该多路复用器单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入。响应输入到核心块输入端口的MUX，在核心产生输出端口的核心输出数据。
在本发明的其它实施例中，一种测试集成电路器件(其中，多个将要进行测试的相关宏模块的核心块有向量输入端，并被配置为用于扫描测试，其它相关宏模块配置为用于动态仿真测试)的方法包括：在其它相关宏模块的第一子逻辑电路单元，响应从宏模块外部输入到第一子逻辑电路单元的数据，产生子数据，以输入给核心块的多个输入端口。核心块多个输出端口的子数据和/或输出数据提供给核心块与第一子逻辑电路之间耦接的多路复用器(MUX)单元，该多路复用器单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入。在核心块，响应输入对核心块输入端口的输入，产生核心内部数据。在扫描测试期间，从核心块输出核心内部数据。在核心块，响应核心内部数据或来自向量输入端的测试向量串行输入数据，有选择地为输出端口产生核心输出数据。
在一些实施例中，本发明提供了一种半导体器件，具有扫描测试电路，当在可编程知识产权(IP)核心周围必须包括数目与输入端口或输出端口数目相同的扫描测试电路时，可允许芯片小型化。在一些实施例中，本发明还提供了一种半导体器件的扫描测试方法，当在可编程IP核心周围必须包括数目与输入端口或输出端口数目相同的扫描测试电路时，可允许芯片小型化。
根据本发明的一些实施例，提供了一种半导体器件，包括第一子逻辑电路单元、MUX单元、核心块和第二逻辑电路单元。第一子逻辑电路单元设计为适用于动态仿真测试方法，并通过处理从外部接收的数据为每个端口产生子数据。MUX单元由MUX控制信号控制，并有选择地输出每个端口的子数据或每个端口的核心输出数据。核心块设计为适用于动态仿真测试方法，并通过处理每个端口从MUX单元接收的输出数据，为每个端口产生核心输出数据。第二子逻辑电路单元设计为适用于动态仿真测试方法，并通过处理每个端口从核心块接收的核心输出数据，向外输出最终输出数据。
根据本发明的其它实施例，提供了一种半导体器件，包括第一子逻辑电路单元、MUX单元、核心块和第二逻辑电路单元。第一子逻辑电路单元设计为适用于动态仿真测试方法，并通过处理从外部接收的数据为每个端口产生子数据。MUX单元由MUX控制信号控制，并有选择地输出每个端口的子数据或每个端口的核心输出数据。核心块通过处理每个端口从MUX单元接收的输出数据，产生核心内部数据，并通过使用扫描测试方法，向外输出每个端口的核心内部数据，或者，通过有选择地处理每个端口的核心内部数据或每个端口的用作测试向量的串行输入数据，为每个端口产生核心输出数据。第二子逻辑电路单元设计为适用于动态仿真测试方法，并通过处理每个端口从核心块接收的核心输出数据，向外输出最终输出数据。
核心块可包括第一核心逻辑电路单元、扫描测试电路单元和第二核心逻辑单元。第一核心逻辑电路单元通过处理每个端口从MUX单元接收的输出数据，为每个端口产生核心内部数据。扫描测试电路单元通过使用扫描测试方法，向外输出每个端口的核心内部数据，或者有选择地输出每个端口的核心内部数据或每个端口的用作测试向量的串行输入数据。第二核心逻辑电路单元通过处理每个端口从扫描测试电路单元接收的输出数据，为每个端口产生核心输出数据。
在本发明的一些实施例中，扫描测试电路单元对每个端口包括两个MUX和一个触发器。扫描测试电路单元对每个端口可包括一个MUX和一个触发器。
根据本发明的其它实施例，提供了一种测试半导体器件的方法，该半导体器件中所有宏模块设计为适用于动态仿真测试方法。该测试方法包括：在宏模块中包括的第一子块，通过处理从外部接收的数据，为每个端口产生子数据；在宏模块中包括的由MUX控制信号控制的MUX，有选择地输出每个端口的子数据或每个端口的核心输出数据；在宏模块中包括的核心块，通过处理每个端口从MUX接收的输出数据，为每个端口产生核心输出数据；以及在宏模块中包括的第二子块，通过处理每个端口从核心块接收的核心输出数据，向外输出最终的输出数据。
根据本发明的其它实施例，提供了一种半导体器件的测试方法，该半导体器件的宏模块的核心块设计为适用于扫描测试方法，而宏模块的其它块设计为适用于动态仿真测试方法。该测试方法包括：在宏模块的其它块中包括的第一子块，通过处理从外部接收的数据，为每个端口产生子数据；在宏模块的其它块中包括的由MUX控制信号控制的MUX，有选择地输出每个端口的子数据或每个端口的核心输出数据；在宏模块中包括的核心块，通过处理每个端口从MUX接收的输出数据，为每个端口产生核心内部数据，或者通过有选择地处理每个端口的核心内部数据或从外部接收的用作测试向量的串行输入数据，为每个端口产生核心输出数据；以及在宏模块的其它块中包括的第二子块，通过处理每个端口从核心块接收的核心输出数据，向外输出最终的输出数据。
每个端口的核心内部数据可通过使用扫描测试方法的扫描测试电路向外输出。扫描测试电路对每个端口可包括两个MUX和一个触发器。扫描测试电路对每个端口也可包括一个MUX和一个触发器。
附图说明
图1是包括核心块的传统集成电路器件的方框图；
图2是与图1中所示核心块周围的端口相关的扫描测试电路的电路图，其中，外围扫描测试电路包括每个端口的电路，另外，第一和第二子逻辑电路单元，但不是核心块，设计为适用于扫描测试方法；
图3是扫描测试电路的电路图，该扫描测试电路放置在图1所示的核心块每个输入端附近，其中仅核心块设计为适用于扫描测试方法；
图4是扫描测试电路的电路图，该扫描测试电路放置在图1所示的核心块每个输出端附近，其中仅核心块设计为适用于扫描测试方法；
图5是集成电路(半导体)器件的方框图，该器件包括根据本发明的一些实施例的扫描测试电路；以及
图6是图5中扫描测试电路单元的电路图。
具体实施方式
下面参考附图对本发明进行更完整的描述，附图中展示了本发明的优选实施例。然而，本发明可以以许多不同形式实现，而不应视为限于这里列出的实施例；更恰当地说，提供这些实施例是为了让公开更为全面和完整，并向本领域一般技术人员完整地转达本发明的范围。相同的数字始终表示相同的元件。应该理解，当称元件“在”另一个元件“上”、或“连接到”或“耦接到”另一个元件时，其可以是直接在该另一元件上、直接连接到或耦接到该另一元件，或者存在中介层或元件。相反地，当称元件“直接在”另一元件“上”、或“直接连接到”或“直接耦接到”另一元件时，则没有中介层或元件。
现在参考图中图解的实施例，进一步描述本发明。图5是集成电路(半导体)器件的方框图，该器件包括根据本发明的一些实施例的扫描测试电路。如图5所示，集成电路器件包括第一子逻辑电路单元50、MUX单元520，核心块530以及第二子逻辑电路单元540。在集成电路器件中，包括在器件的宏模块中的核心块530设计为适用于扫描测试方法。而且，第一和第二子逻辑电路单元510和540，而非核心块530，设计为适用于动态仿真测试方法。
如上所述，设计为适用于动态仿真测试方法的集成电路器件通过应用为在任何包括有可编程知识产权(IP)核心的集成电路器件中使用而创建的函数向量进行测试。另外，设计为适用于扫描测试方法的集成电路器件包括器件中的扫描测试电路，以处理用作每个端口的测试向量的串行输入数据，从而提高故障覆盖率。
第一子逻辑电路单元510设计为适用于动态仿真测试方法。第一子逻辑电路单元510通过处理输入数据MDI，为每个输出端口产生输出子数据。多路复用器(MUX)单元520由MUX控制信号T1控制，并有选择地向每个端口输出来自第一子逻辑电路单元510的子数据或从C2D1至C2DN的核心输出数据。
核心块530通过处理每个端口从MUX单元520接收的核心输出数据C2D1至C2DN，为每个端口产生核心内部数据C1D1至C1DN。如下面将要进一步描述的，核心块530配置为使用扫描测试方法，从每个端口向外输出核心内部数据C1D1至C1DN，或通过处理每个端口的核心内部数据C1D1至C1DN和/或通过处理用作每个端口的串行测试向量的串行输入数据TDI，有选择地为每个端口产生核心输出数据C2D1至C2DN。
第二子逻辑电路单元540设计为适用于动态仿真测试方法。第二子逻辑电路单元540配置为通过处理每个端口从核心块530接收的核心输出数据C2D1至C2DN，向外输出最终输出数据MDO。
如图5所示，核心块530包括第一核心逻辑电路单元531、扫描测试电路单元535以及第二核心逻辑电路单元539。第一核心逻辑电路单元531通过处理每个端口从MUX单元520接收的核心输出数据C2D1至C2DN，为每个端口产生核心内部数据C1D1至C1DN。
扫描测试电路单元535配置为使用扫描测试方法，依次向外输出核心内部数据C1D1至C1DN，或有选择地为每个端口输出核心内部数据C1D1至C1DN或为每个端口输出用作测试向量的串行输入数据TDI。第二核心逻辑电路单元539通过处理每个端口从扫描测试电路单元535接收的输出数据SD1至SDN，为每个端口产生核心输出数据C2D1至C2DN。
图6是图5的扫描测试电路单元535的一些实施例的电路图。对于图6中的实施例，扫描测试电路单元535包括第一MUX单元5351、触发器单元5353和第二MUX单元5355。触发器单元5353中包括的触发器与系统时钟信号SCLK同步操作。因此，类似于参考图2所述的操作，为了通过使用输入到核心块530的数据，确定第一和第二子逻辑电路单元510和540正常操作的可观测性或核心块530的可控制性，扫描测试电路单元535为每个端口使用两个MUX和一个触发器。
如图6所示，触发器单元5353每个端口的输出提供给第一MUX单元5351下一个端口作为第一个输入，以允许串行扫描电路。用作测试向量的串行输入数据TDI是第一MUX单元5351第一个端口的第二个输入。从第二MUX单元5355的每个端口输出的输出数据SD1至SDN输入到第一核心逻辑电路单元531、第二核心逻辑电路单元539和/或第二子逻辑电路单元540，并用于确定第一核心逻辑电路单元531、第二核心逻辑电路单元539和/或第二子逻辑电路单元540的可控制性。从触发器单元5353最后一个端口输出的串行输出数据TDO可被串行扫描，以确定第一子逻辑电路单元510、第一核心逻辑电路单元531和/或第二核心逻辑电路539正常操作的可观测性。
基于是否进行扫描测试，第二MUX单元5355的控制信号TM被激活或被去激活。因此，第二MUX 5355有选择地输出从触发器单元5353为每个端口输出的输出数据或核心内部数据C1D1至C1DN，作为输出数据SD1至SDN。基于第一MUX单元5351接收并输出用作串行测试向量的串行输入数据TDI，还是接收并输出每个端口的核心内部数据C1D1至C1DN，激活或去激活第一MUX单元5351的控制信号TS。
在本发明各种实施例中，扫描测试电路单元535也可具有与图3和图4所述的相似的配置。在本发明的这些实施例中，扫描测试电路单元535可以每个端口包括一个MUX和一个触发器。换句话说，对于各个端口如图3配置的扫描测试电路单元535，从各个端口的触发器(如第一个端口的触发器313)输出的数据FFON输入到下一个端口的触发器。用作串行测试向量的串行输入数据TDI输入到第一个端口的触发器313。从各端口的触发器输出的数据FFO1至FFON输入到第一核心逻辑电路单元531、第二核心逻辑电路单元539和/或第二子逻辑电路单元540，并可用于确定第一核心逻辑电路单元531、第二核心逻辑电路单元539和/或第二子逻辑电路单元540的可控制性。在这样的实施例中，基于是否进行扫描测试，激活或去激活MUX 315的控制信号TM。
对于各个端口如图4配置的扫描测试电路单元535，从各个端口的触发器(如第一个端口的触发器415)输出的数据FFON输入到下一个端口的MUX。如果没有进行扫描测试，从各端口的触发器输出的数据FFO1至FFON输入到第一核心逻辑电路单元531、第二核心逻辑电路单元539和/或第二子逻辑电路单元540。另外，从最后一个端口的触发器输出的串行输出数据TDO还可用于确定第一子逻辑电路单元510、第一核心逻辑电路单元531和/或第二核心逻辑电路539正常操作的可观测性。基于MUX 413接收并向外输出每个端口的核心内部数据C1D1至C1DN，还是接收并输出从其前面一个端口输出的FFO1至FFON作为用作串行测试向量的串行输入数据TDI，激活或去激活MUX 413的控制信号TS。
如参考图5所述，核心块530设计(配置)为扫描测试，并且第一和第二子逻辑电路单元510和540，而非核心块530，设计(配置)为动态仿真测试。在本发明的其它实施例中，包括扫描测试电路的集成电路器件包括全都被配置为用于动态仿真测试的宏模块。第一子逻辑电路单元510、第二子逻辑电路单元540和核心块530可设计为适用于动态仿真测试方法。在这样的实施例中，核心块530可不包括扫描测试电路535，并不使用扫描测试电路535，而是通过处理每个端口从MUX单元520接收的输出数据，为每个端口直接产生核心输出数据C2D1至C2DN。对于这样的实施例，第一子逻辑电路单元510、MUX单元520和第二子逻辑电路单元540的操作通常与前面参考图5所述的类似。
在本发明的一些实施例中，集成电路器件作为一个整体并不设计为适用于扫描测试方法。集成电路器件可通过使用如下方法进行测试，其中核心块530的核心输出数据C2D1至C2DN经由MUX单元520输入到核心块530。于是，相对于使用函数向量的动态仿真测试，可以提高故障覆盖率。
如上所述，在根据本发明一些实施例的集成电路器件中，设计为适用于动态仿真测试方法的第一子逻辑电路单元510通过处理从外部接收的输入数据MDI，为每个端口产生子数据。MUX单元520由MUX控制信号控制，并有选择地输出每个端口的子数据或输出每个端口的核心输出数据。核心块530通过处理每个端口从MUX单元520接收的输出数据，为每个端口产生核心内部数据C1D1至C1DN，并使用全面扫描测试方法向外输出每个端口的核心内部数据C1D1-C1DN，和/或通过有选择地处理每个端口的核心内部数据C1D1至C1DN或用作每个端口的串行测试向量的串行输入数据TDI，为每个端口产生核心输出数据C2D1至C2DN。设计为适用于动态仿真测试方法的第二子逻辑电路单元540通过处理每个端口从核心块530接收的核心输出数据C2D1至C2DN，向外输出最终输出数据MDO。
根据本发明的一些实施例，当在可编程知识产权(IP)核心周围包括数目与器件的输入端口或输出端口数相同的扫描测试电路时，在可编程IP核心的输入端附近，每个端口仅需要一个MUX。因此，扫描测试电路可以简化，以允许芯片小型化。由于可以通过扫描测试方法，使用输入到可编程IP核心的测试向量进行扫描测试，可以改善故障覆盖率。具体说来，例如，当可编程IP核心设计为适用于扫描测试方法时，使用本发明更为有利。但是，通过将可编程IP核心的输出数据重新输入到可编程IP核心，也可能测试那些并不适用于扫描测试方法的器件。这也会改善故障覆盖率。
在附图和说明中，已经阐明本发明典型的优选实施例，虽然采用了一些特定术语，但这些术语是以普遍和描述性意义使用的，而没有限制的目的，本发明的范围在所附权利要求书中阐明。

Claims (24)

1.一种集成电路器件，包括：
核心块，配置为用于动态仿真测试，具有相关联的多个输出端口，其中，该核心块响应输入到核心块的多个输入端口的多个输出端口的输出数据，为多个端口产生核心输出数据；
输入侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的输入端口耦接，响应输入到第一子逻辑电路单元的数据，为多个输入端口产生子数据；以及
多路复用器(MUX)单元，位于核心块和第一子逻辑电路单元之间，响应MUX控制信号，有选择地提供子数据或输出数据作为核心块输入端口的输入。
2.如权利要求1所述的集成电路器件，还包括输出侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的多个输出端口耦接，响应来自核心块的核心输出数据，输出最终输出数据。
3.如权利要求2所述的集成电路器件，其中，MUX单元包括多个多路复用器，其中一些分别与核心块的一些输入端口相关联。
4.一种集成电路器件，包括：
核心块，具有多个输出端口、多个输入端口和向量输入端，其中，核心块响应来自输入端口的输入数据，产生核心内部数据，而且，核心块配置为在扫描测试期间输出核心内部数据，并有选择地响应核心内部数据或从向量输入端输入的测试向量串行输入数据，为每个输出端口的产生核心输出数据；
输入侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的输入端口耦接，响应输入到第一子逻辑电路单元的数据，为多个输入端口产生子数据；以及
多路复用器(MUX)单元，位于核心块和第一子逻辑电路单元之间，响应MUX控制信号，有选择地提供子数据或输出数据作为核心块输入端口的输入。
5.如权利要求4所述的集成电路器件，还包括输出侧子逻辑电路单元，配置为用于动态仿真测试，并与核心块的多个输出端口耦接，响应来自核心块的核心输出数据，输出最终输出数据。
6.如权利要求5所述的集成电路器件，其中核心块包括：
第一核心逻辑电路单元，产生核心内部数据；以及
扫描测试电路，与第一核心逻辑电路单元和向量输入端耦接，配置为在扫描测试期间输出核心内部数据，并且响应核心内部数据或测试向量串行输入数据，有选择地输出与一些输出端口相关联的数据。
7.如权利要求6所述的集成电路器件，其中核心块还包括第二核心逻辑电路单元，与扫描测试电路耦接，响应从扫描测试电路单元接收的与一些输出端口相关联的输出数据，产生核心输出数据。
8.如权利要求7所述的集成电路器件，其中，扫描测试电路单元对每个输出端口包括多个MUX和至少一个触发器。
9.如权利要求8所述的集成电路器件，其中扫描测试电路对每个输出端口包括两个MUX和一个触发器。
10.如权利要求7所述的集成电路器件，其中，扫描测试电路单元对每个输出端口包括至少一个MUX和至少一个触发器。
11.如权利要求10所述的集成电路器件，其中，扫描测试电路对每个输出端口包括一个MUX和一个触发器。
12.如权利要求7所述的集成电路器件，其中，核心块具有向量输出端，并且扫描测试电路单元配置为在扫描测试期间，向该向量输出端串行地输出核心内部数据。
13.一种测试集成电路器件的方法，该集成电路器件中将要测试的多个相关宏模块被配置为用于动态仿真测试，该方法包括：
在宏模块的第一子逻辑电路单元，响应从宏模块外部输入到第一子逻辑电路单元的数据，产生子数据，以输入给宏模块的核心块的多个输入端口；
将核心块的多个输出端口的子数据和/或输出数据提供给耦接在核心块和第一子逻辑电路之间的多路复用器(MUX)单元，该多路复用器单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入；以及
在核心块，从输入给核心块的输入端口的MUX，为输出端口产生核心输出数据。
14.一种测试集成电路器件的方法，该集成电路器件中将要测试的多个相关宏模块的核心块具有向量输入端，并被配置为用于扫描测试，而其它相关宏模块的核心块则被配置为用于动态仿真测试，该方法包括：
在其它相关宏模块的第一子逻辑电路单元，响应从该宏模块外部输入到第一子逻辑电路单元的数据，产生子数据，以输入给核心块的多个输入端口；
将核心块的多个输出端口的子数据和/或输出数据提供给耦接在核心块和第一子逻辑电路之间的多路复用器(MUX)单元，该多路复用器单元响应MUX控制信号，有选择地提供子数据或输出数据作为核心块的输入端口的输入；
在核心块，响应对核心块的输入端口的输入，产生核心内部数据；
在扫描测试期间，从核心块输出核心内部数据；以及
响应核心内部数据或来自向量输入端的测试向量串行输入数据，在核心块有选择地为输出端口产生核心输出数据。
15.一种半导体器件，包括：
第一子逻辑电路单元，设计为适用于动态仿真测试方法，并通过处理从外部接收的数据，为每个端口产生子数据；
MUX单元，由MUX控制信号控制，有选择地输出每个端口的子数据或每个端口的核心输出数据；
核心块，设计为适用于动态仿真测试方法，并通过处理每个端口从MUX单元接收的输出数据，为每个端口产生核心输出数据；以及
第二子逻辑电路单元，设计为适用于动态仿真测试方法，并通过处理每个端口从核心块接收的核心输出数据，向外输出最终输出数据。
16.一种半导体器件，包括：
第一子逻辑电路单元，设计为适用于动态仿真测试方法，并通过处理从外部接收的数据，为每个端口产生子数据；
MUX单元，由MUX控制信号控制，有选择地输出每个端口的子数据或每个端口的核心输出数据；
核心块，通过处理每个端口从MUX单元接收的输出数据，产生核心内部数据，并通过使用扫描测试方法向外输出每个端口的核心内部数据，或者，通过有选择地处理每个端口的核心内部数据或用作测试向量的每个端口的串行输入数据，为每个端口产生核心输出数据；以及
第二子逻辑电路单元，设计为适用于动态仿真测试方法，并通过处理每个端口从核心块接收的核心输出数据，向外输出最终输出数据。
17.如权利要求16所述的半导体器件，其中核心块包括：
第一核心逻辑电路单元，通过处理每个端口从MUX单元接收的输出数据，为每个端口产生核心内部数据；
扫描测试电路单元，通过使用扫描测试方法向外输出每个端口的核心内部数据，或者，有选择地输出每个端口的核心内部数据或用作测试向量的每个端口的串行输入数据；以及
第二核心逻辑电路单元，通过处理每个端口从扫描测试电路单元接收的输出数据，为每个端口产生核心输出数据。
18.如权利要求17所述的半导体器件，其中，扫描测试电路对每个端口包括两个MUX和一个触发器。
19.如权利要求17所述的半导体器件，其中，扫描测试电路对每个端口包括一个MUX和一个触发器。
20.一种半导体器件的测试方法，该半导体器件中所有宏模块设计为适用于动态仿真测试方法，该测试方法包括：
在宏模块中包括的第一子块，通过处理从外部接收的数据，为每个端口产生子数据；
在宏模块中包括的由MUX控制信号控制的MUX，有选择地输出每个端口的子数据或每个端口的核心输出数据；
在宏模块中包括的核心块，通过处理每个端口从MUX接收的输出数据，为每个端口产生核心输出数据；以及
在宏模块中包括的第二子块，通过处理每个端口从核心块接收的核心输出数据，向外输出最终的输出数据。
21.一种半导体器件的测试方法，该半导体器件中宏模块的核心块设计为适用于扫描测试方法，而宏模块的其它核心块则设计为适用于动态仿真测试方法，该测试方法包括：
在宏模块的其它块中包括的第一子块，通过处理从外部接收的数据，为每个端口产生子数据；
在宏模块的其它块中包括的由MUX控制信号控制的MUX，有选择地输出每个端口的子数据或每个端口的核心输出数据；
在宏模块中包括的核心块，通过处理每个端口从MUX接收的数据，为每个端口产生核心内部数据，或者，通过有选择地处理每个端口的核心内部数据或从外部接收的用作测试向量的串行输入数据，为每个端口产生核心输出数据；以及
在宏模块的其它块中包括的第二子块，通过处理每个端口从核心块接收的核心输出数据，向外输出最终的输出数据。
22.如权利要求21所述的测试方法，其中，每个端口的核心内部数据可以由使用扫描测试方法的扫描测试电路向外输出。
23.如权利要求22所述的测试方法，其中，扫描测试电路对每个端口包括两个MUX和一个触发器。
24.如权利要求23所述的测试方法，其中，扫描测试电路对每个端口包括一个MUX和一个触发器。
CN2003101232794A 2002-12-30 2003-12-22 包括扫描测试电路的集成电路器件及其测试方法 Expired - Fee Related CN1519573B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR87246/2002 2002-12-30
KR10-2002-0087246A KR100505662B1 (ko) 2002-12-30 2002-12-30 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법
KR87246/02 2002-12-30

Publications (2)

Publication Number Publication Date
CN1519573A true CN1519573A (zh) 2004-08-11
CN1519573B CN1519573B (zh) 2011-05-11

Family

ID=32653244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003101232794A Expired - Fee Related CN1519573B (zh) 2002-12-30 2003-12-22 包括扫描测试电路的集成电路器件及其测试方法

Country Status (5)

Country Link
US (1) US7249300B2 (zh)
JP (1) JP4405255B2 (zh)
KR (1) KR100505662B1 (zh)
CN (1) CN1519573B (zh)
TW (1) TWI226935B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237145A (zh) * 2010-04-22 2011-11-09 联咏科技股份有限公司 箝入式存储装置以及其测试方法
CN101297207B (zh) * 2005-10-24 2012-03-28 Nxp股份有限公司 Ic测试方法及设备
CN102540059A (zh) * 2010-12-27 2012-07-04 上海华虹Nec电子有限公司 数字半导体器件的测试装置及方法
CN105606983A (zh) * 2014-11-12 2016-05-25 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN105629811A (zh) * 2014-10-30 2016-06-01 京微雅格（北京）科技有限公司 支持多种测试功能复用的输入输出接口电路及其生成方法
CN106443408A (zh) * 2016-08-30 2017-02-22 无锡华润矽科微电子有限公司 实现单端口多功能复用的用于集成电路测试的电路结构
CN110068766A (zh) * 2018-01-22 2019-07-30 三星Sdi株式会社 集成电路和包括其的电池管理系统
CN110118921A (zh) * 2018-02-07 2019-08-13 龙芯中科技术有限公司 集成电路输入端测试装置及集成电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6877122B2 (en) * 2001-12-21 2005-04-05 Texas Instruments Incorporated Link instruction register providing test control signals to core wrappers
US7346821B2 (en) * 2003-08-28 2008-03-18 Texas Instrument Incorporated IC with JTAG port, linking module, and off-chip TAP interface
US7461315B2 (en) * 2005-05-09 2008-12-02 Lsi Corporation Method and system for improving quality of a circuit through non-functional test pattern identification
TWI308223B (en) * 2006-10-05 2009-04-01 Princeton Technology Corp Chip testing device and system
US20080091998A1 (en) * 2006-10-12 2008-04-17 Nec Laboratories America, Inc. Partial Enhanced Scan Method for Reducing Volume of Delay Test Patterns
US8134380B2 (en) * 2008-11-26 2012-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test probe structure
US8495342B2 (en) * 2008-12-16 2013-07-23 International Business Machines Corporation Configuring plural cores to perform an instruction having a multi-core characteristic
JP5292164B2 (ja) * 2009-04-16 2013-09-18 株式会社日立製作所 故障診断方法および故障診断システム
US8456193B2 (en) * 2010-09-17 2013-06-04 Qualcomm Incorporated Integrated circuit leakage power reduction using enhanced gated-Q scan techniques
US9310436B2 (en) * 2014-01-28 2016-04-12 Omnivision Technologies, Inc. System and method for scan-testing of idle functional units in operating systems
CN104375078B (zh) * 2014-11-06 2017-04-05 北京时代民芯科技有限公司 一种扫描测试锁存器宏单元及扫描测试方法
US10528443B2 (en) 2015-01-30 2020-01-07 Samsung Electronics Co., Ltd. Validation of multiprocessor hardware component
CN111966077A (zh) * 2020-08-13 2020-11-20 格力电器（合肥）有限公司 测试设备及测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774476A (en) * 1997-02-03 1998-06-30 Motorola, Inc. Timing apparatus and timing method for wrapper cell speed path testing of embedded cores within an integrated circuit
US5889788A (en) * 1997-02-03 1999-03-30 Motorola, Inc. Wrapper cell architecture for path delay testing of embedded core microprocessors and method of operation
US6877122B2 (en) * 2001-12-21 2005-04-05 Texas Instruments Incorporated Link instruction register providing test control signals to core wrappers
US6816990B2 (en) * 2002-01-28 2004-11-09 International Business Machines Corporation VLSI chip test power reduction
EP1351066A1 (en) * 2002-04-04 2003-10-08 Texas Instruments Incorporated Configurable scan path structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101297207B (zh) * 2005-10-24 2012-03-28 Nxp股份有限公司 Ic测试方法及设备
CN102237145A (zh) * 2010-04-22 2011-11-09 联咏科技股份有限公司 箝入式存储装置以及其测试方法
CN102540059A (zh) * 2010-12-27 2012-07-04 上海华虹Nec电子有限公司 数字半导体器件的测试装置及方法
CN102540059B (zh) * 2010-12-27 2014-07-09 上海华虹宏力半导体制造有限公司 数字半导体器件的测试装置及方法
CN105629811B (zh) * 2014-10-30 2018-01-09 京微雅格（北京）科技有限公司 支持多种测试功能复用的输入输出接口电路及其生成方法
CN105629811A (zh) * 2014-10-30 2016-06-01 京微雅格（北京）科技有限公司 支持多种测试功能复用的输入输出接口电路及其生成方法
CN105606983B (zh) * 2014-11-12 2019-07-23 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN105606983A (zh) * 2014-11-12 2016-05-25 德州仪器公司 用于实现受测试装置(dut)的扫描测试的系统及方法
CN106443408A (zh) * 2016-08-30 2017-02-22 无锡华润矽科微电子有限公司 实现单端口多功能复用的用于集成电路测试的电路结构
CN106443408B (zh) * 2016-08-30 2019-06-14 无锡华润矽科微电子有限公司 实现单端口多功能复用的用于集成电路测试的电路结构
CN110068766A (zh) * 2018-01-22 2019-07-30 三星Sdi株式会社 集成电路和包括其的电池管理系统
CN110118921A (zh) * 2018-02-07 2019-08-13 龙芯中科技术有限公司 集成电路输入端测试装置及集成电路
CN110118921B (zh) * 2018-02-07 2021-08-03 龙芯中科技术股份有限公司 集成电路输入端测试装置及集成电路

Also Published As

Publication number Publication date
CN1519573B (zh) 2011-05-11
TW200419164A (en) 2004-10-01
KR20040060448A (ko) 2004-07-06
TWI226935B (en) 2005-01-21
JP4405255B2 (ja) 2010-01-27
US7249300B2 (en) 2007-07-24
KR100505662B1 (ko) 2005-08-03
JP2004212399A (ja) 2004-07-29
US20040128598A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
CN1519573A (zh) 包括扫描测试电路的集成电路器件及其测试方法
CN1729401A (zh) 通过单个测试访问端口连接多个测试访问端口控制器
JP3049048B2 (ja) エミュレ―ション・モジュ―ル
CN1112767C (zh) 触发器装置
CN1690996A (zh) 总线系统及其方法
CN1243252C (zh) 用于基于事件的测试系统的多重测试结束信号
CN1211737A (zh) 集成电路芯片测试器及其测试方法
CN110825691A (zh) 可编程逻辑设备的管芯间通信
JPH05506526A (ja) クワッドクロスバー及びハイパーバーパーソナリティを備えるラウタチップ
US7500162B2 (en) Sourcing internal signals to output pins of an integrated circuit through sequential multiplexing
US6385747B1 (en) Testing of replicated components of electronic device
CN1235278C (zh) 通用数字电路仿真测试系统及测试方法
US20040041580A1 (en) Multichip module and testing method thereof
US20040250165A1 (en) Semiconductor memory device permitting boundary scan test
CN1580801A (zh) 一种电路板的边界扫描测试方法
CN117517932A (zh) 一种芯粒间tsv测试电路及测试方法
US8000322B2 (en) Crossbar switch debugging
CN1232219A (zh) 流水线型多处理器系统
CN1184488C (zh) 含有宏的半导体器件及其测试方法
CN100340990C (zh) 一种flash加载的方法
CN1619325A (zh) 一种边界扫描测试控制器及边界扫描测试方法
US7089472B2 (en) Method and circuit for testing a chip
CN1464399A (zh) 一种对软件可测试需求的分析方法
US6920582B2 (en) Method and apparatus for testing circuit modules
US7430214B2 (en) Circuit, method and program for data queue control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20111222