CN1690996A - 总线系统及其方法 - Google Patents

总线系统及其方法 Download PDF

Info

Publication number
CN1690996A
CN1690996A CNA2005100762129A CN200510076212A CN1690996A CN 1690996 A CN1690996 A CN 1690996A CN A2005100762129 A CNA2005100762129 A CN A2005100762129A CN 200510076212 A CN200510076212 A CN 200510076212A CN 1690996 A CN1690996 A CN 1690996A
Authority
CN
China
Prior art keywords
equipment module
auxilliary
bus system
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100762129A
Other languages
English (en)
Other versions
CN100543712C (zh
Inventor
赵成桓
权玟道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1690996A publication Critical patent/CN1690996A/zh
Application granted granted Critical
Publication of CN100543712C publication Critical patent/CN100543712C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

一种总线系统，包括第一和第二模块。所述总线系统被配置为可以在所述第二模块传输数据的同时，在所述第一模块传输数据。

Description

总线系统及其方法
技术领域
本发明总体涉及在单片系统(System-On-Chip，SOC)中的总线系统，更具体地说，涉及一种允许同时数据传输的总线系统。
背景技术
总线系统可以允许芯片上的多个知识产权(IP)核心之间进行通信。基于先进微控制器总线结构(AMBA)协议的先进高性能总线(AHB)系统已经在近些年中被越来越多地使用。这样，可以基于AMBA协议设计IP核心。
为了减少IP核心投入市场的时间，IP核心可以被再利用(也就是，重新使用)。这种再利用可以缩短设计时间并且提高芯片的可靠性。使用上述再利用的IP核心的总线系统的一个示例是基于开放核心协议(OCP)的硅底板(SB)微网络。
图1说明AHB总线系统150的块状图。
参考图1，该AHB总线系统150可以基于AMBA协议(例如，AMBA协议规格2.0)。该AHB总线系统150可以包括主设备(master)100/102/104，辅设备(slave)120/122/124/126，裁决器(arbiter)110，和/或解码器118。该AHB总线系统150还可以包括多个用于控制主设备100/102/104和辅设备120/122/124/126之间的数据流的多路复用器(MUX)电路112/114/116。该MUX电路112/114/116可以由裁决器110和/或该解码器118所控制。
所述主设备100/102/104中的一个可以从所述裁决器110请求总线访问，以指定在所述主设备100/102/104中的一个和所述辅设备120/122/124/126中的一个之间通过该总线的连接。在该总线连接被分配之后，便可以在从所述主设备100/102/104中所选择的一个与从所述辅设备120/122/124/126中所选择的一个之间传输数据(例如，读和/或写)。
例如，主设备100为了写数据到辅设备124可以通过提交总线使用请求HBUSREQ1而从所述裁决器110请求总线访问。该裁决器110可以确定该辅设备124是否是可用的(也就是，是否所述主设备100/102/104中的另一个现在正与该辅设备124进行通信)。如果该辅设备124是可用的，则该裁决器110可以施加总线授权(grant)信号HGRANT到该主设备100。该裁决器110可以分别控制第一和第二MUX电路112和114，以传输来自该主设备100的数据HWDATA1到该辅设备124。该第一MUX电路112可以传输来自该主设备100的地址信号HADDR和控制信号到该辅设备124，并且该第二MUX电路114传输来自该主设备100的数据HWDATA到该辅设备124。如果数据是由该主设备100传输而来，该辅设备124可以施加指示该数据由该主设备100传输而来的信号。当数据是由该主设备100传输而来时，数据传输状态信号HREADY可以通过由解码器118所控制的第三MUX电路116从该主设备100施加到该辅设备124。
图2A说明当所述主设备100/102/104其中之一传输数据超过单个周期时，用于图1所示的AHB总线系统150的信号HCLK，HWDATA，和HREADY的时序图。
图2B说明当所述主设备100/102/104其中之一传输数据超过几个周期时，用于图1所示的AHB总线系统150的信号HCLK，HWDATA，和HREADY的时序图。
参考图2A，当来自主设备100/102/104其中一个的数据HWDATA在一个周期的期间被传输时，来自辅设备120/122/124/126(也就是，接收数据的辅设备)的数据传输状态信号HREADY保持高状态(也就是，高逻辑或电压电平)。相反地，参考图2B，当来自主设备100/102/104其中一个的数据DATA_B在几个周期的期间传输到辅设备120/122/124/126(也就是，接收数据的辅设备)时，数据传输状态信号HREADY可以保持低状态(也就是，低逻辑或电压电平)，直到该数据DATA_B完全被传输。
参考图2A和2B，当数据传输状态信号HREADY处于低状态时，所述DATA和/或DATA_B可以被传输。然而，当该数据传输状态信号HREADY处于低状态时，超越该单一的被允许的数据传输的操作是不可能的。这样，如果该数据传输状态信号HREADY处于低状态时，可以认为所述AHB总线系统150处于等待状态(也就是，其他的操作在继续之前必须等待数据传输完成)。
图3说明基于OCP的SB微网络300的块状图。
参考图3，该SB微网络300可以包括SB总线302和多个代理器304。该多个代理器304的每一个都可以被连接到IP核心310/312/314/318/320/322中的至少一个，所述IP核心310/312/314/318/320/322的每一个都可以由主设备和/或辅设备进行操作。该SB总线302可以是树形，如图3所示，或者环形。所述多个代理器304可以连接该IP核心310/312/314/318/320/322到该SB总线302。
在另一种方法中，参考图3，该IP核心310/312/314/318/320/322可以被分为两种类型；也就是，第一类型，可以以仅由主设备(例如，主设备310/312)或者仅仅由辅设备(例如，辅设备318/320/322)进行操作为特征，以及第二类型，可以以由至少一个主设备和至少一个辅设备(例如，主设备316和辅设备317)进行操作为特征，类似于基于寄存器的IP核心。
在另一种方法中，该IP核心310可以基于图3的AMBA协议。如果当在由所述主设备和所述辅设备二者操作的IP核心(也就是，类似于上述第二类型)中传输数据时，主设备进入所述等待状态(也就是，HREADY信号处于低状态)，则所述辅设备可能不执行任何操作直到所述等待状态结束。
在一个示例中，如果所述辅设备是用于设置所述主设备316的操作状态(例如，写，读，等待，等…)的寄存器，则所述寄存器的设置可以在所述主设备316进入所述等待状态时被改变。这样，所述主设备316的等待状态可以起到整体IP核心的等待状态的作用(也就是，除所述数据传输外的所有操作在IP核心中被停止)。
附图说明
本发明将通过参考所附附图对其实施例详细描述而变得更加清楚，其中：
图1说明AHB总线系统的块状图。
图2A说明当所述主设备其中之一传输数据超过单个周期时，用于图1所示的AHB总线系统的信号HCLK，HWDATA，和HREADY的时序图。
图2B说明当所述主设备其中之一传输数据超过几个周期时，用于图1所示的AHB总线系统的信号HCLK，HWDATA，和HREADY的时序图。
图3说明基于开放核心协议(OCP)的硅底板(SB)微网络的块状图。
图4说明根据本发明的示例性实施例的SB总线系统的块状图。
图5说明包括被施加至如图4中所示的SB总线系统中的主设备模块和辅设备模块的每一个的数据传输状态信号的数据传输的时序图。
发明内容
本发明的示例性实施例是总线系统，包括：第一知识产权(IP)核心，其包括主设备模块和辅设备模块；和将所述主设备模块和所述辅设备模块连接到总线的打包器(wrapper)，所述打包器施加第一数据传输状态信号到所述主设备模块以及施加第二数据传输状态信号到所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
本发明的另一个示例性实施例是总线系统，包括：将多个知识产权(IP)核心连接到总线的多个打包器；多个IP核心中的至少一个，包括主设备模块和辅设备模块，并且，其中所述多个打包器中的一个，连接到所述多个IP核心的至少一个，施加第一数据传输状态信号至所述主设备模块以及施加第二数据传输状态信号至所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
本发明的另一个示例性实施例是总线系统，包括：第一知识产权(IP)核心，其包括主设备模块和辅设备模块；和将所述主设备模块连接到总线的主打包器，所述主打包器施加第一数据传输状态信号到所述主设备模块，所述第一数据传输状态信号指示传输数据的许可；以及，连接所述辅设备模块到总线的辅打包器，其中所述主打包器和所述辅打包器施加第二数据传输状态信号到所述辅设备模块，所述第二数据传输状态信号指示传输数据的许可。
本发明的另一个示例性实施例是用于总线系统的操作方法，包括：通过打包器将包含主设备模块和辅设备模块的第一知识产权(IP)核心连接到总线，所述打包器施加第一数据传输状态信号到所述主设备模块以及施加第二数据传输状态信号到所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
本发明的另一个示例性实施例是总线系统，包括：在第一时间间隔传输数据的第一知识产权(IP)核心；以及通过总线连接到所述第一IP核心的第二IP核心，并且所述第二IP核心在第二时间间隔传输数据，所述第二时间间隔的一部分与所述第一时间间隔的一部分重叠。
本发明的另一个示例性实施例是一种传输数据的方法，包括以第一时间间隔在第一知识产权(IP)核心传输数据；并且以第二时间间隔，在第二IP传输数据，所述第二IP通过总线被连接到所述第一IP，所述第二时间间隔的一部分与所述第一时间间隔的一部分重叠。
具体实施方式
在下文中，将会参考所附附图对本发明的示例性实施例进行详细的描述。
图4说明了根据本发明的示例性实施例的硅底板(SB)总线系统480的块状图。
在另一个本发明的示例性实施例中，参考图4，所述SB总线系统480可以包括：基于开放核心协议(OCP)的SB微网络400，打包器模块410和多个基于AMBA协议的IP核心420/430/440。
在另一个本发明的示例性实施例中，参考图4，所述SB微网络400可以连接到基于OCP的SB总线402和打包器模块410，以提供在所述IP核心420/430/440和所述SB总线402之间的连接。所述SB微网络还可以包括可以执行SB微网络协议的代理器404/406/408。
在另一个本发明的示例性实施例中，所述打包器模块410可以被连接到相应的IP核心420/430/440，并且也可以连接到代理器404/406/408，从而形成在所述IP核心420/430/440和所述代理器404/406/408之间的连接。换句话说，所述打包器模块410可以形成在所述IP核心420/430/440和所述SB微网络400之间的连接。所述打包器模块410还可以将AMBA协议转换为OCP和/或将OCP转换为AMBA协议。
在另一个本发明的示例性实施例中，所述第一IP核心420可以起主设备的作用，所述第二IP核心430可以起主设备和辅设备二者的作用，以及所述第三IP核心440可以起辅设备的作用。据此，所述第一IP核心420可以包括主设备模块422，所述第二IP核心430可以包括主设备模块432和辅设备模块434，以及所述第三IP核心440可以包括辅设备模块442。所述主设备模块422和432可以被分别连接到主打包器412和413，并可以由此分别通过代理器404和406而被连接到所述SB总线402。所述辅设备模块434和442可以被分别连接到辅打包器414和416，并可以由此分别通过代理器406和408而被连接到所述SB总线402。
在另一个本发明的示例性实施例中，打包器415可以被连接到所述第二IP核心430。所述打包器415可以包括主打包器413和/或辅打包器414。所述打包器415可以输出第一数据传输状态信号HREADY_M(也就是，从所述主打包器413)到所述主设备模块432，并且输出第二数据传输状态信号HREADY_S(也就是，从所述辅打包器414)到所述辅设备模块434。
在另一个本发明的示例性实施例中，所述辅数据传输状态信号HREADY_S可以被保持在第一状态(也就是，在第一逻辑或电压电平)，其可以使所述辅设备模块434能够不考虑所述主设备模块432的操作状态(例如，读数据，写数据，等…)而接收数据。
在另一个本发明的示例性实施例中，所述第一状态可以是高逻辑或者电压电平。
在另一个本发明的示例性实施例中，所述第一状态可以是低逻辑或者电压电平。
在本发明的示例性实施例中，第二状态可以是高逻辑或者电压电平。
在另一个本发明的示例性实施例中，所述第二状态可以是高逻辑或者电压电平。
在另一个本发明的示例性实施例中，当所述主设备模块432处于等待状态(也就是，HREADY_M处于第二状态)，并且接收到要从其他主设备模块(例如，主设备模块422)传输数据到所述辅设备模块434的请求时，所述数据请求可以被确认。
在另一个示例中，当所述主设备模块432在数据传输期间进入等待状态时，可以存在用于设置所述主设备模块432的操作(例如，写，读，等)的所述寄存器(也就是，辅设备模块)的复位。在这个示例中，可以由所述辅设备模块434通过施加所述主数据传输状态信号HREADY_M和辅数据传输状态信号HREADY_S来接收所述数据，并且辅数据传输状态信号HREADY_S可以被保持在第一状态(即，高或者低逻辑电平)而不考虑所述主设备模块432的操作。
图5说明包括被施加至图4中的SB总线系统中的主设备模块和辅设备模块的每一个的数据传输状态信号的数据传输的时序图。
在另一个本发明的示例性实施例中，参考图5，当所述主设备模块432通过把所述辅数据传输状态信号HREADY_S保持在第一状态而处于等待状态时，可以接收来自所述第一IP核心420的数据DATA_B。
在另一个本发明的示例性实施例中，当基于AMBA协议的IP核心被施加到基于OCP的总线时，总线系统(例如，总线系统480)可以在IP核心的主设备模块的数据传输期间使能辅设备模块的操作。这样，可以增加所述总线的效率(也就是，在给定时间可能的数据传输的数目)。
尽管本发明的示例性实施例被如此描述，但显而易见，相同途径可以以许多方式进行变化。例如，所述总线系统不限于OCP和/或AMBA协议，而是可以被配置为用任何公知的总线协议进行操作。
此外，总线的示例(例如，SB总线402)已经在前文中被描述为SB总线。然而，任何公知的总线结构都可以被用于所有本发明的示例性实施例中。
此外，所述主设备模块(例如，主设备模块422/432)可以被实现为中央处理单元(CPU)和/或任何其他公知的电子器件。
此外，所述辅设备模块(例如，辅设备模块434/442)可以被实现为寄存器，只读存储器(ROM)，快闪存储器件和/或任何其他类型的存储器件和/或电子器件。
此外，代理器的示例(例如，代理器404/406/408)已经在前文中被描述为执行SB微网络协议。然而，代理器可以执行任何公知的网络协议。
此外，打包器的示例(例如，主打包器413，辅打包器414，打包器415，等…)已经在前文中被描述为在AMBA协议和OCP之间进行转换。然而，打包器可以在任何公知协议之间转换。
这些变化不会被认为脱离本发明的示例性实施例的精神和范围，并且所有的那些对本领域技术人员来说是显而易见的修改被认为包含在下述权利要求的范围内。
交叉引用相关申请
这个美国非临时专利申请要求2004年2月11日提交的韩国专利申请2004-08973的35U.S.C§119之下的优先权，该韩国专利申请2004-08973全部的内容在这里被并入以作参考。

Claims (40)

1.一种总线系统，包括：
第一知识产权(IP)核心，包括主设备模块和辅设备模块；和
打包器，将所述主设备模块和所述辅设备模块连接到总线，所述打包器施加第一数据传输状态信号到所述主设备模块以及施加第二数据传输状态信号到所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
2.如权利要求1的总线系统，其中所述IP核心基于开放核心协议(OCP)和先进微控制器总线结构(AMBA)协议中的至少一个。
3.如权利要求1的总线系统，其中所述第一和第二数据传输状态信号设置所述主设备模块和所述辅设备模块的数据传输状态。
4.如权利要求1的总线系统，其中当所述主设备模块处于等待状态时，所述辅设备模块接收来自连接到所述总线的第二IP核心的数据。
5.如权利要求1的总线系统，其中所述第一数据传输状态信号在所述等待状态处于第一逻辑电平。
6.如权利要求5的总线系统，其中所述第一逻辑电平为低逻辑电平和高逻辑电平中的至少一个。
7.如权利要求4的总线系统，其中所述辅设备模块包括寄存器。
8.如权利要求1的总线系统，其中所接收的数据设置所述主设备模块的状态。
9.如权利要求1的总线系统，其中所述打包器包括：
主打包器，连接所述主设备模块和所述总线；和
辅打包器，连接所述辅设备模块和所述总线。
10.如权利要求9的总线系统，其中所述主打包器施加所述第一数据传输信号到所述主设备模块。
11.如权利要求9的总线系统，其中所述辅打包器施加所述第二数据传输状态信号到所述辅设备模块。
12.一种总线系统，包括：
多个打包器，将多个知识产权(IP)核心连接到总线，所述多个IP核心中的至少一个包括主设备模块和辅设备模块；
其中所述多个打包器中的一个，连接到所述多个IP核心中的至少一个，施加第一数据传输状态信号到所述主设备模块，以及施加第二数据传输状态信号到所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
13.如权利要求12的总线系统，其中所述多个IP核心基于开放核心协议(OCP)和先进微控制器总线结构(AMBA)协议中的至少一个。
14.如权利要求13的总线系统，其中所述第一数据传输状态信号是AMBA协议的HREADY信号。
15.如权利要求12的总线系统，其中当所述主设备模块处于等待状态时，所述辅设备模块接收来自连接到所述总线的多个IP核心中的一个的数据。
16.如权利要求12的总线系统，其中所述第一数据传输状态信号在所述等待状态处于第一逻辑电平。
17.如权利要求16的总线系统，其中所述第一逻辑电平为低逻辑电平和高逻辑电平中的至少一个。
18.如权利要求12的总线系统，其中所述辅设备模块包括寄存器。
19.如权利要求15的总线系统，其中所接收的数据设置所述主设备模块的状态。
20.如权利要求12的总线系统，其中所述多个打包器中的至少一个在所述多个IP核心中的一个和所述总线之间执行协议转换。
21.如权利要求12的总线系统，其中所述多个打包器中的一个包括连接在所述主设备模块和所述总线之间的主打包器、以及连接在所述辅设备模块和所述总线之间的辅打包器。
22.如权利要求21的总线系统，其中所述主打包器施加所述第一数据传输状态信号到所述主设备模块。
23.如权利要求21的总线系统，其中所述辅打包器施加所述第二数据传输状态信号到所述辅设备模块。
24.一种总线系统，包括：
第一知识产权(IP)核心，包括主设备模块和辅设备模块；
主打包器，将所述主设备模块连接到总线，所述主打包器施加第一数据传输状态信号到所述主设备模块，所述第一数据传输状态信号指示传输数据的许可；和
辅打包器，将所述辅设备模块连接到所述总线，所述辅打包器施加第二数据传输状态信号到所述辅设备模块，所述第二数据传输状态信号指示传输数据的许可。
25.如权利要求24的总线系统，其中所述IP核心基于开放核心协议(OCP)和先进微控制器总线结构(AMBA)协议中的至少一个。
26.如权利要求24的总线系统，其中当所述主设备模块处于等待状态时，所述辅设备模块接收来自连接到所述总线的第二IP核心的数据。
27.如权利要求24的总线系统，其中所述第一数据传输状态信号在所述等待状态处于第一逻辑电平。
28.如权利要求27的总线系统，其中所述第一逻辑电平包括低逻辑电平和高逻辑电平中的至少一个。
29.如权利要求24的总线系统，其中所述辅设备模块包括寄存器。
30.如权利要求26的总线系统，其中所接收的数据设置所述主设备模块的状态。
31.一种操作总线系统的方法，包括：
通过打包器将包含主设备模块和辅设备模块的第一知识产权(IP)核心连接到总线，所述打包器施加第一数据传输状态信号到所述主设备模块并且施加第二数据传输状态信号到所述辅设备模块，所述第一和第二数据传输状态信号指示传输数据的许可。
32.如权利要求31的方法，其中所述IP核心基于开放核心协议(OCP)和先进微控制器总线结构(AMBA)协议中的至少一个。
33.如权利要求31的方法，其中当所述主设备模块处于等待状态时，所述辅设备模块接收来自连接到所述总线的第二IP核心的数据。
34.如权利要求33的方法，其中所述第一数据传输状态信号在所述等待状态处于第一逻辑电平。
35.如权利要求34的方法，其中所述第一逻辑电平包括低逻辑电平和高逻辑电平中的至少一个。
36.一种总线系统，包括：
第一知识产权(IP)核心，以第一时间间隔传输数据；以及
第二IP核心，通过总线连接到所述第一IP核心，并且以第二时间间隔传输数据，所述第二时间间隔的一部分与所述第一时间间隔的一部分重叠。
37.一种传输数据的方法，包括：
以第一时间间隔在第一知识产权(IP)核心传输数据；并且
以第二时间间隔，在第二IP核心传输数据，所述第二IP核心通过总线连接到所述第一IP核心，所述第二时间间隔的一部分与所述第一时间间隔的一部分重叠。
38.如权利要求37的方法，其中所述第一IP通过第一打包器连接到第一代理器，并且所述第二IP通过第二打包器连接到第二代理器。
39.一种总线系统，用于执行如权利要求31的方法。
40.一种总线系统，用于执行如权利要求37的方法。
CNB2005100762129A 2004-02-11 2005-02-07 总线系统及其方法 Expired - Fee Related CN100543712C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR8973/04 2004-02-11
KR1020040008973A KR101034494B1 (ko) 2004-02-11 2004-02-11 개방형 코어 프로토콜을 기반으로 하는 버스 시스템

Publications (2)

Publication Number Publication Date
CN1690996A true CN1690996A (zh) 2005-11-02
CN100543712C CN100543712C (zh) 2009-09-23

Family

ID=34825168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100762129A Expired - Fee Related CN100543712C (zh) 2004-02-11 2005-02-07 总线系统及其方法

Country Status (4)

Country Link
US (1) US7506089B2 (zh)
JP (2) JP2005228311A (zh)
KR (1) KR101034494B1 (zh)
CN (1) CN100543712C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9600433B2 (en) 2008-03-31 2017-03-21 Intel Corporation System, apparatus and method for integrating non-peripheral component interconnect (PCI) resources into a personal computer system
CN108121679A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式SoC系统总线及其协议转换桥接装置
CN113918497A (zh) * 2021-12-10 2022-01-11 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670820B1 (ko) * 2004-12-15 2007-01-19 한국전자통신연구원 온칩네트워크 인터페이스 장치 및 방법
JP5023534B2 (ja) * 2006-03-28 2012-09-12 富士通株式会社 バスマスタ回路／スレーブ回路切替え回路
KR20070099834A (ko) * 2006-04-05 2007-10-10 엘지전자 주식회사 Ａｍｂａ ａｈｂ의 버스 트래픽 감소 장치 및 감소 방법
EP1950399A1 (de) * 2007-01-24 2008-07-30 Siemens Aktiengesellschaft System mit Verbraucherabzweigen
US7765351B2 (en) * 2007-03-12 2010-07-27 International Business Machines Corporation High bandwidth low-latency semaphore mapped protocol (SMP) for multi-core systems on chips
US7761632B2 (en) 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7814250B2 (en) 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US8286014B2 (en) 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
US7861027B2 (en) 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
US20100198574A1 (en) * 2009-01-30 2010-08-05 Yossi Veller Programmer View Timing Model For Performance Modeling And Virtual Prototyping
DE102009001898A1 (de) * 2009-03-26 2010-09-30 Robert Bosch Gmbh Schaltungsanordnungen und Verfahren zur Steuerung eines Datenaustauschs in einer Schaltungsanordnung
US9021170B2 (en) * 2011-06-29 2015-04-28 Texas Instruments Incorporated System and method for improving ECC enabled memory timing
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
WO2015149329A1 (zh) 2014-04-03 2015-10-08 华为技术有限公司 一种现场可编程门阵列及通信方法
CN104243979B (zh) * 2014-09-30 2016-04-13 广东威创视讯科技股份有限公司 基于qsys系统的图像处理异常的监控方法和系统
US10157160B2 (en) 2015-06-04 2018-12-18 Intel Corporation Handling a partition reset in a multi-root system
US9990327B2 (en) 2015-06-04 2018-06-05 Intel Corporation Providing multiple roots in a semiconductor device
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594407A (ja) 1991-09-30 1993-04-16 Shikoku Nippon Denki Software Kk バス制御方式
JP3678451B2 (ja) * 1995-02-10 2005-08-03 株式会社林原生物化学研究所 う蝕抑制剤とその製造方法並びに用途
JPH103447A (ja) * 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd バスブリッジ装置
JP3852882B2 (ja) * 1997-12-18 2006-12-06 松下電器産業株式会社 マスタスレーブ装置
US6629223B2 (en) * 1998-10-06 2003-09-30 Texas Instruments Incorporated Method and apparatus for accessing a memory core multiple times in a single clock cycle
US6353867B1 (en) * 2000-01-14 2002-03-05 Insilicon Corporation Virtual component on-chip interface
US6587905B1 (en) * 2000-06-29 2003-07-01 International Business Machines Corporation Dynamic data bus allocation
US20020066088A1 (en) * 2000-07-03 2002-05-30 Cadence Design Systems, Inc. System and method for software code optimization
US6859852B2 (en) 2000-09-08 2005-02-22 Texas Instruments Incorporated Immediate grant bus arbiter for bus system
US6775732B2 (en) * 2000-09-08 2004-08-10 Texas Instruments Incorporated Multiple transaction bus system
US6816938B2 (en) * 2001-03-27 2004-11-09 Synopsys, Inc. Method and apparatus for providing a modular system on-chip interface
JP2002318782A (ja) * 2001-04-20 2002-10-31 Nec Corp バスシステム
JP2002278923A (ja) 2002-01-25 2002-09-27 Hitachi Ltd バスシステム，バス制御方式及びそのバス変換装置
US7107365B1 (en) * 2002-06-25 2006-09-12 Cypress Semiconductor Corp. Early detection and grant, an arbitration scheme for single transfers on AMBA advanced high-performance bus
EP1434137A1 (en) * 2002-12-23 2004-06-30 STMicroelectronics S.r.l. Bus architecture with primary bus and secondary bus for microprocessor systems
US7058918B2 (en) * 2003-04-28 2006-06-06 Dafca, Inc. Reconfigurable fabric for SoCs using functional I/O leads
KR101089324B1 (ko) * 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9600433B2 (en) 2008-03-31 2017-03-21 Intel Corporation System, apparatus and method for integrating non-peripheral component interconnect (PCI) resources into a personal computer system
TWI582595B (zh) * 2008-03-31 2017-05-11 英特爾公司 用於將非週邊構件互連資源整合入個人電腦系統內之設備及系統（二）
CN108121679A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式SoC系统总线及其协议转换桥接装置
CN108121679B (zh) * 2017-08-07 2021-01-01 鸿秦（北京）科技有限公司 一种嵌入式SoC系统总线及其协议转换桥接装置
CN113918497A (zh) * 2021-12-10 2022-01-11 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Also Published As

Publication number Publication date
US7506089B2 (en) 2009-03-17
CN100543712C (zh) 2009-09-23
KR101034494B1 (ko) 2011-05-17
US20050177664A1 (en) 2005-08-11
JP2005228311A (ja) 2005-08-25
KR20050080828A (ko) 2005-08-18
JP2011065685A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
CN1690996A (zh) 总线系统及其方法
US20180210852A1 (en) Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller
EP1709543B1 (en) A multiple address two channel bus structure
US20030126319A1 (en) Flexible I/O interface and method for providing a common interface to a processing core
US20080046619A1 (en) Simultaneous Transmissions Between Multiple Master Buses and Multiple Slave Buses
US7739425B2 (en) Two channel computer bus architecture
CN1520556A (zh) 使用本地标识符的端节点分区
CN1608256A (zh) 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型
CN1652098A (zh) 总线装置及其方法
CN112543925A (zh) 用于使用专用低延迟链路的多个硬件加速器的统一地址空间
KR20050082834A (ko) 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
US7721038B2 (en) System on chip (SOC) system for a multimedia system enabling high-speed transfer of multimedia data and fast control of peripheral devices
CN1658181A (zh) 转换装置及其方法
CN1925453A (zh) 报文转发方法和装置
CN1224918C (zh) 总线、属于此总线的冗余总线系统和其内传输信息的方法
US8176304B2 (en) Mechanism for performing function level reset in an I/O device
CN1131484C (zh) 消息传输总线系统
CN101075221A (zh) 管理分离总线上总线代理之间的数据流的方法和系统
US20040098530A1 (en) Flexible data transfer to and from external device of system-on-chip
US20030110338A1 (en) Method and apparatus for emulating computer buses using point-to-point techniues
CN1783044A (zh) 一种片上系统
CN101052955A (zh) 用于多存储顺序模式总线匹配的装置和方法
CN1435773A (zh) 基于多处理机的虚拟网卡系统及其通信方法
US6381652B1 (en) High bandwidth processing and communication node architectures for processing real-time control messages
CN1601505A (zh) 整合型pci接口

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20130207