JP5023534B2

JP5023534B2 - バスマスタ回路／スレーブ回路切替え回路

Info

Publication number: JP5023534B2
Application number: JP2006088855A
Authority: JP
Inventors: 徹石森; 秀典木内; 敬門澤; 健佐々木; 勇樹岩政
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-03-28
Filing date: 2006-03-28
Publication date: 2012-09-12
Anticipated expiration: 2026-03-28
Also published as: JP2007265000A

Description

本発明は、バスマスタ回路／スレーブ回路切替え回路に関し、特に、ＡＲＭ（Advanced RISC Machines）系のシステムオンチップ（ＳｏＣ）を構成する機能ブロックの相互接続及びその管理の方式を規定したオープン標準のオンチップ・バス仕様であるＡＭＢＡ（Advanced Microcontroller Bus Architecture）規格におけるアドバンスト・ハイパフォーマンス・バス（ＡＨＢ）を利用した装置にて使用されるバスマスタ回路／スレーブ回路切替え回路に関する。

アドバンスト・ハイパフォーマンス・バス（ＡＨＢ）は、ＡＲＭ（Advanced RISC Machines）コアなどの組込みプロセッサを、高性能ペリフェラル、ＤＭＡコントローラ、オンチップ・メモリ、各種インタフェースに接続する、高速・広帯域幅のバスであり、システム性能を最大化するマルチマスタ・バス管理をサポートし、パイプライン処理及びバースト転送により、メモリ及びペリフェラルへの高速なアクセスが可能なバスである。

図２に従来のアドバンスト・ハイパフォーマンス・バス（ＡＨＢ）を利用したシステムの構成例を示す。アドバンスト・ハイパフォーマンス・バス（以下、単にＡＨＢと記す）システムの基本的な構成は、ＣＰＵコアやＤＭＡコントローラとしての命令信号を出力するＡＨＢマスタ回路１，２と、メモリやその他の外部装置として、ＡＨＢマスタ回路１，２からの命令信号を受けるＡＨＢスレーブ回路３，４と、複数のＡＨＢマスタ回路１，２のバス使用権を調停するＡＨＢアービタ５と、何れのＡＨＢマスタ回路１又は２から転送要求命令が出されているのかを、ＡＨＢアービタからの信号等を基に決定し、該ＡＨＢマスタ回路１又は２からＡＨＢスレーブ回路３，４側への信号を選択するセレクタ６とから成る。なお、ＡＨＢスレーブ回路３，４からＡＨＢマスタ回路１，２側への応答信号も存在するが、簡明化のため図示を省略している。

ＡＨＢバスを利用した装置において、ＡＨＢマスタ回路とＡＨＢスレーブ回路とを、それぞれ別体の装置（チップ等）に搭載するのは、部品の利用状況や回路規模等の都合により、効率が悪いことがある。そこで、図３に示すように、ＡＨＢマスタ回路２とＡＨＢスレーブ回路４とを同一の装置（チップ）７に搭載し、他のＡＨＢマスタ回路１及びスレーブ回路３を外部の装置に搭載しなければならない場合がある。

しかし、ＡＨＢマスタ回路２とＡＨＢスレーブ回路４とを同一の装置（チップ）７に搭載した場合、装置（チップ）７には、ＡＨＢマスタ回路２の入出力用及びＡＨＢスレーブ回路４の入出力用に、それぞれ接続端子を備える必要がある。

ＡＭＢＡ規格によるＡＨＢバスの概要及びそのバス使用権の調停の動作等の詳細については、下記のＡＭＢＡ仕様書２．０及び各特許文献等に記載されている。
"AMBA 2.0 Specification"，［online］、［平成18年1月30日検索］、インターネット<http://www.arm.com/AMBA_Spec/> 特開７−２４４６３５号公報特開２００５−３２０１９号公報特開２００２−１２３４８４号公報

前述したように、ＡＨＢマスタ回路２とＡＨＢスレーブ回路４とを同一の装置（チップ）７に搭載し、他のＡＨＢマスタ回路１及びスレーブ回路３を外部の装置に搭載した場合、装置（チップ）７に、ＡＨＢマスタ回路２の入出力用及びＡＨＢスレーブ回路４の入出力用に接続端子を備える必要があり、端子数の増大により、チップ部品の小型化、低価格化、作業工程の簡素化等を図る上で大きな障壁となっていた。

本発明は、バスマスタ回路及びスレーブ回路を同一の装置（チップ等）に搭載した場合に、バスマスタ回路及びスレーブ回路の入出力用の端子数の増大を防ぎ、該端子数の減少を図り、チップ部品の小型化、低価格化及び作業工程の簡素化を図ることを目的とする。

本発明のバスマスタ回路／スレーブ回路切替え回路を、図１を参照して説明すると、１つのチップ（７）内のアドバンスト・ハイパフォーマンス・バスマスタ回路２及びアドバンスト・ハイパフォーマンス・バススレーブ回路４と、該チップ（７）の外部のアドバンスト・ハイパフォーマンス・バスマスタ回路１及びアドバンスト・ハイパフォーマンス・バススレーブ回路３とに対して、各アドバンスト・ハイパフォーマンス・バスマスタ回路１，２と各アドバンスト・ハイパフォーマンス・バススレーブ回路３，４との間でアドバンスト・ハイパフォーマンス・バスを介して送受される信号の送受経路を切替える切替え回路であって、１つのチップ（７）内に、該チップ（７）内のアドバンスト・ハイパフォーマンス・バスマスタ回路２との信号を入出力する第１の入出力端子（＃１）と、該チップ（７）の外部のアドバンスト・ハイパフォーマンス・バスマスタ回路１との信号を入出力する第２の入出力端子（＃２）と、該チップ（７）内のアドバンスト・ハイパフォーマンス・バススレーブ回路４との信号を入出力する第３の入出力端子（＃３）とを有し、該第３の入出力端子（＃３）に対して、第１又は第２の入出力端子（＃１又は＃２）の何れか一方を選択して信号を送受するセレクタ６と、前記チップ（７）内のアドバンスト・ハイパフォーマンス・バスマスタ回路２との信号を入出力する第４の入出力端子（＃４）と、前記セレクタ６の第２の入出力端子（＃２）との信号を入出力する第５の入出力端子（＃５）と、前記チップ（７）外のアドバンスト・ハイパフォーマンス・バスマスタ回路１又はアドバンスト・ハイパフォーマンス・バススレーブ回路３との信号を入出力する第６の入出力端子（＃６）とを有し、第４の入出力端子（＃４）と第６の入出力端子（＃６）との間の信号送受、又は第５の入出力端子（＃５）と第６の入出力端子（＃６）との間の信号送受のいずれか一方の信号経路を形成する双方向外部接続端子（８）とを備えたことを特徴とする。

また、チップ（７）内のアドバンスト・ハイパフォーマンス・バスマスタ回路２とチップ（７）の外部のアドバンスト・ハイパフォーマンス・バスマスタ回路１との間のバス使用権を調停するアドバンスト・ハイパフォーマンス・バスアービタ５から出力されるバス使用許可信号を、セレクタ６又は双方向外部接続端子（８）に入力し、該セレクタ６又は双方向外部接続端子（８）の信号経路の切替えを、該バス使用許可信号に基づいて行うことを特徴とする。

また、チップ（７）内のアドバンスト・ハイパフォーマンス・バスマスタ回路２から出力される転送タイプを示す信号を、セレクタ６又は双方向外部接続端子（８）に入力し、該セレクタ６又は双方向外部接続端子（８）の信号経路の切替えを、該転送タイプを示す信号に基づいて行うことを特徴とする。

また、双方向外部接続端子（８）の第６の入出力端子（＃６）を、トライステートバッファ増幅器を用いて構成したことを特徴とする。

本発明によれば、バスマスタ回路とスレーブ回路とを同一の装置に搭載し、他のバスマスタ回路及びスレーブ回路を外部の装置に搭載した場合に、該装置双方向端子を設け、該双方向端子により、装置の外部と内部のバスマスタ回路とスレーブ回路を接続することによって、装置の外部と内部のバスマスタ回路とスレーブ回路を接続する端子数を半減することができ、製造作業における端子決定の期間が短縮され、チップ部品の小型化、低価格化を図ることができる。

なお、本発明によって、バスマスタ回路とスレーブ回路とを搭載する装置内に、セレクタを搭載しなければならないが、セレクタは接続端子に比べてはるかに小型化することができるため、チップ部品の小型化の妨げにはならない。

図１は本発明によるバスマスタ回路及びスレーブ回路を１つの装置に搭載した構成を示す。同図に示すように、本発明は、１つの装置（チップ）７にＡＨＢマスタ回路２とＡＨＢスレーブ回路４とを混在させて搭載し、双方向端子（Dual Port Pin）８を使用して、ＡＨＢマスタ回路２用の接続端子とＡＨＢスレーブ回路４用の接続端子とを共用化することにより、装置（チップ）７の接続端子数を減らしている。

なお、以下の実施形態として、アドバンスト・ハイパフォーマンス・バス（ＡＨＢ）を利用するＡＨＢマスタ回路及びＡＨＢスレーブ回路について説明するが、本発明のバスマスタ回路及びスレーブ回路はそれに限定されない。

装置（チップ）７の内部では、ＡＨＢスレーブ回路４への信号が、装置外のＡＨＢマスタ１と装置内のＡＨＢマスタ２との何れのものであるかを選択して送出するセレクタ６を備える。装置（チップ）７の双方向端子（Dual Port Pin）８及びセレクタ６には、信号の送出方向及び送出する信号の選択を指示するための信号線が接続されている。なお、ＡＨＢスレーブ回路３，４からＡＨＢマスタ回路１，２側への応答信号も存在するが、簡明化のため図示を省略している。

図１において、各ＡＨＢマスタ回路１，２は、ＡＨＢ転送を要求する場合には、ＡＨＢバスの使用権を取得するために、ＡＨＢアービタ５へ要求（ＲＥＱＵＥＳＴ）信号を送出する。ＡＨＢアービタ５はそれを受けて、設定された条件に従って該ＡＨＢマスタへ許可応答を返すための許可（ＧＲＡＮＴ）信号を送出する。

図１におけるセレクタ回路６は、ＡＨＢマスタ回路１，２のＡＨＢバス使用権を判断するための信号を受け取る必要があるが、その信号は、ＡＨＢアービタ５から同一装置７内のＡＨＢマスタ回路２宛の許可（ＧＲＡＮＴ）信号を利用する構成としても良いし、或いは、ＡＨＢマスタ回路２が送出する転送タイプを示す信号（ＨＴＲＡＮＳ）を利用する構成とすることもできる。この転送タイプを示す信号（ＨＴＲＡＮＳ）は、コントロール信号の１つであり、バス使用権を獲得したマスタ回路しか送出しないためである。

また、図１の装置（チップ）７における双方向端子（Dual Port Pin）８の入出力切り替えのための選択信号も、上述と同様に、ＡＨＢアービタ５から同一装置７内のＡＨＢマスタ回路２宛の許可（ＧＲＡＮＴ）信号、或いは、ＡＨＢマスタ回路２が送出する転送タイプを示す信号（ＨＴＲＡＮＳ）、を利用する構成とすることができる。

図１において、ＡＨＢマスタ回路１及び双方向端子（Dual Port Pin）８のＡＨＢバス接続用の入出力端子には、トライステートバッファを使用し、それぞれ、ＡＨＢバスの使用権がない状態では、信号の衝突が起きないように、ハイインピーダンス状態を保つ構成とする。

例えば、装置（チップ）７の内のＡＨＢマスタ回路２と装置外のＡＨＢスレーブ回路３との間の転送でＡＨＢバスが使用される場合、装置外のＡＨＢマスタ回路１の出力信号が、スレーブ回路３に影響を与えないようにするために、ＡＨＢマスタ回路１の出力端子をハイインピーダンス状態に保つ。

また、装置外のＡＨＢマスタ回路１とスレーブ回路３との間でＡＨＢバスが使用される場合、双方向端子（Dual Port Pin）８の出力信号が、ＡＨＢスレーブ回路３に影響を与えないようにするために、双方向端子（Dual Port Pin）８の出力端子をハイインピーダンス状態に保つ。

図１に示すＡＨＢスレーブ回路３に対して、通常のＡＨＢバスによる転送動作を行う場合は特に問題はないが、図示した構成以外に、複数のＡＨＢスレーブ回路を有する場合には、図２に示した構成と同様に、セレクタ回路６を設け、該セレクタ回路６を介して複数のＡＨＢスレーブ回路を接続する構成とする必要がある。

また、図１における装置（チップ）７内のＡＨＢマスタ回路２に、ＡＨＢバス使用権が有る場合、セレクタ６を介し、ＡＨＢスレーブ回路４ではＡＨＢマスタ回路２の転送信号に対してＡＨＢ応答信号を返送する。この間、ＡＨＢマスタ回路１は、各出力端子をハイインピーダンス状態にして待機する。ＡＨＢマスタ回路１にＡＨＢバス使用権が有る状態では、装置（チップ）７の双方向端子（Dual Port Pin）８を、ハイインピーダンス状態（受信状態）にして待機させる。

双方向端子（Dual Port Pin）８の入出力切り替え制御として、前述したように、ＡＨＢアービタ５からの許可（ＧＲＡＮＴ）信号等を利用する手法のほかに、装置（チップ）７内のＡＨＢマスタ回路２がデフォルトマスタ回路として設定されていない場合は、ＡＨＢマスタ回路２宛の許可（ＧＲＡＮＴ）信号が有効になっていない状態では、ハイインピーダンス（受信）状態として待機する構成とすることもできる。セレクタ６の入出力切り替え制御も、上記と同様に、ＡＨＢマスタ回路２にＡＨＢバス使用権がない状態では、ＡＨＢマスタ回路１を必ず選択する構成とすることもできる。

同一の装置に搭載したバスマスタ回路とスレーブ回路の本発明による切替え回路を示す図である。従来のアドバンスト・ハイパフォーマンス・バス（ＡＨＢ）を利用したシステムの構成例を示す図である。同一の装置に搭載したバスマスタ回路とスレーブ回路の従来の切替え回路を示す図である。

符号の説明

１装置外のバスマスタ回路
２装置内のバスマスタ回路
３装置外のスレーブ回路
４装置内のスレーブ回路
５アービタ
６セレクタ
７装置
８双方向端子

Claims

１つのチップ内に設けたアドバンスト・ハイパフォーマンス・バスマスタ回路及びアドバンスト・ハイパフォーマンス・バススレーブ回路と、該チップの外部のアドバンスト・ハイパフォーマンス・バスマスタ回路及びアドバンスト・ハイパフォーマンス・バススレーブ回路とに対して、各アドバンスト・ハイパフォーマンス・バスマスタ回路と各アドバンスト・ハイパフォーマンス・バススレーブ回路との間でアドバンスト・ハイパフォーマンス・バスを介して送受される信号の送受経路を切替える切替え回路であって、
前記１つのチップ内に、該チップ内のアドバンスト・ハイパフォーマンス・バスマスタ回路との信号を入出力する第１の入出力端子と、該チップ外のアドバンスト・ハイパフォーマンス・バスマスタ回路との信号を入出力する第２の入出力端子と、該チップ内のアドバンスト・ハイパフォーマンス・バススレーブ回路との信号を入出力する第３の入出力端子とを有し、該第３の入出力端子に対して、前記第１又は第２の入出力端子の何れか一方を選択して信号を送受するセレクタと、
前記チップ内のアドバンスト・ハイパフォーマンス・バスマスタ回路との信号を入出力する第４の入出力端子と、前記セレクタの第２の入出力端子との信号を入出力する第５の入出力端子と、前記チップ外のアドバンスト・ハイパフォーマンス・バスマスタ回路又はアドバンスト・ハイパフォーマンス・バススレーブ回路との信号を入出力する第６の入出力端子とを有し、該第４の入出力端子と第６の入出力端子との間の信号送受、又は第５の入出力端子と第６の入出力端子との間の信号送受のいずれか一方の信号経路を形成する双方向外部接続端子と、
を備えたことを特徴とするバスマスタ回路／スレーブ回路切替え回路。
前記チップ内のアドバンスト・ハイパフォーマンス・バスマスタ回路と該チップ外のアドバンスト・ハイパフォーマンス・バスマスタ回路との間のバス使用権を調停するアドバンスト・ハイパフォーマンス・バスアービタから出力されるバス使用許可信号を、前記セレクタ又は前記双方向外部接続端子に入力し、該セレクタ又は該双方向外部接続端子の前記信号経路の切替えを、該バス使用許可信号に基づいて行うことを特徴とする請求項１に記載のバスマスタ回路／スレーブ回路切替え回路。
前記チップ内のアドバンスト・ハイパフォーマンス・バスマスタ回路から出力される転送タイプを示す信号を、前記セレクタ又は前記双方向外部接続端子に入力し、該セレクタ又は該双方向外部接続端子の前記信号経路の切替えを、該転送タイプを示す信号に基づいて行うことを特徴とする請求項１に記載のバスマスタ回路／スレーブ回路切替え回路。
前記双方向外部接続端子の第６の入出力端子を、トライステートバッファ増幅器を用いて構成したことを特徴とする請求項１乃至請求項３のいずれか１項に記載のバスマスタ回路／スレーブ回路切替え回路。