JPS60233757A

JPS60233757A - マイクロ・コンピユ−タ

Info

Publication number: JPS60233757A
Application number: JP59089408A
Authority: JP
Inventors: Shiro Baba; 馬場　志朗
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-05-07
Filing date: 1984-05-07
Publication date: 1985-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明は、情報処理技術さらにはマイクロ・コンピュ
ータに適用して特に有効な技術に関するもので、例えば
、周辺機能内蔵型マイクロ・コンピュータに利用して有
効な技術に関するものである。

〔背景技術〕

近年、マイクロ・コンピュータ応用システλの構成を簡
略化するために、ＣＰＵ　（中央処理装置）とともに周
辺機能もオンチップ化した、いわゆるシングル・チップ
マイクロ・コンピュータが多く使われるようになってき
た（マイクロ・コンピュータ用語辞典１３７〜１３８頁
−日刊工業新聞社発行）。

この周辺機能内蔵型マイクロ・コンピュータは、例えば
パーソナルコンピュータあるいはワード・プロセッサな
どにも、その機能の高度化にともなって使用されるよう
になってきた。例えば、パーソナル・コンピュータやワ
ード・プロセッサなどの情報処理機器では、その機能を
高めるために複数のＣＰＵを使用する、いわゆるマルチ
ＣＰＵ構成が多く採用されるようになってきた。この場
合。

そのサブＣＰＵとしては周辺機能内蔵型のマイクロ・コ
ンピュータが多く使用される。この周辺機能内蔵型マイ
クロ・コンピュータには、ＣＰＵとともに、例えばシリ
アル・インターフェイス、パラレル・インターフェイス
、ディスプレイ・コントローラ、タイマー、ＲＡＭある
いはＲＯＭなどの周辺機能が同一の半導体チップ内に形
成されている。

第１図は、その周辺機能内蔵型マイクロ・コンピュータ
の一例を示す。

同図に示す周辺機能内蔵型マイクロ・コンピュータｌＯ
は、その内部に、ＣＰＵ１２とともに上述したごとき周
辺機能１４，１４．１４が形成されている。そして、こ
れらの周辺機能１４．１４・・・は、内部のアドレスバ
スＡｌ、データバスＤＩ。

および制御ラインＣＩなどによった内部ＣＰＵ１２と連
結され、これによりマイクロ・コンピュータ１０の内部
だけ、または、外部に接続された、ＲＡＭ、ＲＯＭその
他の周辺機能とともに−っの独立した情報処理システム
を構成している。

ところで、上述した周辺機能内蔵型マイクロ・コンピュ
ータ１０は、単独で使用される場合もあるが、第１図に
示すように、外部のメインＣＰＵ２０によって管理され
るアドレスバスＡ２．データバスＤ２．および制御ライ
ンＣ２に接続されて使用されて、いわゆるマルチＣＰＵ
構成の情報処理システムを構成するのにも使用される。

この場合、その外部のアドレスバスＡ２．データバスＤ
２．および制御ラインＣ２には、ＲＡＭなどの周辺機能
２４が接続それるが、この外部の周辺機能２４は上樋マ
イクロ・コンピュータ１０あるいは上記ＣＰＵ２０によ
ってアクセスすることができる。

しかしかかる技術においては、上記マイクロ・コンピュ
ータＩＯに内蔵された周辺機能１４．１４・・・は該マ
イクロ・コンピュータ１０内部のＣＰＵ１２だけによっ
てしかアクセスできず、内部のＣＰＵ１２の動作が停止
している間は、その周辺機能１４．１４・・・の動作も
停止されてしまい、結局、このことがせっかくのハード
ウェア資源の利用効率を低下させる、という問題点が生
ずるということが本発明者によって明らかとされた。

また、第１図に示したごときマルチＣＰＵシステムを組
んだとしても、外部のＣＰＵ２０が上記内蔵周辺機能１
４，１４・・・を直接アクセスすることができないため
、効率の良いシステムとすることができない、という問
題点が生ずるということも本発明者によって明らかとさ
れた。

〔発明の目的〕

この発明の目的は、マイクロ・コンピュータに内蔵され
た周辺機能を外部からもアクセスできるようにすること
により、その内蔵周辺機能の利用効率を高められるよう
にし、また処理効率の良いマルチＣＰＵシステムを構成
できるようにしたマイクロ・コンピュータ技術を提供す
るものである。

この発明の前記ならびらそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、マイクロ・コンピュータに内蔵された周辺機
能を外部に開放することにより、その内蔵周辺機能の利
用効率を高められるようにし、また処理効率の良いマル
チＣＰＵシステムを構成できるようにする、という目的
を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第２図はこの発明によるマイクロ・コンピュータの一実
施例を示す。

同図に示すマイクロ・コンピュータ１０は周辺機能内蔵
型であって、ＣＰＵ１２とともに、例えばシリアル・イ
ンターフェイス、パラレル・インターフェイス、ディス
プレイコントローラ、タイマー、ＲＡＭあるいはＲＯＭ
などの周辺機能１４゜１４．１４が同一の半導体チップ
内に形成されている。

上記周辺機能１４．１４・・・は、マイクロコンピュー
タ１０内部にて、アドレスバスＡｌ、データバスＤＩ、
および制御ラインＣ１などを介して内部ＣＰＵ１２に接
続され、これによりマイクロコンピュータ１０の内部だ
けでもって一つの独立した情報処理システムを構成して
いる。

上述した周辺機能内蔵型マイクロコンピュータ１０は、
単独でも使用できるが、第２図に示すように、外部のメ
インＣＰＵ２０によって管理されるアドレスバスＡ２．
データバスＤ２．および制御ラインＣ２に接続して、い
わゆるマルチＣＰＵ構成の情報処理システムを構成する
のにも使用することができる。この場合、その外部のア
ドレスバスＡ２．データバスＤ２．および制御ラインＣ
２には、ＲＡＭなどの周辺機能を２４が接続されている
。この外部周辺機能２４は、その外部のアドレスバスＡ
２．データバスＤ２．および制御ラインＣ２を介して、
上記外部ＣＰＵ２０あるいは上記内部ＣＰＵ１２によっ
て直接アクセスされる。

ここで、上記マイクロコンピュータ１０の内部に戻って
説明すると、このマイクロコンピュータ１０のＣＰＵ１
２は、トライステートバッファ４０を介して内部のアド
レスバスＡｌ、データバスＤ１．および制御ラインＣ１
に接続されている。

これとともに、その内部のアドレスバスＡｌ、データバ
スＤＩ、および制御ラインＣ１はそれぞれ双方向性のバ
ッファ１８ａ、１８ｄ、１８ｃを介して外部のアドレス
バスＡ２．データバスＤ２゜および制御ラインＣ２に接
続されるようになっている。そして、上記内部ＣＰＵ１
２の動作に連動して、上記トライステートバッファ４０
および上記双方向性バッファ１８ａ、１８ｄ、１８ｃが
それぞれ制御されるようになっている。

今、外部ＣＰＵ２０からマイクロコンピュータ１０に対
してＭＲＱ　（マスター・リクエスト）信号を発すると
、これによりマイクロコンピュータ１０内部のＣＰＵ１
２が動作停止状態（ＨＡＬＴ状態）になるとともに、上
記トライステートバッファ４０および上記双方向性バッ
ファＩｇａ。

１８ｄ、１８ｃの各状態がそれぞれ次のように制御され
る。すなわち、トライステートバッファ４０の出力が常
時高インピーダンスとなって、ＣＰＵ１２が内部のアド
レスバスＡｌ、データバスＤｌ。

および制御ラインＣ１から電気的に切り離される。

これとともに、内部アドレスバスＡ１と外部アドレスバ
スＡ２の間に介在する双方向性バッファ１８ａの方向が
、外部アドレスバスＡ２から内部アドレスバスＡ１の方
向に切換えられる。同様に、内部制御ラインＣＩと外部
制御ラインｃ２の間に介在する双方向性バッファ１８ｃ
の方向が、外部制御ラインＣ２から内部制御ラインＣＩ
の方向に切換えられる。また、データバスＤＩ、Ｄ２に
介在する双方向性バッファ１８ｄはデータの流れに応じ
て方向を切換えるが、その方向の切換動作の制御が、内
部からのり−ド／ライト制御信号Ｒ／Ｗｌによってでな
く、外部からのり−ド／ライト制御信号Ｒ／Ｗ２によっ
て行なわれるようになる。

さらに、その双方向性バッファ１８ｄは、外部からのリ
ード／ライト制御信号Ｒ／Ｗ２が書込モードのときに外
部制御ラインＣ２から内部制御ラインＣ１の方向を向き
、またそのリード／ライト制御信号Ｒ／Ｗ２が読出モー
ドのときに内部制御ラインＣ１から外部制御ラインＣ２
の方向を向くように制御される。つまり、内部ＣＰＵ１
２がら発せられるリード／ライト制御信号Ｒ／Ｗ１によ
って制御される方向と反対に制御されるようになる。

以上のような構成により、第２図中に点線矢印で示すよ
うに、上記外部ＣＰＵ２０からアドレスおよびリード／
ライト制御信号Ｒ／Ｗ２を発してマイクロコンピュータ
１０内部の周辺機能１４゜１４・・・を直接アクセスす
ることができる。これにより、マイクロコンピュータ１
ｏ内部の周辺機能１４．１４・・・は、内部ＣＰＵ１’
２がらだけではなく、外部のＣＰＵ２０からもアクセス
されることにより、その利用効率が大幅に高められるよ
うになる。また、マルチＣＰＵ構成による情報処理シス
テムとしては、その内部周辺機能１４．１４・・・を外
部ＣＰＵ２０からも直接アクセスできることにより、そ
の処理効率を著しく高めることができるようになる。

そして、外部ＣＰＵ２０からＭＲＱ信号を解除してマイ
クロコンピュータ１０内部のＣＰＵ１２の動作を再開さ
せれば、上記トライステートバッファ４０によって内部
ＣＰＵ１２が内部のアドレスバスＡｌ、データバスＤＩ
および制御ラインＣ１に接続される。また、内部と外部
のアドレスバスＡｌ、Ａ２およびデータバスＤＩ、Ｄ２
にそれぞれ介在する双方向性バッファ１８ａ、１８ｂの
方向が内部から外部の方向へ切換えられる。これととも
に、外部と内部の制御ラインＣＩ、Ｃ２に介在する双方
向性バッファ１８ｃの切換制御が、内部ＣＰＵ１２から
のり−ド／ライト制御信号Ｒ／Ｗｌによって行なわれる
ようになって、通常の周辺機能内蔵型マイクロコンピュ
ータ１０としての動作に戻る。

〔効果〕

（１）周辺機能を内蔵するマイクロコンピュータであっ
て、その内部ＣＰＵの動作が停止したときに、内蔵の周
辺機能が外部のバスおよび制御ラインに接続されて外部
からアクセスされるように構成したことにより、その内
蔵周辺機能の利用効率を高めることができる、という効
果が得られる。

（２）また、処理効率の良いマルチＣＰＵシステムを構
成できる。という効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば上記外部ＣＰ
Ｕ２０は周辺機能型マイクロ・コンピュータ内のＣＰＵ
であってもよい。これにより、それぞれのマイクロ・コ
ンピュータの内蔵周辺機能を相互に利用する、さらに効
率の良いマルチＣＰＵシステムを構成することができる
ようになる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマルチＣＰＴＪ構成
の情報処理システムの技術に適用した場合について説明
したが、それに限定されるものではなく、例えば、単一
のＣ”Ｐ”Ｕによる装置あるいはシステムにも適用して
もよい。この場合は、例えばエミュレートの際などに非
常に有効である。

【図面の簡単な説明】

第１図は、従来のマイクロ・コンピュータの一例を示す
ブロック図、第２図は、この発明によるマイクロ・コンピュータの一
実施例を示すブロック図である。１０・・・周辺機能内蔵型マイクロ・コンピュータ、】
２・・・ｃｐｕ　（中央処理装置）、１４・・・周辺機
能、１８ａ、１８ｄ、１８ｃ・＝双方向性バッファ、２
０・・・外部ＣＰＵ、２４・・・外部周辺機能、４ｏ・
・・トライステートバッファ、Ａ１・・・内部アドレス
バス、Ａ２・・・外部アドレスバス、Ｄｌ・・・内部デ
ータバス、Ｄ２・・・外部データバス、ｃｌ・・・内部
制御ライン、Ｃ２・・・外部制御ライン、ＭＲＱ・・・
ＣＰＵ制御信号、Ｒ／Ｗ・・・リード／ライト制御信号
。代理人　弁理士　高橋　明夫　６でべ第　１　図

Claims

【特許請求の範囲】１、周辺機能を内蔵するマイクロ・コンピュータであっ
て、内部ｃｐｕ　（中央処理装置）の動作が停止したと
きに、内蔵の周辺機能が外部のバスおよび制御ラインに
接続されて外部からアクセスされるようにしたことを特
徴とするマイクロ・コンピュータ。２、上記マイクロ・コンピュータ内部のアドレスバスお
よび制御ラインと外部のアドレスバスおよび制御ライン
との間をそれぞれ接続するバッファを双方向バッファと
するとともに、この双方向バッファの方向を、上記ＣＰ
Ｕの動作を停止させる制御信号によって制御するように
したことを特徴とする特許請求の範囲第１項記載のマイ
クロコンピュータ。