JPH09190401A - 周辺モジュールおよびマイクロプロセッサ・システム - Google Patents
周辺モジュールおよびマイクロプロセッサ・システムInfo
- Publication number
- JPH09190401A JPH09190401A JP8355598A JP35559896A JPH09190401A JP H09190401 A JPH09190401 A JP H09190401A JP 8355598 A JP8355598 A JP 8355598A JP 35559896 A JP35559896 A JP 35559896A JP H09190401 A JPH09190401 A JP H09190401A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- bus
- module
- processor
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
- B60T8/32—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration
- B60T8/88—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means
- B60T8/885—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means using electrical circuitry
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60G—VEHICLE SUSPENSION ARRANGEMENTS
- B60G17/00—Resilient suspensions having means for adjusting the spring or vibration-damper characteristics, for regulating the distance between a supporting surface and a sprung part of vehicle or for locking suspension during use to meet varying vehicular or surface conditions, e.g. due to speed or load
- B60G17/015—Resilient suspensions having means for adjusting the spring or vibration-damper characteristics, for regulating the distance between a supporting surface and a sprung part of vehicle or for locking suspension during use to meet varying vehicular or surface conditions, e.g. due to speed or load the regulating means comprising electric or electronic elements
- B60G17/018—Resilient suspensions having means for adjusting the spring or vibration-damper characteristics, for regulating the distance between a supporting surface and a sprung part of vehicle or for locking suspension during use to meet varying vehicular or surface conditions, e.g. due to speed or load the regulating means comprising electric or electronic elements characterised by the use of a specific signal treatment or control method
- B60G17/0185—Resilient suspensions having means for adjusting the spring or vibration-damper characteristics, for regulating the distance between a supporting surface and a sprung part of vehicle or for locking suspension during use to meet varying vehicular or surface conditions, e.g. due to speed or load the regulating means comprising electric or electronic elements characterised by the use of a specific signal treatment or control method for failure detection
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2270/00—Further aspects of brake control systems not otherwise provided for
- B60T2270/40—Failsafe aspects of brake control systems
- B60T2270/402—Back-up
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Transportation (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 マイクロプロセッサ・システムのプログラミ
ング可能な周辺モジュールを提供する。 【解決手段】 周辺モジュールは、複数のサブモジュー
ルを結合するよう配置された周辺バスと、周辺バスをマ
イクロプロセッサ・システムのメイン・バスに結合する
非同期インターフェースとを備える。周辺プロセッサ
は、サブモジュールの活動を管理するデータによりプロ
グラミングされる。
ング可能な周辺モジュールを提供する。 【解決手段】 周辺モジュールは、複数のサブモジュー
ルを結合するよう配置された周辺バスと、周辺バスをマ
イクロプロセッサ・システムのメイン・バスに結合する
非同期インターフェースとを備える。周辺プロセッサ
は、サブモジュールの活動を管理するデータによりプロ
グラミングされる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ・
システムのプログラミング可能な周辺モジュールに関す
る。
システムのプログラミング可能な周辺モジュールに関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】自動
車用などの埋込型リアル・タイム・マイクロプロセッサ
・システムは、大量のプロセッサ性能を必要とする。エ
ンジン／伝導機構の制御およびABS （自動ブレーキング
・システム）やサスペンションを含む車両の制御には、
多くの処理能力と速度とが必要とされる。たとえば、車
両衝突予測検出，ナビゲーションおよび車両ハイウェイ
・システムなどのインテリジェント輸送システム（ITS
）により、将来的にはプロセッサに課せられる要求が
増すことになろう。
車用などの埋込型リアル・タイム・マイクロプロセッサ
・システムは、大量のプロセッサ性能を必要とする。エ
ンジン／伝導機構の制御およびABS （自動ブレーキング
・システム）やサスペンションを含む車両の制御には、
多くの処理能力と速度とが必要とされる。たとえば、車
両衝突予測検出，ナビゲーションおよび車両ハイウェイ
・システムなどのインテリジェント輸送システム（ITS
）により、将来的にはプロセッサに課せられる要求が
増すことになろう。
【０００３】高性能マイクロプロセッサ・コアが、すで
にこのような埋込型制御用途に用いられている。このよ
うな高性能のマイクロコントローラ・コアは、キャッシ
ュ，スーパー・スケーラ・アーキテクチャ，パイプライ
ン・プロセッサ・ユニットおよび予測分岐などの技術を
用いる。
にこのような埋込型制御用途に用いられている。このよ
うな高性能のマイクロコントローラ・コアは、キャッシ
ュ，スーパー・スケーラ・アーキテクチャ，パイプライ
ン・プロセッサ・ユニットおよび予測分岐などの技術を
用いる。
【０００４】これらの技術により、高度に同期化された
プログラム・フローの場合は、プロセッサの性能が大き
く増大する。しかし、同期プログラムのフローが非同期
イベントにより割り込まれると、性能は著しく下がる。
これは、推論的に実行された段階が反転され、パイプラ
インを空にしてもう一度満たさねばならないからであ
る。
プログラム・フローの場合は、プロセッサの性能が大き
く増大する。しかし、同期プログラムのフローが非同期
イベントにより割り込まれると、性能は著しく下がる。
これは、推論的に実行された段階が反転され、パイプラ
インを空にしてもう一度満たさねばならないからであ
る。
【０００５】さらに、これらのハイエンド・マイクロコ
ントローラ・コアは、ワークステーションなどに要求さ
れるダイナミック・システム設計を支援するために開発
される。このため、多くの数のレジスタが必要になる。
埋込型コントローラは、スタティック設定しか用いない
が、一方で割込には迅速に反応することが求められる。
レジスタの数が多いと、膨大なデータをスタックなどに
セーブしなければならないので、外部割込に対するプロ
セッサ・コアの反応時間が遅くなる。
ントローラ・コアは、ワークステーションなどに要求さ
れるダイナミック・システム設計を支援するために開発
される。このため、多くの数のレジスタが必要になる。
埋込型コントローラは、スタティック設定しか用いない
が、一方で割込には迅速に反応することが求められる。
レジスタの数が多いと、膨大なデータをスタックなどに
セーブしなければならないので、外部割込に対するプロ
セッサ・コアの反応時間が遅くなる。
【０００６】また、自動車用埋込型コントローラの入力
データは、８〜１２ビットである。予備処理および大量
のデータ処理も、１６ビット程度である。従って、この
種のアルゴリズムのために３２ビットのアーキテクチャ
を用いることは、プログラムとデータ・メモリの使用量
を非常に大きくして、３２ビットのアーキテクチャのハ
ードウェアには部分的にしか負荷をかけないことにな
る。
データは、８〜１２ビットである。予備処理および大量
のデータ処理も、１６ビット程度である。従って、この
種のアルゴリズムのために３２ビットのアーキテクチャ
を用いることは、プログラムとデータ・メモリの使用量
を非常に大きくして、３２ビットのアーキテクチャのハ
ードウェアには部分的にしか負荷をかけないことにな
る。
【０００７】外部の非同期イベントは、たとえば、角度
を入力するとノック検出のためのデータ・サンプリング
を始めるなど、出力信号の生成にわずかな量の処理能力
しか必要としないことが多い。
を入力するとノック検出のためのデータ・サンプリング
を始めるなど、出力信号の生成にわずかな量の処理能力
しか必要としないことが多い。
【０００８】通常の既知のアーキテクチャは、I/O モジ
ュール間でほとんど、あるいは全然相互接続を持たな
い。タイマがノック検出データ・サンプリングのために
割り込み信号を生成するなどのノック検出の場合は、マ
イクロコントローラ・コアは、この割込に対応して、デ
ータをサンプリングするようにA/D 変換器を起動する。
最後に、ハイエンド・コアは、特にフェール・セーフの
概念に対応しない。冗長モジュール／実行ユニットの１
つが故障の場合は、コア内には、検出または偶発事故の
ための手順／ハードウェアが組み込まれていない。安全
上不可欠な埋込型リアル・タイム用途（たとえばABS ，
エンジン管理，ギアボックス制御，エアバッグなど）で
は、マイクロコントローラのエラーを検出して、これら
に自動的に対処する機構が必要とされる。
ュール間でほとんど、あるいは全然相互接続を持たな
い。タイマがノック検出データ・サンプリングのために
割り込み信号を生成するなどのノック検出の場合は、マ
イクロコントローラ・コアは、この割込に対応して、デ
ータをサンプリングするようにA/D 変換器を起動する。
最後に、ハイエンド・コアは、特にフェール・セーフの
概念に対応しない。冗長モジュール／実行ユニットの１
つが故障の場合は、コア内には、検出または偶発事故の
ための手順／ハードウェアが組み込まれていない。安全
上不可欠な埋込型リアル・タイム用途（たとえばABS ，
エンジン管理，ギアボックス制御，エアバッグなど）で
は、マイクロコントローラのエラーを検出して、これら
に自動的に対処する機構が必要とされる。
【０００９】簡単な解決策は、エラーの場合にはコント
ローラ・ユニットのスイッチを切るか、あるいは故障が
起きたときにシステムを動かし続けるために削減された
機能を持つバックアップ・システムが最小限の操作（リ
ンプ・ホーム・モード(limphome mode)）を維持するた
めの冗長ハードウェアを追加することである。このた
め、I/O ，保護回路，クロック回路などをすべて備える
第２の冗長マイクロコントローラなどの追加の冗長ハー
ドウェアの必要性が高まる。
ローラ・ユニットのスイッチを切るか、あるいは故障が
起きたときにシステムを動かし続けるために削減された
機能を持つバックアップ・システムが最小限の操作（リ
ンプ・ホーム・モード(limphome mode)）を維持するた
めの冗長ハードウェアを追加することである。このた
め、I/O ，保護回路，クロック回路などをすべて備える
第２の冗長マイクロコントローラなどの追加の冗長ハー
ドウェアの必要性が高まる。
【００１０】本発明は、上記の欠点を軽減する周辺モジ
ュールを提供することを求める。
ュールを提供することを求める。
【００１１】
【課題を解決するための手段】本発明の第１面により、
マイクロプロセッサ・システムと共に用いて、システム
の少なくとも１つのモジュールに結合するよう配置され
た周辺モジュールであって：少なくとも１つのサブモジ
ュールに結合するよう配置された周辺バス；周辺バスを
マイクロプロセッサ・システムのメイン・バスに結合す
る非同期インターフェース；および周辺バスに結合さ
れ、少なくとも１つのサブモジュールの活動を管理する
よう配置された周辺処理手段であって、少なくとも１つ
のサブモジュールを管理するためのデータでプログラミ
ングされるよう配置される周辺処理手段によって構成さ
れることを特徴とする周辺モジュールが提供される。
マイクロプロセッサ・システムと共に用いて、システム
の少なくとも１つのモジュールに結合するよう配置され
た周辺モジュールであって：少なくとも１つのサブモジ
ュールに結合するよう配置された周辺バス；周辺バスを
マイクロプロセッサ・システムのメイン・バスに結合す
る非同期インターフェース；および周辺バスに結合さ
れ、少なくとも１つのサブモジュールの活動を管理する
よう配置された周辺処理手段であって、少なくとも１つ
のサブモジュールを管理するためのデータでプログラミ
ングされるよう配置される周辺処理手段によって構成さ
れることを特徴とする周辺モジュールが提供される。
【００１２】本発明の第２面により、メイン・プロセッ
サ；メイン・プロセッサに結合されたメイン・バス；少
なくとも１つのサブモジュール；少なくとも１つのサブ
モジュールに結合するよう配置された周辺バス；周辺バ
スとメイン・バスとの間を結合する非同期インターフェ
ース；および周辺バスに結合され、少なくとも１つのサ
ブモジュールの活動を管理するよう配置された周辺処理
手段であって、少なくとも１つのサブモジュールを管理
するデータによりプログラミングされるよう配置される
周辺処理手段によって構成されることを特徴とするマイ
クロプロセッサ・システムが提供される。
サ；メイン・プロセッサに結合されたメイン・バス；少
なくとも１つのサブモジュール；少なくとも１つのサブ
モジュールに結合するよう配置された周辺バス；周辺バ
スとメイン・バスとの間を結合する非同期インターフェ
ース；および周辺バスに結合され、少なくとも１つのサ
ブモジュールの活動を管理するよう配置された周辺処理
手段であって、少なくとも１つのサブモジュールを管理
するデータによりプログラミングされるよう配置される
周辺処理手段によって構成されることを特徴とするマイ
クロプロセッサ・システムが提供される。
【００１３】好ましくは、非同期インターフェースは、
周辺バスに結合された第１ポートと、メイン・バスに結
合するよう配置された第２ポートとを有する二重ポート
・メモリによって構成される。好ましくは、周辺処理手
段は、周辺プロセッサおよびメモリを備える。
周辺バスに結合された第１ポートと、メイン・バスに結
合するよう配置された第２ポートとを有する二重ポート
・メモリによって構成される。好ましくは、周辺処理手
段は、周辺プロセッサおよびメモリを備える。
【００１４】
【実施例】図１を参照して、メイン・プロセッサ３０
と、メイン・メモリ４０と、複数のハイエンド・モジュ
ール５０，６０と、周辺モジュール１００と、これらす
べてを相互接続するために結合されたメイン・バス２０
とを備えるマイクロプロセッサ・システム１０が図示さ
れる。
と、メイン・メモリ４０と、複数のハイエンド・モジュ
ール５０，６０と、周辺モジュール１００と、これらす
べてを相互接続するために結合されたメイン・バス２０
とを備えるマイクロプロセッサ・システム１０が図示さ
れる。
【００１５】周辺モジュール１００は、非同期バス・イ
ンターフェース１２５，割込ユニット１２７，周辺プロ
セッサ１３０，周辺メモリ１３５および複数のサブモジ
ュール１４０，１５０を備える。サブモジュールについ
ては後で詳しく説明する。周辺バスのすべての要素は、
周辺バス１２０により相互接続される。
ンターフェース１２５，割込ユニット１２７，周辺プロ
セッサ１３０，周辺メモリ１３５および複数のサブモジ
ュール１４０，１５０を備える。サブモジュールについ
ては後で詳しく説明する。周辺バスのすべての要素は、
周辺バス１２０により相互接続される。
【００１６】非同期バス・インターフェース１２５は、
メイン・バス２０と周辺バス１２０との間に結合された
二重ポート・メモリで、メイン・バス２０と周辺バス１
２０との間の非同期データ転送を可能にする。
メイン・バス２０と周辺バス１２０との間に結合された
二重ポート・メモリで、メイン・バス２０と周辺バス１
２０との間の非同期データ転送を可能にする。
【００１７】非同期バス・インターフェース１２５は、
メイン・プロセッサ３０および周辺プロセッサ１３０内
の異なるクロックに備えるために非同期に設定される。
非同期バス・インターフェース１２５は、さらに、周辺
バス１２０に接続されたすべてのサブモジュール１４
０，１５０に対して、メイン・プロセッサ３０による直
接的アクセスが可能になるよう配置される。
メイン・プロセッサ３０および周辺プロセッサ１３０内
の異なるクロックに備えるために非同期に設定される。
非同期バス・インターフェース１２５は、さらに、周辺
バス１２０に接続されたすべてのサブモジュール１４
０，１５０に対して、メイン・プロセッサ３０による直
接的アクセスが可能になるよう配置される。
【００１８】各サブモジュール１４０，１５０は、周辺
バス・インターフェースを有し、要求されたデータ読み
書き動作を実行する際には、周辺プロセッサ１３０の管
理下でバス・スレーブとして動作することができる。あ
るいは、周辺バス１２０のバス所有権がサブモジュール
１４０，１５０の一方に与えられている場合は、そのサ
ブモジュールがデータ読み取りまたはデータ書き込み動
作を開始するときに、バス・マスタとして動作する。
バス・インターフェースを有し、要求されたデータ読み
書き動作を実行する際には、周辺プロセッサ１３０の管
理下でバス・スレーブとして動作することができる。あ
るいは、周辺バス１２０のバス所有権がサブモジュール
１４０，１５０の一方に与えられている場合は、そのサ
ブモジュールがデータ読み取りまたはデータ書き込み動
作を開始するときに、バス・マスタとして動作する。
【００１９】バス・インターフェースのオーバーヘッド
を削減するためには、周辺バス１２０についてはクロッ
ク同期バスが好ましい。バス幅はデータについて１６ビ
ットで、アドレッシングについては最大８／１６ビット
である。サブモジュール１４０，１５０は、１６ビッ
ト，１２ビットおよび８ビット設定の混合なので、非整
合データ・アクセスが好ましい選択となる。メモリ割当
アドレッシング法も好ましい。データ転送の速度を上げ
るには、重複アドレッシング／データ・サイクルが好都
合である。割込メカニズムは、入／出力モジュール（場
合によっては割込処理ユニットを介して）間での通信を
行えるように設定することができる。サブモジュール１
４０，１５０のレベルは、１列または２列のバスにより
接続された周辺モジュール１００内の２列，３列または
４列のサブモジュールを用いることができるよう標準化
しなければならない。
を削減するためには、周辺バス１２０についてはクロッ
ク同期バスが好ましい。バス幅はデータについて１６ビ
ットで、アドレッシングについては最大８／１６ビット
である。サブモジュール１４０，１５０は、１６ビッ
ト，１２ビットおよび８ビット設定の混合なので、非整
合データ・アクセスが好ましい選択となる。メモリ割当
アドレッシング法も好ましい。データ転送の速度を上げ
るには、重複アドレッシング／データ・サイクルが好都
合である。割込メカニズムは、入／出力モジュール（場
合によっては割込処理ユニットを介して）間での通信を
行えるように設定することができる。サブモジュール１
４０，１５０のレベルは、１列または２列のバスにより
接続された周辺モジュール１００内の２列，３列または
４列のサブモジュールを用いることができるよう標準化
しなければならない。
【００２０】サブモジュール１４０，１５０は、内部処
理能力（待行列スマートI/O モジュール）を持つ、ある
いは持たない標準の入／出力モジュールである。二重プ
ロセッサ・アーキテクチャは、周辺プロセッサ１３０の
「処理能力」を共有するので、非常に簡単な（データ処
理能力を持たない）サブモジュールしか必要としないこ
とが理解頂けよう。
理能力（待行列スマートI/O モジュール）を持つ、ある
いは持たない標準の入／出力モジュールである。二重プ
ロセッサ・アーキテクチャは、周辺プロセッサ１３０の
「処理能力」を共有するので、非常に簡単な（データ処
理能力を持たない）サブモジュールしか必要としないこ
とが理解頂けよう。
【００２１】タイマに必要な主なハードウェアは、比較
器，ラッチおよびリンク・レジスタである。これらは、
予定されたイベントが非常に正確な時間フレームで発生
されるようにするために必要である。リンク・レジスタ
のオプションにより、周辺プロセッサによりすでにプロ
グラミングされている他のイベントを起動する能力が提
供される。
器，ラッチおよびリンク・レジスタである。これらは、
予定されたイベントが非常に正確な時間フレームで発生
されるようにするために必要である。リンク・レジスタ
のオプションにより、周辺プロセッサによりすでにプロ
グラミングされている他のイベントを起動する能力が提
供される。
【００２２】周辺プロセッサ１３０は、RISC命令集合を
有する。たとえば命令集合の下位集合（サブセット）を
通じてアクセスされる独立した演算ユニットなどの、高
性能のデータ予備処理用途および標準的なI/O 処理用途
に対応するには、演算性能は設計段階中に測定可能なも
のでなければならない。これには、たとえばシャドウ・
レジスタなどの高速割込応答手法，低レジスタ・カウン
トおよび演算ユニットが含まれ、これらにはすべて割り
込むことができる。割込ネスティングが、通常の埋込型
データ処理ルーチンについては３ないし４の範囲である
ので、シャドウ・レジスタ・カウントは高過ぎてはなら
ない。命令集合は、データを処理できるよう最適化しな
ければならない。これは別々のプログラムとデータ・バ
スを有するハーバード・アーキテクチャを持たねばなら
ない。これは、たとえばバックグラウンド・デバッグ・
モードなどのデバッグ機能，バイナリ・スキャンに対応
しなければならない。メイン・プロセッサの命令集合と
同様の命令集合により、ソフトウェア分割段階のソフト
ウェア開発コストが下がる（ルーチンまたはその一部が
周辺プロセッサ１３０またはメイン・プロセッサ３０上
で実行される場合も同様）。これにより、必要とされる
デバッグ・オーバーヘッドがさらに小さくなる。
有する。たとえば命令集合の下位集合（サブセット）を
通じてアクセスされる独立した演算ユニットなどの、高
性能のデータ予備処理用途および標準的なI/O 処理用途
に対応するには、演算性能は設計段階中に測定可能なも
のでなければならない。これには、たとえばシャドウ・
レジスタなどの高速割込応答手法，低レジスタ・カウン
トおよび演算ユニットが含まれ、これらにはすべて割り
込むことができる。割込ネスティングが、通常の埋込型
データ処理ルーチンについては３ないし４の範囲である
ので、シャドウ・レジスタ・カウントは高過ぎてはなら
ない。命令集合は、データを処理できるよう最適化しな
ければならない。これは別々のプログラムとデータ・バ
スを有するハーバード・アーキテクチャを持たねばなら
ない。これは、たとえばバックグラウンド・デバッグ・
モードなどのデバッグ機能，バイナリ・スキャンに対応
しなければならない。メイン・プロセッサの命令集合と
同様の命令集合により、ソフトウェア分割段階のソフト
ウェア開発コストが下がる（ルーチンまたはその一部が
周辺プロセッサ１３０またはメイン・プロセッサ３０上
で実行される場合も同様）。これにより、必要とされる
デバッグ・オーバーヘッドがさらに小さくなる。
【００２３】周辺プロセッサ１３０の性能は、障害耐性
機能を支援するだけの高いものでなければならない。そ
のため、設計段階では、このプロセッサは、たとえば、
追加の電源（メインMCU と同じでないもの），追加のク
ロック回路構成（たとえばバックアップRC発振器）を持
つように設定しなければならない。これにより、メイン
・プロセッサ３０の故障の場合に、周辺プロセッサをバ
ックアップ処理装置として用いることができる。これに
より、たとえば自動車用など安全上不可欠な用途（ABS
，エンジン管理，エアバッグなど）について、故障の
際のバックアップまたは検出を行う、ハードウェア上非
常に効率の良い解決策が可能になる。
機能を支援するだけの高いものでなければならない。そ
のため、設計段階では、このプロセッサは、たとえば、
追加の電源（メインMCU と同じでないもの），追加のク
ロック回路構成（たとえばバックアップRC発振器）を持
つように設定しなければならない。これにより、メイン
・プロセッサ３０の故障の場合に、周辺プロセッサをバ
ックアップ処理装置として用いることができる。これに
より、たとえば自動車用など安全上不可欠な用途（ABS
，エンジン管理，エアバッグなど）について、故障の
際のバックアップまたは検出を行う、ハードウェア上非
常に効率の良い解決策が可能になる。
【００２４】周辺メモリ１３５は、直接プログラム・バ
ス１３７を介して周辺プロセッサ１３０に接続される。
周辺メモリは、メイン・バス２０にも結合され、サブモ
ジュール１４０，１５０の管理に用いられるデータを記
憶するように配置される。
ス１３７を介して周辺プロセッサ１３０に接続される。
周辺メモリは、メイン・バス２０にも結合され、サブモ
ジュール１４０，１５０の管理に用いられるデータを記
憶するように配置される。
【００２５】割込ユニット１２７は、非同期バス・イン
ターフェース１２５に結合され、サブモジュール１４
０，１５０の一方から１つ以上の他のサブモジュール１
４０，１５０へ割込を送るためのプログラミング可能な
機能を提供する。これにより、タイマは周期的な割込信
号を発生することができ、この割込信号は、いくつかの
サブモジュールが、データ・サンプリング，データ出力
などの動作を開始するよう起動する。割込ユニット１２
７は、メイン・プロセッサ３０と周辺ルーチンとの間の
イベントの同期を処理することもできる。
ターフェース１２５に結合され、サブモジュール１４
０，１５０の一方から１つ以上の他のサブモジュール１
４０，１５０へ割込を送るためのプログラミング可能な
機能を提供する。これにより、タイマは周期的な割込信
号を発生することができ、この割込信号は、いくつかの
サブモジュールが、データ・サンプリング，データ出力
などの動作を開始するよう起動する。割込ユニット１２
７は、メイン・プロセッサ３０と周辺ルーチンとの間の
イベントの同期を処理することもできる。
【００２６】メイン・プロセッサ３０は、データの前処
理のために周辺プロセッサ１３０を用いて標準的処理ア
ルゴリズムを処理する。メイン・プロセッサ３０によ
り、前処理タスクの下位集合のみが冗長的に実行され、
周辺プロセッサ１３０内のエラーを検出する。同様に、
周辺プロセッサは、簡略化されたコントローラ・アルゴ
リズムも実行して、メイン・プロセッサ３０内のエラー
を検出する。エラーがある場合は、追加のソフトウェア
／ハードウェア（図示せず）により故障のあるプロセッ
サを検出しなければならず、故障のないプロセッサが簡
略化されたコントローラ・アルゴリズムを実行してシス
テム１０の動作を維持する。
理のために周辺プロセッサ１３０を用いて標準的処理ア
ルゴリズムを処理する。メイン・プロセッサ３０によ
り、前処理タスクの下位集合のみが冗長的に実行され、
周辺プロセッサ１３０内のエラーを検出する。同様に、
周辺プロセッサは、簡略化されたコントローラ・アルゴ
リズムも実行して、メイン・プロセッサ３０内のエラー
を検出する。エラーがある場合は、追加のソフトウェア
／ハードウェア（図示せず）により故障のあるプロセッ
サを検出しなければならず、故障のないプロセッサが簡
略化されたコントローラ・アルゴリズムを実行してシス
テム１０の動作を維持する。
【００２７】上記に説明された実施例に対して代替の実
施例が可能であることは、当業者には理解頂けよう。た
とえば、割込ユニット１２７を非同期バス・インターフ
ェース１２５に組み込むこともできる。
施例が可能であることは、当業者には理解頂けよう。た
とえば、割込ユニット１２７を非同期バス・インターフ
ェース１２５に組み込むこともできる。
【図１】本発明によるマイクロプロセッサ・システム内
に組み込まれる周辺モジュールを示す。
に組み込まれる周辺モジュールを示す。
１０ マイクロプロセッサ・システム ２０ メイン・バス ３０ メイン・プロセッサ ４０ メイン・メモリ ５０ ハイエンド通信モジュール ６０ ハイエンド周辺機器 １００ 周辺モジュール １２０ 周辺バス １２５ 非同期バス・インターフェース １２７ 割込ユニット １３０ 周辺プロセッサ １３５ 周辺メモリ １３７ 直接プログラム・バス １４０，１５０ サブモジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギウスペ・アマト イタリア国ミラノ、オリオ・リッタ20080、 ビアレ・ゴリジア・エヌ49
Claims (4)
- 【請求項１】 マイクロプロセッサ・システムで用いら
れ、前記システムの少なくとも１つのサブモジュールと
結合するよう配置される周辺モジュールであって：前記
の少なくとも１つのサブモジュールに結合するよう配置
される周辺バス；前記周辺バスを前記マイクロプロセッ
サ・システムのメイン・バスに結合する非同期インター
フェース；および前記周辺バスに結合され、前記の少な
くとも１つのサブモジュールの動作を管理するよう配置
される周辺処理手段であって、前記少なくとも１つのサ
ブモジュールを管理するデータでプログラミングされる
よう配置される周辺処理手段；によって構成されること
を特徴とする周辺モジュール。 - 【請求項２】 メイン・プロセッサ；前記メイン・プロ
セッサに結合されたメイン・バス；少なくとも１つのサ
ブモジュール；前記少なくとも１つのサブモジュールに
結合するよう配置される周辺バス；前記周辺バスと前記
メイン・バスとの間を結合する非同期インターフェー
ス；および前記周辺バスに結合され、前記の少なくとも
１つのサブモジュールの動作を管理するよう配置される
周辺処理手段であって、前記少なくとも１つのサブモジ
ュールを管理するデータでプログラミングされるよう配
置され、さらに、前記マイクロプロセッサ内でエラーが
起こった場合に、前記マイクロプロセッサ・システムを
制御するよう配置された周辺処理手段；によって構成さ
れることを特徴とするマイクロプロセッサ・システム。 - 【請求項３】 前記非同期インターフェースが、前記周
辺バスに結合された第１ポートと前記メイン・バスに結
合するよう配置された第２ポートとを有する二重ポート
・メモリによって構成される請求項１記載の周辺モジュ
ール。 - 【請求項４】 前記周辺処理手段が、周辺プロセッサお
よびメモリを備える請求項１または２記載の周辺モジュ
ール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9600118.5 | 1996-01-04 | ||
| GB9600118A GB2308902B (en) | 1996-01-04 | 1996-01-04 | Peripheral module and microprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09190401A true JPH09190401A (ja) | 1997-07-22 |
| JP4226668B2 JP4226668B2 (ja) | 2009-02-18 |
Family
ID=10786591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35559896A Expired - Fee Related JP4226668B2 (ja) | 1996-01-04 | 1996-12-24 | 周辺モジュールおよびマイクロプロセッサ・システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5751938A (ja) |
| EP (1) | EP0783153B1 (ja) |
| JP (1) | JP4226668B2 (ja) |
| DE (1) | DE69619355T2 (ja) |
| GB (1) | GB2308902B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19646387A1 (de) * | 1996-11-11 | 1998-05-20 | Telefunken Microelectron | Steuerverfahren für ein System, insbesondere für ein Sicherheitssystem in Kraftfahrzeugen |
| US7209490B2 (en) * | 2004-07-01 | 2007-04-24 | Temic Automotive Of North America, Inc. | Rapid vehicle bus network activity |
| DE102006032726B4 (de) * | 2006-07-14 | 2008-05-15 | Lucas Automotive Gmbh | Verfahren zum Synchronisieren von Komponenten eines Kraftfahrzeugbremssystems und elektronisches Bremssteuersystem |
| US20080208402A1 (en) * | 2007-02-23 | 2008-08-28 | Vhasure Shashikant G | Processor health check utilizing intelligent peripheral |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079452A (en) * | 1976-06-15 | 1978-03-14 | Bunker Ramo Corporation | Programmable controller with modular firmware for communication control |
| JPS5810246A (ja) * | 1981-07-13 | 1983-01-20 | Nissan Motor Co Ltd | 車両用ディジタル制御装置 |
| JPH0811942B2 (ja) * | 1984-07-11 | 1996-02-07 | 株式会社日立製作所 | エンジン制御装置 |
| IT1184553B (it) * | 1985-05-07 | 1987-10-28 | Honeywell Inf Systems | Architettura di sistema a piu' processori |
| CA1257400A (en) * | 1985-05-21 | 1989-07-11 | Akihiro Sera | Input/output control system |
| JPS6375955A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | プログラムモ−ド・アクセス制御方式 |
| JPH0233645A (ja) * | 1988-07-22 | 1990-02-02 | Mitsubishi Electric Corp | コンピュータ |
| US4912633A (en) * | 1988-10-24 | 1990-03-27 | Ncr Corporation | Hierarchical multiple bus computer architecture |
| US5019980A (en) * | 1989-07-14 | 1991-05-28 | The Boeing Company | General purpose avionics display monitor |
| JP3165430B2 (ja) * | 1990-08-10 | 2001-05-14 | マツダ株式会社 | 車両用多重伝送装置 |
| GB2248128A (en) * | 1990-09-10 | 1992-03-25 | Online Computing Ltd | A single board computer |
| GB9108599D0 (en) * | 1991-04-22 | 1991-06-05 | Pilkington Micro Electronics | Peripheral controller |
| US5751975A (en) * | 1995-12-28 | 1998-05-12 | Intel Corporation | Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge |
-
1996
- 1996-01-04 GB GB9600118A patent/GB2308902B/en not_active Expired - Fee Related
- 1996-12-09 EP EP96119691A patent/EP0783153B1/en not_active Expired - Lifetime
- 1996-12-09 DE DE69619355T patent/DE69619355T2/de not_active Expired - Lifetime
- 1996-12-17 US US08/768,765 patent/US5751938A/en not_active Expired - Lifetime
- 1996-12-24 JP JP35559896A patent/JP4226668B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9600118D0 (en) | 1996-03-06 |
| EP0783153A1 (en) | 1997-07-09 |
| US5751938A (en) | 1998-05-12 |
| DE69619355D1 (de) | 2002-03-28 |
| EP0783153B1 (en) | 2002-02-20 |
| JP4226668B2 (ja) | 2009-02-18 |
| GB2308902B (en) | 2000-03-29 |
| DE69619355T2 (de) | 2003-01-30 |
| GB2308902A (en) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303947B1 (ko) | 다중프로세서시스템그리고그의초기화기능분산및자체진단시스템그리고그방법 | |
| JP2782367B2 (ja) | 低電力モードを有するデジタル計算システム | |
| EP0901659B1 (en) | Parallel processor with redundancy of processor pairs and method | |
| US6587937B1 (en) | Multiple virtual machine system with efficient cache memory design | |
| US6154838A (en) | Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events | |
| US8219220B2 (en) | Industrial controller using shared memory multicore architecture | |
| US20040249880A1 (en) | Reconfigurable system | |
| JPH0616249B2 (ja) | マイクロプロセッサ | |
| JPH0612503B2 (ja) | チャンネル間の通信機能を有する専用サービス・プロセッサ | |
| EP0679990B1 (en) | A computer apparatus having a means to force sequential instruction execution | |
| JP4226668B2 (ja) | 周辺モジュールおよびマイクロプロセッサ・システム | |
| US5551050A (en) | System and method using synchronized processors to perform real time internal monitoring of a data processing device | |
| WO2012156995A2 (en) | Fetch less instruction processing (flip) computer architecture for central processing units (cpu) | |
| JPS60233757A (ja) | マイクロ・コンピユ−タ | |
| JP5967646B2 (ja) | レジスタレスアーキテクチャによるキャッシュレスマルチプロセッサ | |
| JP2003196251A (ja) | マルチｃｐｕシステム | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| US20060168420A1 (en) | Microcontroller cache memory | |
| JPS5840619A (ja) | シ−ケンスコントロ−ラおよびその制御方法 | |
| GB2274525A (en) | Computer system | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JP3039918B2 (ja) | プロセッサシステム | |
| JPH05242008A (ja) | データ処理装置 | |
| JPS61184645A (ja) | 割込制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060920 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |