JPH02125356A - 双方向性バッファ回路 - Google Patents
双方向性バッファ回路Info
- Publication number
- JPH02125356A JPH02125356A JP63277466A JP27746688A JPH02125356A JP H02125356 A JPH02125356 A JP H02125356A JP 63277466 A JP63277466 A JP 63277466A JP 27746688 A JP27746688 A JP 27746688A JP H02125356 A JPH02125356 A JP H02125356A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- signal
- direction control
- control signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 43
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル回路システムにおける双方向性バッ
ファ回路に関するものである。
ファ回路に関するものである。
（従来の技術）
従来、この種の双方向性バッファ回路は双方向バス等の
双方向性信号線を再ドライブ（駆動）により拡張する場
合に用いられ、その回路図を第３図（ａ） 、 （ｂ）
に示す。同図（ａ） 、 （ｂ）に示すように、双方向
バス等に人出力を互いに逆にして挿入されるバッファに
ドライブされるべき信号とは別に作成された方向制御信
号を与えることにより信号の伝送方向が切換えられる。
双方向性信号線を再ドライブ（駆動）により拡張する場
合に用いられ、その回路図を第３図（ａ） 、 （ｂ）
に示す。同図（ａ） 、 （ｂ）に示すように、双方向
バス等に人出力を互いに逆にして挿入されるバッファに
ドライブされるべき信号とは別に作成された方向制御信
号を与えることにより信号の伝送方向が切換えられる。
バッファとして同図（ａ）ではトライステート型のドラ
イバ、同図（ｂ）ではオープンコレクタ型のオアゲート
を使用している。
イバ、同図（ｂ）ではオープンコレクタ型のオアゲート
を使用している。
（発明が解決しようとする課題）
しかしながら、前記構成の双方向性バッファ回路ではド
ライブされるべき信号以外に作成した方向制御信号をバ
ッファに与えなければならないので、方向制御信号の付
加によるバス信号の増大及び方向制御信号生成の為のハ
ード量の増加を招くと云う問題点があった。
ライブされるべき信号以外に作成した方向制御信号をバ
ッファに与えなければならないので、方向制御信号の付
加によるバス信号の増大及び方向制御信号生成の為のハ
ード量の増加を招くと云う問題点があった。
本発明は以上述べた問題点を解決し、簡単な構成で、容
易に双方向性信号線の拡張が可能な双方向性バッファ回
路を提供することを目的とする。
易に双方向性信号線の拡張が可能な双方向性バッファ回
路を提供することを目的とする。
（課題を解決するための手段）
本発明の双方向性バッファ回路は前記問題点を解決する
ために、双方向性信号線に入出力を互いに逆にして挿入
され、入力信号を駆動する第１のバッファ及び第２のバ
ッファと、第１及び第２のバッファの入力信号に基づい
て、第１及び第２のバッファの一方を有効にする方向制
御信号を発生する発生手段とを具備するものである。
ために、双方向性信号線に入出力を互いに逆にして挿入
され、入力信号を駆動する第１のバッファ及び第２のバ
ッファと、第１及び第２のバッファの入力信号に基づい
て、第１及び第２のバッファの一方を有効にする方向制
御信号を発生する発生手段とを具備するものである。
（作用）
本発明の技術的手段は次のように作用する。発生手段（
例えばフリップフロップ）は第１のバッファ及び第２の
バッファの入力信号に基づいて、第１のバッファ及び第
２のバッファの一方を有効とする方向制御信号、即ち、
先に駆動されるべき入力信号が人力されたバッファを有
効とする方向制御信号を発生するように働く。従って、
第１及び第２のバッファで駆動されるべき信号から方向
制御信号を発生させているので、双方向性バッファ回路
には駆動されるべき信号のみを与えればよい。また、発
生手段は２個のゲートから構成することができるので、
回路構成も簡単にすることができる。従って、前記従来
技術の問題点を解決できるのである。
例えばフリップフロップ）は第１のバッファ及び第２の
バッファの入力信号に基づいて、第１のバッファ及び第
２のバッファの一方を有効とする方向制御信号、即ち、
先に駆動されるべき入力信号が人力されたバッファを有
効とする方向制御信号を発生するように働く。従って、
第１及び第２のバッファで駆動されるべき信号から方向
制御信号を発生させているので、双方向性バッファ回路
には駆動されるべき信号のみを与えればよい。また、発
生手段は２個のゲートから構成することができるので、
回路構成も簡単にすることができる。従って、前記従来
技術の問題点を解決できるのである。
（実施例）
第１図は本発明の一実施例を示す双方向性バッファ回路
の回路図である。入出力端子１及び２は夫々拡張光のバ
ス及び拡張光のバスに接続される。バッファ３ａ、 ３
ｂは夫々入出力端子１．２からの入力信号ａ、ｂをドラ
イブするバッファで、本実施例では、オーブンコレクタ
型のオアゲートで形成される。制御信号発生回路４はバ
ッファ３ａ。
の回路図である。入出力端子１及び２は夫々拡張光のバ
ス及び拡張光のバスに接続される。バッファ３ａ、 ３
ｂは夫々入出力端子１．２からの入力信号ａ、ｂをドラ
イブするバッファで、本実施例では、オーブンコレクタ
型のオアゲートで形成される。制御信号発生回路４はバ
ッファ３ａ。
３ｂの入力信号ａ、ｂに基づいて、方向制御信号ｃ、ｄ
を発生するもので、本実施例では、２個のノアゲートか
ら成るＲＳフリップフロップで形成される。即ち、制御
信号発生回路４は、人力信号ａが“Ｌ“となると、バッ
ファ３ａをイネーブル状態、バッファ３ｂをディセーブ
ル状態とする方向制御信号ｃ、ｄを発生し、逆に人力信
号すが“Ｌ”となると、バッファ３ａをディセーブル状
態、バッファ３ｂをイネーブル状態とする方向制御信号
Ｃ９ｄを発生する。
を発生するもので、本実施例では、２個のノアゲートか
ら成るＲＳフリップフロップで形成される。即ち、制御
信号発生回路４は、人力信号ａが“Ｌ“となると、バッ
ファ３ａをイネーブル状態、バッファ３ｂをディセーブ
ル状態とする方向制御信号ｃ、ｄを発生し、逆に人力信
号すが“Ｌ”となると、バッファ３ａをディセーブル状
態、バッファ３ｂをイネーブル状態とする方向制御信号
Ｃ９ｄを発生する。
次に、入出力端子１に“Ｌ”の信号が入力された時の本
実例の回路の動作を第２図のタイムチャートを参照して
説明する。
実例の回路の動作を第２図のタイムチャートを参照して
説明する。
まず、ｂの状態が“Ｈ”のままでａの状態が時刻Ｔ、で
、“Ｈ”から“Ｌ”へ変化した場合、制御信号発生回路
４の出力ｃ、ｄは夫々“Ｌ”“Ｈ”となり、バッファ３
ａのみイネーブル状態となる。この結果ａの状態がｂへ
伝わり、信号が伝搬される。
、“Ｈ”から“Ｌ”へ変化した場合、制御信号発生回路
４の出力ｃ、ｄは夫々“Ｌ”“Ｈ”となり、バッファ３
ａのみイネーブル状態となる。この結果ａの状態がｂへ
伝わり、信号が伝搬される。
次に、この状態からａの状態が時刻Ｔ２で“Ｌ”から“
Ｈ”へ変化した場合、制御信号発生回路４の出力ｃ、ｄ
は、共に“Ｌ”となるので、バッファ３ａ、 ３ｂ共に
イネーブル状、：、態となる。
Ｈ”へ変化した場合、制御信号発生回路４の出力ｃ、ｄ
は、共に“Ｌ”となるので、バッファ３ａ、 ３ｂ共に
イネーブル状、：、態となる。
また本実例の回路は論理的に入出力端子１．２に対して
左右対称なものであるので、入出力端子２に“Ｌ”の信
号が入力された時も同様に動作する。
左右対称なものであるので、入出力端子２に“Ｌ”の信
号が入力された時も同様に動作する。
以上のように、本実施例によれば、バスの双方向性の信
号の方向制御信号をバス信号として加えることなしに再
ドライブによるバス拡張が実現できる為、バス信号の増
大に伴うハード量の増加、信頼性の低下等を回避でき、
バス信号と方向制御信号のスキュー等を考える必要がな
い為いたずらな論理の複雑化や、それによるハード量の
増加をも併せて防ぐことが可能となる等の効果が期待で
きる。更にこれは独立した信号であればバス上の信号に
限らず適用でき、例えばローカルエリアネットワークの
レピータ装置等にも適用可能である。
号の方向制御信号をバス信号として加えることなしに再
ドライブによるバス拡張が実現できる為、バス信号の増
大に伴うハード量の増加、信頼性の低下等を回避でき、
バス信号と方向制御信号のスキュー等を考える必要がな
い為いたずらな論理の複雑化や、それによるハード量の
増加をも併せて防ぐことが可能となる等の効果が期待で
きる。更にこれは独立した信号であればバス上の信号に
限らず適用でき、例えばローカルエリアネットワークの
レピータ装置等にも適用可能である。
以上の実施例ではバッファとしてオープンコレクタ型の
オアゲートを用いたが、トライステート型のドライバを
用いてもよいことは明らかである。
オアゲートを用いたが、トライステート型のドライバを
用いてもよいことは明らかである。
（発明の効果）
以上詳細に説明したように、本発明によれば、駆動され
るべき信号から方向制御信号を発生する発生手段を設け
たので、方向制御信号の信号線を不要とすることができ
ると共に、回路も簡単に構成することができる。
るべき信号から方向制御信号を発生する発生手段を設け
たので、方向制御信号の信号線を不要とすることができ
ると共に、回路も簡単に構成することができる。
第１図は本発明の一実施例を示す双方向性バッファ回路
の回路図、第２図は本実施例の動作を示すタイムチャー
ト、第３図は従来の双方向性バッファ回路の回路図であ
る。 １．２−・・入出力端子、 ３ａ、 ：ｌｂ・・・バッファ、 ４・・・制御信号発生回路、 ４１、４２−・・ノアゲート。
の回路図、第２図は本実施例の動作を示すタイムチャー
ト、第３図は従来の双方向性バッファ回路の回路図であ
る。 １．２−・・入出力端子、 ３ａ、 ：ｌｂ・・・バッファ、 ４・・・制御信号発生回路、 ４１、４２−・・ノアゲート。
Claims (1)
- 【特許請求の範囲】 双方向性信号線に入出力を互いに逆にして挿入され、入
力信号を駆動する第１のバッファ及び第２のバッファと
、 第１及び第２のバッファの入力信号に基づいて、第１及
び第２のバッファの一方を有効にする方向制御信号を発
生する発生手段とを具備することを特徴とする双方向性
バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277466A JPH02125356A (ja) | 1988-11-04 | 1988-11-04 | 双方向性バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277466A JPH02125356A (ja) | 1988-11-04 | 1988-11-04 | 双方向性バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125356A true JPH02125356A (ja) | 1990-05-14 |
Family
ID=17583990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277466A Pending JPH02125356A (ja) | 1988-11-04 | 1988-11-04 | 双方向性バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225739A (ja) * | 1994-02-04 | 1995-08-22 | Goldstar Electron Co Ltd | 先入先出メモリのバスインタフェース装置 |
| CN1320471C (zh) * | 2004-11-30 | 2007-06-06 | 北京中星微电子有限公司 | 半双工串行通信总线外部设备接口 |
| JP2007265000A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | バスマスタ回路／スレーブ回路切替え回路 |
-
1988
- 1988-11-04 JP JP63277466A patent/JPH02125356A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225739A (ja) * | 1994-02-04 | 1995-08-22 | Goldstar Electron Co Ltd | 先入先出メモリのバスインタフェース装置 |
| CN1320471C (zh) * | 2004-11-30 | 2007-06-06 | 北京中星微电子有限公司 | 半双工串行通信总线外部设备接口 |
| JP2007265000A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | バスマスタ回路／スレーブ回路切替え回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508648A (en) | Differential latch circuit | |
| US4621208A (en) | CMOS output buffer | |
| JPH11191020A (ja) | メモリ集積装置及びそのためのクロック発生回路 | |
| US4988892A (en) | Method and circuit for generating dependent clock signals | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JPH0645879A (ja) | フリップフロップ | |
| JPH0629799A (ja) | パルス列発生回路 | |
| JPH0437447B2 (ja) | ||
| US5280596A (en) | Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling | |
| US5032743A (en) | Skew clamp | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JP2845251B2 (ja) | 集積回路装置 | |
| JPH0332137A (ja) | 信号伝送装置 | |
| JPH06118138A (ja) | テスト回路 | |
| JPS612440A (ja) | 並列デ−タ伝送装置 | |
| JPS6240514A (ja) | 双方向バツフア回路 | |
| JPH0691432B2 (ja) | フリツプフロツプ回路 | |
| JPS6211319A (ja) | イネ−ブル信号生成回路 | |
| JPH0273713A (ja) | 半導体集積回路のクロックラインバッフア回路 | |
| JPH0954752A (ja) | 双方向バスの制御方式 | |
| JPS61283094A (ja) | 集積回路装置 | |
| JPH0645909A (ja) | 双方向バッファ回路 | |
| JPH02207321A (ja) | 双方向ｆｉｆｏメモリ |